KR20190116136A - 적층형 전자 부품 및 그 실장 기판 - Google Patents

적층형 전자 부품 및 그 실장 기판

Info

Publication number
KR20190116136A
KR20190116136A KR1020190086596A KR20190086596A KR20190116136A KR 20190116136 A KR20190116136 A KR 20190116136A KR 1020190086596 A KR1020190086596 A KR 1020190086596A KR 20190086596 A KR20190086596 A KR 20190086596A KR 20190116136 A KR20190116136 A KR 20190116136A
Authority
KR
South Korea
Prior art keywords
electronic component
land
portions
capacitor body
connection terminal
Prior art date
Application number
KR1020190086596A
Other languages
English (en)
Inventor
박흥길
박세훈
박헌규
신우철
조지홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190086596A priority Critical patent/KR20190116136A/ko
Publication of KR20190116136A publication Critical patent/KR20190116136A/ko
Priority to US16/776,622 priority patent/US11488778B2/en
Priority to CN202010272528.XA priority patent/CN112242251B/zh
Priority to US17/955,079 priority patent/US11776753B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 커패시터 바디 및 상기 커패시터 바디의 실장 면에 서로 이격되게 배치되는 복수의 외부 전극; 을 포함하는 적층형 커패시터; 및 상기 각각의 외부 전극 상에 배치되는 랜드부를 포함하는 접속 단자; 를 포함하고, 상기 적층형 커패시터의의 두께를 T1으로, 상기 외부 전극의 상단에서 상기 접속 단자의 하단까지의 거리를 T2로 정의할 때, T1/T2가 0.6 내지 0.9인 적층형 전자 부품 및 그 실장 기판을 제공한다.

Description

적층형 전자 부품 및 그 실장 기판{ELECTRONIC COMPONENT AND BOARD HAVING THE SAME MOUNTED THEREON}
본 발명은 적층형 전자 부품 및 그 실장 기판에 관한 것이다.
적층형 전자 부품의 하나로서 적층형 커패시터는 유전체 재료로 이루어지고, 이 유전체 재료는 압전성을 가지기 때문에 인가 전압에 동기화되어 변형될 수 있다.
인가 전압의 주기가 가청 주파수 대역에 있을 때, 그 변위는 진동이 되어 솔더를 통해 기판에 전해지고, 기판의 진동이 소리로 들리게 된다. 이러한 소리를 어쿠스틱 노이즈라고 한다.
상기 어쿠스틱 노이즈는 기기의 동작 환경이 조용한 경우 사용자가 이상한 소리로 인지하여 기기의 고장이라고 느낄 수 있다.
또한, 음성 회로를 가지는 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면서 기기의 품질을 저하시킬 수 있다.
또한, 사람의 귀가 인지하는 어쿠스틱 노이즈와 별개로, 적층형 커패시터의 압전 진동이 20kHz 이상의 고주파 영역에서 발생하는 경우, IT 및 산업/전장에서 사용되는 각종 센서류의 오작동을 발생시키는 원인이 될 수 있다.
일본공개특허 제2012-204572호 국내공개특허 제2015-0127965호
본 발명의 목적은 20kHz 미만 가청주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 적층형 전자 부품 및 그 실장 기판을 제공하는 데 있다.
본 발명의 일 측면은, 커패시터 바디 및 상기 커패시터 바디의 실장 면에 서로 이격되게 배치되는 복수의 외부 전극; 을 포함하는 적층형 커패시터; 및 각각의 외부 전극 상에 배치되는 복수의 랜드부를 포함하는 접속 단자; 를 포함하고, 상기 적층형 커패시터의 두께를 T1으로, 상기 복수의 외부 전극의 최상단에서 상기 접속 단자의 하단까지의 거리를 T2로 정의할 때, T1/T2가 0.6 내지 0.9인 적층형 전자 부품을 제공한다.
본 발명의 일 실시 예에서, 상기 커패시터 바디는 실장 면인 제1 면 및 상기 제1 면과 대향하는 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 일단이 상기 제3 및 제4 면을 통해 번갈아 노출되는 제1 및 제2 내부 전극을 포함하고, 상기 복수의 외부 전극은, 상기 제1 면에 서로 이격되게 형성되는 제1 및 제2 밴드부; 및 상기 제1 및 제2 밴드부에서 상기 제3 및 제4 면까지 각각 연장되고 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 접속부; 를 각각 포함하는 제1 및 제2 외부 전극을 포함하고, 상기 복수의 랜드부는, 상기 제1 및 제2 밴드부 상에 각각 배치되고, 상기 제3 및 제4 면을 연결하는 방향으로 서로 대향하는 양면에 제1 및 제2 절개부가 각각 형성되는 제1 및 제2 랜드부를 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부 전극이 상기 커패시터 바디의 제1 및 제2 면을 연결하는 방향으로 번갈아 적층될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부 전극이 상기 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 번갈아 적층될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 밴드부의 하측에 상기 제1 및 제2 절개부에 의해 제1 및 제2 솔더 수용부가 각각 마련될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 랜드부는 도체로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 랜드부는 절연체로 이루어지고, 표면에 도체층이 각각 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 접속 단자는 인터포저일 수 있다.
본 발명의 일 실시 예에서, 상기 접속 단자는, 인접한 랜드부 사이에 배치되고 비도전성 재료로 이루어지는 브릿지부를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 랜드부와 상기 브릿지부가 일체형으로 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 랜드부가 도체로 이루어지고, 상기 브릿지부와 상기 랜드부가 분리형으로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 랜드부와 브릿지부가 알루미나로 이루어질 수 있다.
본 발명의 다른 측면은, 일면에 복수의 전극 패드를 가지는 기판; 및 상기 전극 패드 상에 랜드부가 하나씩 접속되도록 실장되는 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판을 제공한다.
본 발명의 일 실시 예에 따르면, 적층형 전자 부품의 20kHz 미만 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 전자 부품을 도시한 사시도이다.
도 2는 도 1에서 접속 단자를 분리하여 도시한 분리사시도이다.
도 3(a) 및 도 3(b)는 본 발명의 일 실시 예에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 4는 도 1의 I-I'선 단면도이다.
도 5(a) 및 도 5(b)는 본 발명의 다른 실시 예에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 6은 본 발명의 다른 실시 예에 따른 적층형 전자 부품을 도 1의 I-I'선에 따라 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 적층형 전자 부품을 도시한 사시도이다.
도 8은 도 7에서 접속 단자를 분리하여 도시한 분리사시도이다.
도 9는 도 7의 II-II'선 단면도이다.
도 10은 본 발명의 일 실시 예에 따른 적층형 전자 부품이 기판에 실장된 상태를 개략적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 적층형 전자 부품을 도시한 사시도이고, 도 2는 도 1에서 접속 단자를 분리하여 도시한 분리사시도이고, 도 3(a) 및 도 3(b)는 본 발명의 일 실시 예에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 4는 도 1의 I-I'선 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시 예에 따른 적층형 전자 부품(100)은, 커패시터 바디(110)와 커패시터 바디(110)의 실장 면에 서로 이격되게 배치되는 복수의 외부 전극을 포함하는 적층형 커패시터 및 각각의 외부 전극 상에 배치되는 복수의 랜드부를 포함하는 접속 단자(140)를 포함한다.
또한, 적층형 커패시터의 두께를 T1으로, 복수의 외부 전극의 최상단에서 접속 단자의 하단까지의 거리를 T2로 정의할 때, T1/T2가 0.6 내지 0.9일 수 있다.
이하, 본 발명의 실시 예를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 예에서, Z방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Z방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함한다.
그리고, 커패시터 바디(110)의 Z방향으로 양측에 소정 두께의 커버(112, 113)가 더 형성될 수 있다.
이때, 커패시터 바디(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인할 수 없을 정도로 일체화될 수 있다.
커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)에서 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의하기로 한다. 본 실시 예에서는 제1 면(1)이 실장 면이 될 수 있다.
또한, 유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO3계 세라믹 분말 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
상기 BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3등이 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 전이금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 서로 대향되게 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이렇게 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 제1 및 제2 외부 전극(131, 132)에서 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되는 제1 및 제2 접속부(131a, 132a)와 각각 접속되어 전기적으로 연결될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층형 전자 부품(100)의 정전 용량은 Z방향을 따라 서로 오버랩 되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.
본 실시 예에서, 복수의 외부 전극은 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
제1 및 제2 외부 전극(131, 132)은 커패시터 바디(110)의 실장 면인 제1 면(1)에 X 방향으로 서로 이격되게 배치되고, 서로 다른 극성의 전압이 제공되며, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.
이러한 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층이 형성될 수 있다.
예컨대, 제1 및 제2 외부 전극(131, 132)은 도전층과, 상기 도전층 상에 형성되는 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성되는 주석(Sn) 도금층을 각각 포함할 수 있다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.
제1 밴드부(131b)는 커패시터 바디(110)의 제1 면(1)의 일부에 배치되고, 후술하는 접속 단자의 제1 랜드부가 접속되어 전기적으로 연결되는 부분이다.
제1 접속부(131a)는 제1 밴드부(131b)에서 커패시터 바디(110)의 제3 면(3)까지 연장되고, 커패시터 바디(110)의 제3 면(3)을 통해 노출되는 제1 내부 전극(121)과 접속되는 부분이다.
이때, 제1 밴드부(131b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 더 연장되어 형성될 수 있다.
제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.
제2 밴드부(132b)는 커패시터 바디(110)의 제1 면(1)에 제1 밴드부(131b)와 X방향으로 서로 이격되게 배치되고, 후술하는 접속 단자의 제2 랜드부가 접속되어 전기적으로 연결되는 부분이다.
제2 접속부(132a)는 제2 밴드부(132b)에서 커패시터 바디(110)의 제4 면(4)까지 연장되고, 커패시터 바디(110)의 제4 면(4)을 통해 노출되는 제2 내부 전극(122)과 접속되는 부분이다.
이때, 제2 밴드부(132b)는 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면(2)의 일부와 제5 및 제6 면(5, 6)의 일부까지 더 연장되어 형성될 수 있다.
접속 단자(140)는 X방향으로 서로 이격되게 배치되는 제1 및 제2 랜드부(141, 142)를 포함한다.
이러한 제1 및 제2 랜드부(141, 142)는 제1 외부 전극(131)의 제1 밴드부(131b)와 제2 외부 전극(132)의 제2 밴드부(132b) 상에 각각 배치될 수 있다.
이때, 제1 밴드부(131b)와 제1 랜드부(141), 제2 밴드부(132b)와 제2 랜드부(142)는 고융점 솔더 또는 도전성 페이스트 등의 도전성 접착제(171, 172)를 사용하여 각각 접합될 수 있다.
제1 랜드부(141)는 비도전성 재료로서 절연체로 이루어질 수 있고, 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
그리고, 제1 랜드부(141)의 표면에 도전성 금속으로 이루어진 도체층이 형성될 수 있다. 상기 도체층은 도금층으로 이루어질 수 있다.
그리고, 제1 랜드부(141)에 제1 절개부(141a)가 형성될 수 있다. 제1 절개부(141a)는 제1 랜드부(141)의 Z방향의 마주보는 두 면을 연결하는 둘레 면 중 일부에 형성될 수 있다.
이에, 커패시터 바디(110)의 제1 면(1) 측으로 제1 외부 전극(131)의 제1 밴드부(131b)의 하측에 솔더 포켓으로서의 제1 솔더 수용부(161)가 마련될 수 있다.
본 실시 예에서, 제1 절개부(141a)는 X방향으로 커패시터 바디(110)의 제3 면(3)을 향하는 방향으로 개방되도록 형성될 수 있다.
이때, 제1 절개부(141a)는 곡면을 가지도록 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
제2 랜드부(142)는 비도전성 재료로서 절연체로 이루어질 수 있고, 예컨대 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
그리고, 제2 랜드부(142)의 표면에 도전성 금속으로 이루어진 도체층이 형성될 수 있다. 상기 도체층은 도금층으로 이루어질 수 있다.
그리고, 제2 랜드부(142)에 제2 절개부(142a)가 형성될 수 있다. 제2 절개부(142a)는 제2 랜드부(142)의 Z방향의 마주보는 두 면을 연결하는 둘레 면 중 일부에 형성될 수 있다.
이에 커패시터 바디(110)의 제1 면(1) 측으로 제2 외부 전극(132)의 제2 밴드부(132b)의 하측에 솔더 포켓으로서의 제2 솔더 수용부(162)가 마련될 수 있다.
본 실시 예에서, 제2 절개부(142a)는 X방향으로 커패시터 바디(110)의 제4 면(4)을 향하는 방향으로 개방되도록 형성될 수 있다.
이때, 제2 절개부(142a)는 제1 절개부(141a)와 X방향으로 서로 대향되는 방향을 향하도록 형성될 수 있다.
또한, 제2 절개부(142a)는 곡면을 가지도록 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
본 실시 형태에서와 같이, 제1 및 제2 랜드부(141, 142)의 둘레 면 전체에 도체층이 형성되면, 솔더링시 제1 및 제2 절개부(141a, 142a)의 내측을 포함한 제1 및 제2 랜드부(141, 142)의 둘레 면 전체에 솔더링이 이루어져 적층형 커패시터를 기판에 실장할 때 적층형 커패시터와 기판 간의 위치가 틀어지는 정도를 개선할 수 있다.
더불어, 솔더링시 랜드부와 솔더의 접합 면적이 증가되어 적층형 커패시터의 고착 강도를 향상시킬 수 있다.
또한, 접속 단자(140)의 제1 및 제2 랜드부(141, 142)는 실장되는 기판과 커패시터 바디(110)를 소정 거리 이격시켜 커패시터 바디(110)에서 발생하는 압전 진동이 기판으로 유입되는 것을 감소시킬 수 있다.
한편, 본 실시 예의 접속 단자(140)는 제1 및 제2 랜드부(141, 142)가 도체로 이루어질 수 있다.
제1 및 제2 랜드부(141, 142)가 도체로 이루어지면 제1 및 제2 랜드부(141, 142)에 별도의 도체층을 형성할 필요가 없어진다.
본 실시 예의 적층형 전자 부품(100)은, 적층형 커패시터의의 두께를 T1으로, 제1 또는 제2 외부 전극(131, 132)의 최상단에서 접속 단자(140)의 하단까지의 거리를 T2로 정의할 때, T1/T2가 0.6 내지 0.9일 수 있다.
상기 T1/T2의 관계에서 외부 전극과 접속 단자의 접합을 위한 도전성 페이스트는 바람직하게 0.1mm 이하의 두께로 형성될 수 있으며, T1은 적층형 커패시터만의 두께를 가리키고, T2는 도전성 페이스트를 포함한 전자 부품(100) 전체 두께를 가리킨다.
T1/T2가 0.6 미만이면, 적층형 커패시터의 두께가 두껍게 형성된 경우, 접속 단자(140)의 두께가 너무 두꺼워져 접속 단자 자체가 흔들림에 의한 진동을 유발하여 솔더 필렛을 진동시키게 된다.
결과적으로 접속 단자(140)가 어쿠스틱 노이즈를 발생시키게 되므로, 접속 단자(140)가 소음 저감 구조물로서의 역할을 상실하게 된다.
반대로 적층형 커패시터의 두께가 얇게 형성된 경우, T1/T2가 0.6 미만이면, 솔더 필렛이 낮게 형성되더라도 적층형 커패시터의 최대 변위량 발생 부위와 솔더 필렛이 쉽게 접하게 되고, 이에 기판으로의 최대 변위 전달이 이루어지면서 어쿠스틱 노이즈가 증가하게 된다.
그리고, T1/T2가 0.9를 초과이면, 접속 단자(!40)의 두께가 너무 얇게 형성되어 적층형 커패시터의 머릿 면으로의 솔더 필렛의 형성을 제대로 억제하지 못하게 된다.
따라서, 적층형 커패시터로부터 기판으로 전달되는 진동이 증가하여 결과적으로 접속 단자(140)가 소음 저감 구조물로서의 역할을 상실하게 된다.
따라서, 이와 같이 T1/T2의 범위를 0.6 내지 0.9로 한정하면 본 실시 예의 적층형 전자 부품(100)의 어쿠스틱 노이즈 저감 효과를 최적화할 수 있다.
또한, T2는 바람직하게 0.7mm 이하일 수 있다.
그리고, 적층형 커패시터는 바람직하게 길이가 0.8mm이고, 폭이 0.4mm일 수 있다.
도 5(a) 및 도 5(b)는 본 발명의 다른 실시 예에 따른 적층형 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이고, 도 6은 본 발명의 다른 실시 예에 따른 적층형 전자 부품을 도 1의 I-I'선에 따라 나타낸 단면도이다.
여기서, 앞서 설명한 실시 형태에서와 유사한 사항은 중복을 피하기 위하여 구체적인 설명을 생략한다.
도 5(a) 내지 도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따르면, 제1 및 제2 내부 전극(123, 124)은 유전체층(111)을 사이에 두고 커패시터 바디(110')의 제5 및 제6 면을 연결하는 Y방향으로 번갈아 적층될 수 있다.
도 7은 본 발명의 또 다른 실시 예에 따른 적층형 전자 부품을 도시한 사시도이고, 도 8은 도 7에서 접속 단자를 분리하여 도시한 분리사시도이고, 도 9는 도 7의 II-II'선 단면도이다.
여기서, 앞서 설명한 실시 형태에서와 유사한 사항은 중복을 피하기 위하여 구체적인 설명을 생략한다.
도 7 내지 도 9를 참조하면, 본 발명의 또 다른 실시 예에 따른 적층형 전자 부품(100')은 접속 단자(140')가 인터포저로 이루어질 수 있다.
이때, 인터포저는 가공상의 어려움으로 인해 제1 및 제2 랜드부(141, 142)에 절개부를 형성하게 어려울 수 있는데, 이 경우 접속 단자(140')의 두께를 두껍게 조절하여 적층형 커패시터에 형성되는 솔더 필렛의 높이를 감소시킴으로써 어쿠스틱 노이즈의 저감 효과를 향상시킬 수 있다.
그리고, 본 실시 예에서, 접속 단자(140')는 인접한 제1 및 제2 랜드부(141, 142) 사이에 브릿지부(143)가 배치될 수 있다.
브릿지부(143)는 비도전성 재료로서 절연체로 이루어지고, X방향으로 제1 및 제2 랜드부(141, 142) 사이에 배치된다.
예컨대 브릿지부(143)는 FR4, F-PCB 등의 절연 기판 또는 회로 기판으로 이루어질 수 있으며, 다만 본 발명이 이에 한정되는 것은 아니다.
이러한 브릿지부(143)는 양단에 제1 및 제2 랜드부(141, 142)를 위치시켜, 제1 및 제2 외부 전극(131, 132)에 접속 단자(140')를 부착할 때 제1 및 제2 랜드부(141, 142)의 부착되는 위치를 용이하게 맞추도록 하는 효과가 있다.
이때, 제1 및 제2 랜드부(141, 142)와 브릿지부(143)가 동일한 재료인 경우 제1 및 제2 랜드부(141, 142)와 브릿지부(143)는 일체형으로 형성될 수 있다.
제1 및 제2 랜드부(141, 142)와 브릿지부(143)는 모두 비도전성 재료로서 세라믹 재질로 이루어질 수 있고, 예를 들어 알루미나로 이루어질 수 있으며, 다만 본 발명이 이에 한정되는 것은 아니다.
한편, 본 실시 예의 접속 단자(140')는 제1 및 제2 랜드부(141, 142)가 도체로 이루어질 수 있다.
이 경우, 접속 단자(140')는 브릿지부(143)가 제1 및 제2 랜드부(141, 142)와 분리형으로 이루어지게 된다.
본 실시 예의 적층형 전자 부품(100')은, 적층형 커패시터의의 두께를 T3으로, 제1 또는 제2 외부 전극(131, 132)의 최상단에서 접속 단자(140')의 하단까지의 거리를 T4로 정의할 때, T3/T4가 0.6 내지 0.9일 수 있다.
T3/T4가 0.6 미만이면, 적층형 커패시터의 두께가 두껍게 형성된 경우, 접속 단자(140')의 두께가 너무 두꺼워져 접속 단자 자체가 흔들림에 의한 진동을 유발하여 솔더 필렛을 진동시키게 된다
결과적으로 접속 단자(140')가 어쿠스틱 노이즈를 발생시키게 되므로 소음 저감 구조물로서의 역할을 상실하게 된다.
반대로 적층형 커패시터의 두께가 얇게 형성된 경우, T3/T4가 0.6 미만이면, 솔더 필렛이 낮게 형성되더라도 적층형 커패시터의 최대 변위량 발생 부위와 솔더 필렛이 쉽게 접하게 되고, 이에 기판으로의 최대 변위 전달이 이루어지면서 어쿠스틱 노이즈가 증가하게 된다.
그리고, T3/T4가 0.9를 초과이면, 접속 단자(140')의 두께가 너무 얇게 형성되어 적층형 커패시터의 머릿 면으로의 솔더 필렛의 형성을 제대로 억제하지 못하게 된다.
따라서, 적층형 커패시터로부터 기판으로 전달되는 진동이 증가하여 결과적으로 접속 단자(140)가 소음 저감 구조물로서의 역할을 상실하게 된다.
따라서, 이와 같이 T3/T4의 범위를 00.6 내지 0.9로 한정하면 본 실시 예의 적층형 전자 부품(100')의 어쿠스틱 노이즈 저감 효과를 최적화할 수 있다.
도 10을 참조하면, 본 실시 예에 따른 적층형 전자 부품의 실장 기판은 일면에 제1 및 제2 전극 패드(221, 222)를 가지는 기판(210)과 기판(210)의 상면에서 제1 및 제2 랜드부(141, 142)가 제1 및 제2 전극 패드(221, 222) 상에 각각 접속되도록 실장되는 적층형 전자 부품을 포함한다.
본 실시 예에서, 적층형 전자 부품은 솔더(231, 232)에 의해 기판(210)에 실장되는 것으로 도시하여 설명하고 있지만, 필요시 솔더 대신에 도전성 페이스트를 사용할 수 있다.
적층형 커패시터가 기판에 실장된 상태에서 적층형 커패시터에 형성된 제1 및 제2 외부 전극에 극성이 다른 전압이 인가되면, 유전체층의 역압전성 효과(Inverse piezoelectric effect)에 의해 커패시터 바디는 Z방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극의 양 단부는 포아송 효과(Poisson effect)에 의해 커패시터 바디의 Z방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.
이러한 수축과 팽창은 진동을 발생시키게 된다. 또한, 상기 진동은 제 1 및 제2 외부 전극으로부터 기판에 전달되고, 이에 기판으로부터 음향이 방사되어 어쿠스틱 노이즈가 되는 것이다.
접속 단자 없이 적층형 커패시터를 기판에 직접 실장하면 제1 및 제2 외부 전극과 기판의 일면에 형성된 제1 및 제2 전극 패드 사이에 형성된 솔더가 커패시터 바디의 제2 면을 향해 일정 높이 형성됨으로써 적층형 커패시터로부터 발생된 진동이 기판으로 많이 전달될 수 있다.
본 실시 예에 따르면, 적층형 전자 부품(100)의 제1 및 제2 외부 전극(131, 132)을 통해 기판으로 전달되는 압전 진동이 소프트(soft)한 재질인 절연체로 이루어진 제1 및 제2 랜드부(141, 142)의 탄성을 통해 흡수됨으로써, 어쿠스틱 노이즈를 저감시킬 수 있다.
이때, 제1 및 제2 랜드부(141, 142)의 제1 및 제2 절개부(141a, 142a)에 의해 각각 마련되는 제1 및 제2 솔더 수용부(161, 162)는 솔더(231, 232)를 가두어둘 수 있는 솔더 포켓으로서의 역할을 하게 된다.
이에, 제1 및 제2 솔더 수용부(161, 162)에 솔더(231, 232)가 효과적으로 가두어지게 되고, 이에 커패시터 바디(110)의 제2 면을 향한 솔더 필렛(Solder Fillet)의 높이를 감소시킬 수 있다.
따라서, 적층형 전자 부품(100)의 압전 진동 전달 경로를 차단하고 솔더 필렛과 커패시터 바디(110)에서의 최대 변위 지점을 이격시켜, 접속 단자 없이 적층형 커패시터를 직접 기판에 실장한 경우에 비해 어쿠스틱 노이즈 저감 효과를 크게 향상시킬 수 있다.
또한, 위와 같은 본 실시 형태의 적층형 전자 부품의 구조에 따르면, 상기 어쿠스틱 노이즈 감소 구조에 의해, 적층형 전자 부품의 20kHz 이내의 가청 주파수에서 적층형 전자 부품의 압전 진동이 기판으로 전달되는 진동량도 효과적으로 억제할 수 있다.
따라서, 적층형 전자 부품의 고주파 진동을 저감하여 IT 또는 산업/전장 분야에서 전자 부품의 20kHz 이상의 고주파 진동에 의해 문제가 될 수 있는 센서류의 오작동을 방지하고, 센서류의 장시간 진동에 의한 내부피로 축적을 억제할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 100': 적층형 전자 부품
110: 커패시터 바디
111: 유전체층
121, 123: 제1 내부 전극
122, 124: 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
131a, 132a: 제1 및 제2 접속부
131b, 132b: 제1 및 제2 밴드부
140, 140': 접속 단자
141, 142: 제1 및 제2 랜드부
141a, 142a: 제1 및 제2 절개부
143: 브릿지부
161, 162: 제1 및 제2 솔더 수용부
210: 기판
221, 222: 제1 및 제2 전극 패드
231, 232: 솔더

Claims (13)

  1. 커패시터 바디 및 상기 커패시터 바디의 실장 면에 서로 이격되게 배치되는 복수의 외부 전극; 을 포함하는 적층형 커패시터; 및
    각각의 외부 전극 상에 배치되는 복수의 랜드부를 포함하는 접속 단자; 를 포함하고,
    상기 적층형 커패시터의의 두께를 T1으로, 상기 복수의 외부 전극의 최상단에서 상기 접속 단자의 하단까지의 거리를 T2로 정의할 때, T1/T2가 0.6 내지 0.9인 적층형 전자 부품.
  2. 제1항에 있어서,
    상기 커패시터 바디는 실장 면인 제1 면 및 상기 제1 면과 대향하는 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 일단이 상기 제3 및 제4 면을 통해 번갈아 노출되는 제1 및 제2 내부 전극을 포함하고,
    상기 복수의 외부 전극은, 상기 제1 면에 서로 이격되게 형성되는 제1 및 제2 밴드부; 및 상기 제1 및 제2 밴드부에서 상기 제3 및 제4 면까지 각각 연장되고 상기 제1 및 제2 내부 전극과 각각 접속되는 제1 및 제2 접속부; 를 각각 포함하는 제1 및 제2 외부 전극을 포함하고,
    상기 복수의 랜드부는, 상기 제1 및 제2 밴드부 상에 각각 배치되고, 상기 제3 및 제4 면을 연결하는 방향으로 서로 대향하는 양면에 제1 및 제2 절개부가 각각 형성되는 제1 및 제2 랜드부를 포함하는 적층형 전자 부품.
  3. 제2항에 있어서,
    상기 제1 및 제2 내부 전극이 상기 커패시터 바디의 제1 및 제2 면을 연결하는 방향으로 번갈아 적층되는 적층형 전자 부품.
  4. 제2항에 있어서,
    상기 제1 및 제2 내부 전극이 상기 커패시터 바디의 제5 및 제6 면을 연결하는 방향으로 번갈아 적층되는 적층형 전자 부품.
  5. 제2항에 있어서,
    상기 제1 및 제2 밴드부의 하측에 상기 제1 및 제2 절개부에 의해 제1 및 제2 솔더 수용부가 각각 마련되는 적층형 전자 부품.
  6. 제1항에 있어서,
    상기 복수의 랜드부가 도체로 이루어지는 적층형 전자 부품.
  7. 제1항에 있어서,
    상기 복수의 랜드부는, 절연체로 이루어지고, 표면에 도체층이 각각 형성되는 적층형 전자 부품.
  8. 제1항에 있어서,
    상기 접속 단자가 인터포저인 적층형 전자 부품.
  9. 제1 항에 있어서,
    상기 접속 단자는, 인접한 랜드부 사이에 배치되고 비도전성 재료로 이루어지는 브릿지부를 더 포함하는 적층형 전자 부품.
  10. 제9 항에 있어서,
    상기 랜드부와 상기 브릿지부가 일체형으로 형성되는 적층형 전자 부품.
  11. 제9 항에 있어서,
    상기 랜드부가 도체로 이루어지고, 상기 브릿지부와 상기 랜드부가 분리형으로 이루어지는 적층형 전자 부품.
  12. 제9 항에 있어서,
    상기 랜드부와 브릿지부가 알루미나로 이루어지는 적층형 전자 부품.
  13. 일면에 복수의 전극 패드를 가지는 기판; 및
    상기 전극 패드 상에 랜드부가 하나씩 접속되도록 실장되는 제1항 내지 제12항 중 어느 한 항의 적층형 전자 부품; 을 포함하는 적층형 전자 부품의 실장 기판.
KR1020190086596A 2019-07-17 2019-07-17 적층형 전자 부품 및 그 실장 기판 KR20190116136A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190086596A KR20190116136A (ko) 2019-07-17 2019-07-17 적층형 전자 부품 및 그 실장 기판
US16/776,622 US11488778B2 (en) 2019-07-17 2020-01-30 Multilayer electronic component and board having the same mounted thereon
CN202010272528.XA CN112242251B (zh) 2019-07-17 2020-04-09 多层电子组件及其上安装有该多层电子组件的板
US17/955,079 US11776753B2 (en) 2019-07-17 2022-09-28 Multilayer electronic component and board having the same mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190086596A KR20190116136A (ko) 2019-07-17 2019-07-17 적층형 전자 부품 및 그 실장 기판

Publications (1)

Publication Number Publication Date
KR20190116136A true KR20190116136A (ko) 2019-10-14

Family

ID=68171804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086596A KR20190116136A (ko) 2019-07-17 2019-07-17 적층형 전자 부품 및 그 실장 기판

Country Status (3)

Country Link
US (2) US11488778B2 (ko)
KR (1) KR20190116136A (ko)
CN (1) CN112242251B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116136A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190116169A (ko) * 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204572A (ja) 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体
KR20150127965A (ko) 2014-05-08 2015-11-18 삼성전기주식회사 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
JP5794256B2 (ja) * 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
KR101994747B1 (ko) * 2015-09-04 2019-07-01 삼성전기주식회사 커패시터 부품
US10347425B2 (en) 2017-05-04 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
JP7214950B2 (ja) 2017-05-04 2023-01-31 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型電子部品及びその実装基板
US10062511B1 (en) 2017-06-08 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
KR102380840B1 (ko) 2017-06-08 2022-04-01 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102041725B1 (ko) * 2018-09-06 2019-11-06 삼성전기주식회사 전자 부품
KR102584974B1 (ko) * 2018-10-17 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR20190116136A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20220071663A (ko) * 2020-11-24 2022-05-31 삼성전기주식회사 전자 부품 및 그 실장 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204572A (ja) 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体
KR20150127965A (ko) 2014-05-08 2015-11-18 삼성전기주식회사 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판

Also Published As

Publication number Publication date
US20210020366A1 (en) 2021-01-21
CN112242251A (zh) 2021-01-19
US11776753B2 (en) 2023-10-03
US20230013554A1 (en) 2023-01-19
CN112242251B (zh) 2023-03-28
US11488778B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102426211B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102463337B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102089703B1 (ko) 적층형 전자 부품
KR102516765B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102380840B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102471341B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102561930B1 (ko) 전자 부품
KR102414842B1 (ko) 적층형 전자 부품
KR102057905B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20190121206A (ko) 전자 부품
US11776753B2 (en) Multilayer electronic component and board having the same mounted thereon
CN113130208A (zh) 多层电子组件和安装有多层电子组件的板
CN212303418U (zh) 多层电子组件及其上安装有该多层电子组件的板
US11133132B2 (en) Electronic component and board having the same mounted thereon
KR102449362B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102473414B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR102551218B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20210085668A (ko) 적층형 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
G15R Request for early publication
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application