JP2014082922A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014082922A
JP2014082922A JP2013164397A JP2013164397A JP2014082922A JP 2014082922 A JP2014082922 A JP 2014082922A JP 2013164397 A JP2013164397 A JP 2013164397A JP 2013164397 A JP2013164397 A JP 2013164397A JP 2014082922 A JP2014082922 A JP 2014082922A
Authority
JP
Japan
Prior art keywords
power supply
internal
voltage
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013164397A
Other languages
English (en)
Other versions
JP6190204B2 (ja
Inventor
Yuichiro Kitajima
裕一郎 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013164397A priority Critical patent/JP6190204B2/ja
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to PCT/JP2013/072835 priority patent/WO2014050407A1/ja
Priority to US14/430,494 priority patent/US9589948B2/en
Priority to CN201380048700.1A priority patent/CN104662762B/zh
Priority to KR1020157006532A priority patent/KR102032334B1/ko
Priority to EP13841055.0A priority patent/EP2903114A4/en
Priority to TW102132192A priority patent/TWI643308B/zh
Publication of JP2014082922A publication Critical patent/JP2014082922A/ja
Application granted granted Critical
Publication of JP6190204B2 publication Critical patent/JP6190204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

【課題】電源が半導体装置に逆に接続される逆接続時に、電流経路を効果的に遮断できる半導体装置を提供する。
【解決手段】ＮＭＯＳトランジスタ１４のゲートは、電源端子１１に接続され、ソース及びバックゲートは、内部接地ノード１７に接続され、ドレインは、接地端子１２に接続される。ＮＭＯＳトランジスタ１５のゲートは、接地端子１２に接続され、ソース及びバックゲートは、内部接地ノード１７に接続され、ドレインは、電源端子１１に接続される。内部回路１３の電源端子は、電源端子１１に接続され、内部回路１３の接地端子は、内部接地ノード１７に接続される。
【選択図】図１

Description

本発明は、半導体装置に関する。特に、直流電源が逆に接続された場合に電流が流れることのない半導体装置に関する。
電池などの直流電源が逆の向きに接続される、いわゆる逆接続に対して、内部回路を保護する機能を有する従来の電子機器について説明する。図５は、特許文献１に記載された電子機器を示す回路図である。この電子機器に電源が通常に接続された場合と逆に接続された場合について、保護機能を有する回路の動作を説明する。
＜電源が電子機器に通常に接続される通常接続時＞
電源１が電子機器３に通常に接続される通常接続時は、電源端子ＴＶとグランドラインＬＧとの間の電圧は、抵抗Ｒ１およびＲ２により、分圧される。分圧電圧は、ＮＭＯＳトランジスタＭＴ１のゲートに印加される。通常の接続がされた場合、ＮＭＯＳトランジスタＭＴ１はオンするので、ＮＭＯＳトランジスタＭＴ１のチャネルを流れる電流によりグランド端子ＴＧとグランドラインＬＧとが導通し、電子機器３への給電が確立される。
＜電源が電子機器に逆に接続される逆接続時＞
電源１が電子機器３に逆に接続される逆接続時は、ＮＭＯＳトランジスタＭＴ１のゲートに印加される電圧はソースに印加される電圧より低いのでＮＭＯＳトランジスタＭＴ１はオフし、寄生ダイオードも逆方向にバイアスされるので、グランド端子ＴＧとグランドラインＬＧとは導通しない。従って、逆向きの電流は流れないので、電子機器３は、逆接続に対し保護される。
特開２００２−０９５１５９号公報
上述の従来の技術を半導体装置に適用した場合、逆接続時には、ＮＭＯＳトランジスタＭＴ１はオフしているので、内部回路のグランドラインＬＧは低い側の電源電圧にほぼ等しくなる。しかし、この場合、グランドラインＬＧは高インピーダンスで接続されているので、内部回路に存在する寄生素子による電流経路を介して電圧が印加される可能性があり、内部回路が意図しない動作を行ってしまう危険性がある。
本発明は、上記危険性を鑑みてなされ、直流電源が半導体装置に逆に接続される逆接続時に、電流経路を効果的に遮断できる機能を有する半導体装置を提供することを課題とする。
本発明は、上記課題を解決するため、ゲートは第一電源端子に接続され、ソース及びバックゲートは内部第二電源ノードに接続され、ドレインは第二電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、ゲートは前記第二電源端子に接続され、ソース及びバックゲートは前記内部第二電源ノードに接続され、ドレインは前記第一電源端子に接続される第二の第一導電型ＭＯＳトランジスタと、前記第一電源端子と前記内部第二電源ノードとの間の電圧を動作用電源としている内部回路と、を備えることを特徴とする半導体装置を提供する。
本発明によれば、逆接続時に、内部回路の内部ノードやガードリングの拡散領域がフローティング状態にならないので、内部回路に存在する寄生素子による電流経路が効果的に遮断され、内部回路は安定的に動作を停止できる。
半導体装置を示す回路図である。 半導体装置を示す回路図である。 半導体装置を示す断面図である。 半導体装置を示す回路図である。 従来の電子機器を示す回路図である。
以下、本発明の実施形態について、図面を参照して説明する。
半導体装置１０は、図１に示すように、電源端子（第一電源端子）１１、接地端子（第二電源端子）１２、内部回路１３、ＮＭＯＳトランジスタ１４および１５、内部電源ノード（内部第一電源ノード）１６、及び、内部接地ノード（内部第二電源ノード）１７を備えている。さらに、電源２０の電源端子２１は、半導体装置１０の電源端子１１に接続され、電源２０の接地端子２２は、半導体装置１０の接地端子１２に接続されている。
ＮＭＯＳトランジスタ１４のゲートは、電源端子１１に接続され、ソース及び基板電位を与えるためのバックゲートは、内部接地ノード１７に接続され、ドレインは、接地端子１２に接続されている。ＮＭＯＳトランジスタ１５のゲートは、接地端子１２に接続され、ソース及び基板電位を与えるためのバックゲートは、内部接地ノード１７に接続され、ドレインは、電源端子１１に接続されている。このため、ＮＭＯＳトランジスタ１４および１５においてはソースとドレインの間にそれぞれ寄生ダイオードが配置されていることになる。
内部回路１３の電源端子は、電源端子１１に接続され、内部回路１３の接地端子は、内部接地ノード１７に接続されている。つまり、内部回路１３は、電源端子１１と内部接地ノード１７との間の電圧を動作用電源としている。ここで、電源端子１１は、内部電源ノード１６に接続され、接地端子１２は、ＮＭＯＳトランジスタ１４を介して内部接地ノード１７に接続されている。この電子機器に電源が通常に接続された場合と逆に接続された場合について保護機能を有する回路の動作をそれぞれ説明する。
＜電源が半導体装置に通常に接続される通常接続時＞
引き続き図１において、電源２０が半導体装置１０に通常に接続される通常接続時においては、内部電源ノード１６は電源端子１１に接続されているので、内部電源ノード１６の電圧は電源２０から供給される電源電圧になる。また、ＮＭＯＳトランジスタ１４のゲート電圧は電源２０から供給される電源電圧であるので、ＮＭＯＳトランジスタ１４はオンする。すると、内部接地ノード１７の電圧は、接地端子１２の電圧とほぼ同一となり、電源２０から供給される接地電圧になる。よって、内部回路１３への給電が確立される。これらの電源電圧及び接地電圧に基づき、内部回路１３は所望の動作を行う。なお、内部回路１３の消費電流に従い、ＮＭＯＳトランジスタ１４のドライブ能力は適宜回路設計される。
また、ＮＭＯＳトランジスタ１５のゲート電圧は電源２０から供給される接地電圧であるので、ＮＭＯＳトランジスタ１５はオフしている。
この際、ＮＭＯＳトランジスタ１４のゲート絶縁膜は、電源２０から供給される電源電圧よりも十分高い破壊電圧を有する膜厚とすることが必要である。
＜電源が半導体装置に逆に接続される逆接続時＞
電源２０が半導体装置１０に逆に接続される逆接続時は、図２に示すように、電源２０の電源端子２１は、半導体装置１０の接地端子１２に接続され、電源２０の接地端子２２は、半導体装置１０の電源端子１１に接続される。
この時、ＮＭＯＳトランジスタ１４のゲート電圧は電源２０から供給される接地電圧であるので、ＮＭＯＳトランジスタ１４はオフする。また、接地端子１２と内部接地ノード１７との間で、ＮＭＯＳトランジスタ１４の寄生ダイオードは、逆バイアスされるので、電流を流さない。よって、接地端子１２と内部接地ノード１７とは、導通しない。従って、逆接続時に、接地端子１２から内部回路１３への電流経路が無いので、内部回路１３が保護される。
また、ＮＭＯＳトランジスタ１５のゲート電圧は電源２０から供給される電源電圧であるので、ＮＭＯＳトランジスタ１５はオンする。これにより、内部接地ノード１７の電圧は、低インピーダンスとなったＮＭＯＳトランジスタ１５を介して、電源端子１１及び内部電源ノード１６の電圧とほぼ同一となり、電源２０から供給される接地電圧になる。つまり、内部回路１３の電源端子及び接地端子の電圧は、共に、電源２０から供給される接地電圧になる。よって、逆接続時に、内部回路１３の内部ノードやガードリングの拡散領域がフローティング状態にならないので、内部回路１３に存在する寄生素子による電流経路が完全に遮断され、内部回路１３は完全に動作を停止できる。
この際、ＮＭＯＳトランジスタ１５のゲート絶縁膜は、電源２０から供給される電源電圧よりも十分高い破壊電圧を有する膜厚とする。
ＮＭＯＳトランジスタ１４および１５は、電源の逆接続から内部回路を保護するだけではなく、共に、内部回路１３に対するＥＳＤ保護素子としても機能する。以下ではサージ電圧が電源端子に印加される場合のＥＳＤに対する保護動作を説明する。
＜接地端子１２の基準で、プラスのサージ電圧が電源端子１１に印加される時＞
プラスのサージ電圧が電源端子１１に印加されると、サージ電流が電源端子１１から接地端子１２に流れる。この時、ＮＭＯＳトランジスタ１５の寄生ダイオードはブレイクダウン動作によって逆方向にサージ電流を流し、ＮＭＯＳトランジスタ１４の寄生ダイオードは順方向にサージ電流を流すことにより、サージ電流を内部回路１３に流さない。よって、内部回路１３がサージ電流から保護されることになる。
この際、電源端子１１に接続されているＮＭＯＳトランジスタ１４のゲートには、サージ電圧が印加される。その為、ＮＭＯＳトランジスタ１４のゲートを保護する目的として、ＮＭＯＳトランジスタ１５を以下のように設定する。ＮＭＯＳトランジスタ１５の寄生ダイオードのブレイクダウン動作の開始電圧は、ＮＭＯＳトランジスタ１４のゲート絶縁膜の破壊耐圧以下とし、ＮＭＯＳトランジスタ１４のゲート絶縁膜が破壊される前にサージ電流を流すよう大きさあるいは不純物濃度等を設定する。また、ＮＭＯＳトランジスタ１５の寄生ダイオードのブレイクダウン動作の開始電圧は、図１に示した通常接続時に電源２０から供給される電圧以上であることも必須である。
＜接地端子１２の基準で、マイナスのサージ電圧が電源端子１１に印加される時＞
マイナスのサージ電圧が電源端子１１に印加されると、サージ電流が接地端子１２から電源端子１１に流れる。この時、ＮＭＯＳトランジスタ１４の寄生ダイオードはブレイクダウン動作によって逆方向にサージ電流を流し、ＮＭＯＳトランジスタ１５の寄生ダイオードは順方向にサージ電流を流すことにより、サージ電流を内部回路１３に流さない。よって、内部回路１３がサージ電流から保護されることになる。
この際、ＮＭＯＳトランジスタ１５のゲートは、サージ電圧が印加される。その為、ＮＭＯＳトランジスタ１５のゲートを保護する目的として、ＮＭＯＳトランジスタ１４を以下のように設定する。ＮＭＯＳトランジスタ１４の寄生ダイオードのブレイクダウン動作の開始動作は、ＮＭＯＳトランジスタ１５のゲート絶縁膜の破壊耐圧以下とし、ＮＭＯＳトランジスタ１５のゲート絶縁膜が破壊される前にサージ電流を流すよう大きさあるいは不純物濃度等を設定する。また、ＮＭＯＳトランジスタ１４の寄生ダイオードのブレイクダウン動作の開始電圧は、図２に示した逆接続時に電源２０から供給される電圧以上であることも必須である。
上記のような回路構成を有する半導体装置がＩＣとして樹脂のパッケージに封止されている場合を考えてみる。このとき、半導体装置１０は、図３の（Ａ）に示すように、表面に回路が配置されたＰ型半導体基板３１、絶縁ペーストあるいは絶縁フィルムからなる絶縁接着材３２、ダイパッド３３、リード３４、ワイヤー３５、及び、封止樹脂３６を備えている。
Ｐ型半導体基板３１には、フォトリソグラフィ法などの公知の半導体技術により、上記の回路が作り込まれている。絶縁接着材３２は、Ｐ型半導体基板３１とダイパッド３３とを、電気的に絶縁された状態で接着する。ダイパッド３３は、裏面が半導体装置１０の外部に露出し、Ｐ型半導体基板３１が発する熱を半導体装置１０の外部に放熱する。また、ダイパッド３３は、Ｐ型半導体基板３１を支持する。ワイヤー３５は、Ｐ型半導体基板３１に作り込まれる上記の回路の外部接続用端子（例えば、電源端子１１）とリード３４とを、電気的に接続する。リード３４は、半導体装置１０と回路が設けられている実装基板との電気的接続に用いられる。封止樹脂３６は、Ｐ型半導体基板３１、絶縁接着材３２、ダイパッド３３、リード３４、及び、ワイヤー３５を封止する。
図１の半導体装置１０の回路構成の場合、ＮＭＯＳトランジスタ１４のバックゲートの電圧は、内部接地ノード１７の電圧と等しい。よって、Ｐ型半導体基板３１は、図３の（Ｂ）に示すように、内部接地ノード１７の電圧になる。ここで、絶縁接着材３２が使用されるので、Ｐ型半導体基板３１とダイパッド３３とは電気的に接続されない。すると、外部からダイパッド３３に電気的影響があっても、Ｐ型半導体基板３１の電圧は影響を受けないで内部接地ノード１７の電圧のままである。
なお、図４に示すように、ＮＭＯＳトランジスタでなくてＰＭＯＳトランジスタを使用しても良い。この時、ＰＭＯＳトランジスタ２４のゲートは、接地端子（第一電源端子）１２に接続され、ソース及びバックゲートは、内部電源ノード１６（内部第二電源ノード）に接続され、ドレインは、電源端子（第二電源端子）１１に接続される。ＰＭＯＳトランジスタ２５のゲートは、電源端子１１に接続され、ソース及びバックゲートは、内部電源ノード１６に接続され、ドレインは、接地端子１２に接続される。内部回路１３の電源端子は、内部電源ノード１６に接続され、内部回路１３の接地端子は、接地端子１２に接続された内部接地ノード（内部第一電源ノード）１７に接続される。つまり、内部回路１３は、内部電源ノード１６と接地端子１２との間の電圧を動作用電源としている。ここで、電源端子１１は、ＰＭＯＳトランジスタ２４を介して内部電源ノード１６に接続され、接地端子１２は、内部接地ノード１７に接続されている。
１０ 半導体装置
１１ 電源端子
１２ 接地端子
１３ 内部回路
１４、１５ ＮＭＯＳトランジスタ
１６ 内部電源ノード
１７ 内部接地ノード
２０ 電源
２１ 電源端子
２２ 接地端子

Claims (8)

  1. 第一電源端子に接続されたゲートと、内部第二電源ノードに接続されたソース及びバックゲートと、第二電源端子に接続されたドレインとを有する第一の第一導電型ＭＯＳトランジスタと、
    前記第二電源端子に接続されたゲートと、前記内部第二電源ノードに接続されたソース及びバックゲートと、前記第一電源端子に接続されたドレインとを有する第二の第一導電型ＭＯＳトランジスタと、
    前記第一電源端子と前記内部第二電源ノードとの間の電圧により動作する内部回路と、
    を備えることを特徴とする半導体装置。
  2. 前記第一および第二の第一導電型ＭＯＳトランジスタ、及び、前記内部回路は同一の半導体基板に作り込まれており、
    前記半導体基板は絶縁接着材によって電気的絶縁状態でダイパッドに接着され、樹脂のパッケージに封止されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第一電源端子は、電源端子であり、
    前記第二電源端子は、接地端子であり、
    前記内部第二電源ノードは、内部接地ノードであり、
    前記第一および第二の第一導電型ＭＯＳトランジスタは、ＮＭＯＳトランジスタであることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記第一電源端子は、接地端子であり、
    前記第二電源端子は、電源端子であり、
    前記内部第二電源ノードは、内部電源ノードであり、
    前記第一および第二の第一導電型ＭＯＳトランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項１または請求項２記載の半導体装置。
  5. 前記第一の第一導電型ＭＯＳトランジスタのゲート絶縁膜は、電源から供給される電圧以上の破壊電圧を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第二の第一導電型ＭＯＳトランジスタのゲート絶縁膜は、電源から供給される電圧以上の破壊電圧を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  7. 前記第一の第一導電型ＭＯＳトランジスタにおいて、ドレインにＥＳＤサージが印加された際に、寄生ダイオードのブレイクダウン動作の開始電圧は、電源から供給される電圧以上であり、かつ前記第二の第一導電型ＭＯＳトランジスタのゲート絶縁膜の破壊電圧以下でＥＳＤサージ電流を流すことが可能であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記第二の第一導電型ＭＯＳトランジスタにおいて、ドレインにＥＳＤサージが印加された際に、寄生ダイオードのブレイクダウン動作の開始電圧は、電源から供給される電圧以上であり、かつ前記第一の第一導電型ＭＯＳトランジスタのゲート絶縁膜の破壊電圧以下でＥＳＤサージ電流を流すことが可能であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
JP2013164397A 2012-09-25 2013-08-07 半導体装置 Expired - Fee Related JP6190204B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013164397A JP6190204B2 (ja) 2012-09-25 2013-08-07 半導体装置
US14/430,494 US9589948B2 (en) 2012-09-25 2013-08-27 Semiconductor device
CN201380048700.1A CN104662762B (zh) 2012-09-25 2013-08-27 半导体装置
KR1020157006532A KR102032334B1 (ko) 2012-09-25 2013-08-27 반도체 장치
PCT/JP2013/072835 WO2014050407A1 (ja) 2012-09-25 2013-08-27 半導体装置
EP13841055.0A EP2903114A4 (en) 2012-09-25 2013-08-27 SEMICONDUCTOR DEVICE
TW102132192A TWI643308B (zh) 2012-09-25 2013-09-06 半導體裝置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012211306 2012-09-25
JP2012211306 2012-09-25
JP2013164397A JP6190204B2 (ja) 2012-09-25 2013-08-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2014082922A true JP2014082922A (ja) 2014-05-08
JP6190204B2 JP6190204B2 (ja) 2017-08-30

Family

ID=50387816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164397A Expired - Fee Related JP6190204B2 (ja) 2012-09-25 2013-08-07 半導体装置

Country Status (7)

Country Link
US (1) US9589948B2 (ja)
EP (1) EP2903114A4 (ja)
JP (1) JP6190204B2 (ja)
KR (1) KR102032334B1 (ja)
CN (1) CN104662762B (ja)
TW (1) TWI643308B (ja)
WO (1) WO2014050407A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017141811A1 (ja) * 2016-02-18 2018-12-13 ローム株式会社 保護回路、および保護回路の動作方法、および半導体集積回路装置
US10381827B2 (en) 2016-06-16 2019-08-13 Fuji Electric Co., Ltd. Semiconductor integrated circuit device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6190204B2 (ja) * 2012-09-25 2017-08-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6263435B2 (ja) * 2014-04-28 2018-01-17 株式会社東芝 半導体集積回路
JP2018190860A (ja) * 2017-05-09 2018-11-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110825692B (zh) * 2019-10-08 2024-01-23 深圳市稳先微电子有限公司 片上系统
TWI820648B (zh) * 2021-03-29 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置、電池保護電路及電源管理電路
KR102526582B1 (ko) * 2021-05-28 2023-04-27 린나이코리아 주식회사 직류전원공급장치
TWI792767B (zh) * 2021-12-14 2023-02-11 瑞昱半導體股份有限公司 具有穩定放電機制的靜電防護電路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129532A (ja) * 1991-05-03 1993-05-25 Philips Gloeilampenfab:Nv 逆電圧保護回路を具えたパワー半導体装置
JPH05152526A (ja) * 1991-11-30 1993-06-18 Hitachi Ltd 半導体集積回路装置
JP2001238348A (ja) * 2000-02-21 2001-08-31 Nissan Motor Co Ltd 誘導負荷用電源装置の保護回路
JP2004228465A (ja) * 2003-01-27 2004-08-12 Seiko Instruments Inc 半導体集積回路および電子機器
JP2008053406A (ja) * 2006-08-24 2008-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2010011598A (ja) * 2008-06-25 2010-01-14 Autonetworks Technologies Ltd 誘導性負荷駆動回路
US20100118459A1 (en) * 2008-11-11 2010-05-13 Andrea Logiudice System and Method for Protection Against Loss of Battery in Reverse Battery Protected Devices
JP2014011233A (ja) * 2012-06-28 2014-01-20 Alps Electric Co Ltd 保護回路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139880A (en) * 1977-10-03 1979-02-13 Motorola, Inc. CMOS polarity reversal circuit
US4423456A (en) * 1981-11-13 1983-12-27 Medtronic, Inc. Battery reversal protection
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
US5196980A (en) * 1991-01-28 1993-03-23 John Fluke Mfg. Co., Inc. Low impedance, high voltage protection circuit
US5742463A (en) * 1993-07-01 1998-04-21 The University Of Queensland Protection device using field effect transistors
US5594381A (en) * 1994-04-29 1997-01-14 Maxim Integrated Products Reverse current prevention method and apparatus and reverse current guarded low dropout circuits
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
FR2756679B1 (fr) * 1996-11-29 1999-02-12 France Telecom Dispositif de redressement de tension a composants integres
US6031702A (en) * 1997-10-22 2000-02-29 Siliconix Incorporated Short circuit protected DC-DC converter using disconnect switching and method of protecting load against short circuits
TW399274B (en) * 1998-02-09 2000-07-21 Winbond Electronics Corp IC package with enhanced ESD protection capability
US6744883B1 (en) * 1999-01-12 2004-06-01 Paradyne Corporation Filter system and method to suppress interference imposed upon a frequency-division multiplexed channel
JP2002095159A (ja) 2000-09-13 2002-03-29 Keihin Corp 保護回路
US6770938B1 (en) * 2002-01-16 2004-08-03 Advanced Micro Devices, Inc. Diode fabrication for ESD/EOS protection
AUPS045702A0 (en) * 2002-02-12 2002-03-07 Fultech Pty Ltd A protection device
JP3983220B2 (ja) * 2003-12-24 2007-09-26 沖電気工業株式会社 アナログスイッチ
US7576962B2 (en) * 2005-06-16 2009-08-18 Bourns, Inc. Transient blocking apparatus with reset
DE102005058432A1 (de) * 2005-12-07 2007-06-14 Infineon Technologies Ag Schaltungsanordnung zur Spannungsauswahl und Verfahren zum Betrieb einer Schaltungsanordnung zur Spannungsauswahl
US7537970B2 (en) * 2006-03-06 2009-05-26 Semiconductor Components Industries, L.L.C. Bi-directional transistor with by-pass path and method therefor
CN101860999B (zh) * 2010-03-31 2013-11-13 海洋王照明科技股份有限公司 一种电源防反接电路、led灯具电路及led灯具
US9313897B2 (en) * 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
JP6190204B2 (ja) * 2012-09-25 2017-08-30 エスアイアイ・セミコンダクタ株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129532A (ja) * 1991-05-03 1993-05-25 Philips Gloeilampenfab:Nv 逆電圧保護回路を具えたパワー半導体装置
JPH05152526A (ja) * 1991-11-30 1993-06-18 Hitachi Ltd 半導体集積回路装置
JP2001238348A (ja) * 2000-02-21 2001-08-31 Nissan Motor Co Ltd 誘導負荷用電源装置の保護回路
JP2004228465A (ja) * 2003-01-27 2004-08-12 Seiko Instruments Inc 半導体集積回路および電子機器
JP2008053406A (ja) * 2006-08-24 2008-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2010011598A (ja) * 2008-06-25 2010-01-14 Autonetworks Technologies Ltd 誘導性負荷駆動回路
US20100118459A1 (en) * 2008-11-11 2010-05-13 Andrea Logiudice System and Method for Protection Against Loss of Battery in Reverse Battery Protected Devices
JP2014011233A (ja) * 2012-06-28 2014-01-20 Alps Electric Co Ltd 保護回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017141811A1 (ja) * 2016-02-18 2018-12-13 ローム株式会社 保護回路、および保護回路の動作方法、および半導体集積回路装置
US11128117B2 (en) 2016-02-18 2021-09-21 Rohm Co., Ltd. Protection circuit and operational method of the protection circuit, and semiconductor integrated circuit apparatus
US10381827B2 (en) 2016-06-16 2019-08-13 Fuji Electric Co., Ltd. Semiconductor integrated circuit device

Also Published As

Publication number Publication date
TW201428929A (zh) 2014-07-16
CN104662762A (zh) 2015-05-27
KR20150060696A (ko) 2015-06-03
CN104662762B (zh) 2017-09-22
JP6190204B2 (ja) 2017-08-30
TWI643308B (zh) 2018-12-01
US9589948B2 (en) 2017-03-07
WO2014050407A1 (ja) 2014-04-03
EP2903114A4 (en) 2016-06-15
KR102032334B1 (ko) 2019-10-15
US20150287712A1 (en) 2015-10-08
EP2903114A1 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
JP6190204B2 (ja) 半導体装置
JP5296450B2 (ja) 半導体装置
US8237225B2 (en) Semiconductor device for electrostatic discharge protection
JP5157247B2 (ja) 電力半導体装置
JP2006319330A (ja) 静電気放電保護装置
JPWO2015001926A1 (ja) 半導体装置
JP5968548B2 (ja) 半導体装置
US9865586B2 (en) Semiconductor device and method for testing the semiconductor device
JP2015015329A (ja) ワイドギャップ半導体装置
JP2013069859A (ja) 半導体装置
US20100127259A1 (en) Semiconductor device
JP2009200083A (ja) 半導体装置
JPH05121670A (ja) 半導体入力保護装置
JP2011108684A (ja) 半導体装置
JP2010205808A (ja) 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
JP2009099641A (ja) 静電保護装置
JP2016171233A (ja) 半導体装置
JP2011119415A (ja) 半導体集積装置
JP2011071329A (ja) 半導体装置
JP4620387B2 (ja) 半導体保護装置
JP5511353B2 (ja) 半導体装置
JP2006210953A (ja) レベルシフタ
JP2007250981A (ja) 入力保護回路
JP2005085820A (ja) 半導体装置
JP2013187436A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170804

R150 Certificate of patent or registration of utility model

Ref document number: 6190204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees