JP2013532390A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2013532390A
JP2013532390A JP2013518276A JP2013518276A JP2013532390A JP 2013532390 A JP2013532390 A JP 2013532390A JP 2013518276 A JP2013518276 A JP 2013518276A JP 2013518276 A JP2013518276 A JP 2013518276A JP 2013532390 A JP2013532390 A JP 2013532390A
Authority
JP
Japan
Prior art keywords
circuit pattern
via hole
groove
forming
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013518276A
Other languages
English (en)
Other versions
JP5629002B2 (ja
Inventor
ヨン ウク ソ
ジン ス キム
サン ミョン リ
ソン ウン ユン
ミョン ファ ナム
ビョン ホ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100065775A external-priority patent/KR101149023B1/ko
Priority claimed from KR1020100134482A external-priority patent/KR101262486B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013532390A publication Critical patent/JP2013532390A/ja
Application granted granted Critical
Publication of JP5629002B2 publication Critical patent/JP5629002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】2種以上のレーザー工程数を一つに減少させて印刷回路基板の生産性及び品質を改善する方法及び該方法で製造された印刷回路基板を提供すること。
【解決手段】本発明による方法は、絶縁基板を準備するステップ、グレートーンマスクにレーザーを照射して上記絶縁基板の表面をエッチングして回路パターン溝及びビアホールを同時に形成するステップ、そして上記回路パターン溝及び上記ビアホールを埋める埋込回路パターン及びビアを形成するステップを含む。したがって、ビアホールを形成する別途の工程無しでグレートーンのマスクを使用して回路パターン溝とビアホールとを同時に形成することによって、工程が単純化され、費用が低減される。
【選択図】なし

Description

本発明は、印刷回路基板及びその製造方法に関するものである。
印刷回路基板(PCB;Printed Circuit Board)は電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子部品を搭載する直前の基板(Board)をいう。即ち、さまざまな種類の多い電子素子を平板の上に密集搭載するために、各部品の取付位置を確定し、部品を接続する回路パターンを平板表面に印刷して固定した回路基板を意味する。
特に、最近には、高集積、小型化を必要とする携帯電話、ビデオカメラ、ノートブック等に内蔵するために多層(multi-layer)PCB基板を使用する。このような多層PCB(MLB)はPCBを一層ずつ積層して(build-up)作り、ビルドアップ工程は一層ずつ基板を製造、品質を評価することによって、全体的な多層PCB基板の収率(yield)を高めることができ、レイヤ(layer)同士配線を精密に接続することによって、小型PCB製作を可能にする。一方、多層PCBで内部に埋め込まれたPCBを以下、内層PCBという。
例えば、10層のPCBの場合、8層の内層PCBが形成されている。
また、多層PCBの間には絶縁層が形成されており、この絶縁層の表面には回路パターン金属部と、内層PCBと電気的に接続されたビアホール(via hole)金属部と、ビアホール金属部の上に形成されたパッド部金属部とが存在する。絶縁層に上記回路パターン金属部、ビアホール金属部、及びパッド部金属部を形成する陰刻(engrave)パターン(回路パターン、ビアホール、パッド部)を形成する方法には、レーザーを用いてトレンチ(trench)を形成する方法がある。
しかしながら、従来のレーザーを用いる方法は、最小限2回以上のレーザー加工が必要である。例えば、多層PCBの内部の絶縁層に回路パターンとパッド部とを形成する場合、エキシマレーザーを用いて、ビアホールを形成するために追加的にCO2レーザーまたはエキシマレーザー工程を別途に1回以上実行しなければならない。結果的に、2種以上の高価のレーザー装備を必要とし、工程数が多くて生産性及び品質に問題が発生する。
本発明は、前述した問題を解決するために案出したものであって、本発明の目的は、2種以上のレーザー工程数を1つに減少することによって、印刷回路基板の生産性及び品質を改善する製造方法及びこれによって製造された印刷回路基板を提供することにある。
本発明の一実施形態に従う印刷回路基板の製造方法は、一面に内層が形成された第1絶縁層に第2絶縁層を積層して上記内層を埋めるステップ、上記第2絶縁層の表面にマルチトーンマスクを用いて回路パターン及び上記内層が露出した開口部を形成するステップ、及び上記回路パターン及び開口部に伝導性物質を形成するステップを含む。
一方、実施形態は、絶縁プレート、上記絶縁プレートの上にパターニングされている基礎回路パターン、上記基礎回路パターンを覆って、上記絶縁プレートの上に形成され、断面が曲線で形成されている複数の回路パターン溝及び上記基礎回路パターンを露出するビアホールが表面に形成されている絶縁層、上記絶縁層の上記回路パターン溝を埋め、断面が曲線を有するように形成される複数の埋込回路パターン、及び上記ビアホールを埋める伝導性ビアを含む印刷回路基板を提示する。
本発明によって、一回のレーザー工程によって回路パターン、ビアホール、及びパッド部を同時に形成することによって、工程期間及び回路不良率を改善することができる。
本発明によれば、回路パターンを基板に埋め込んで形成しながら、パターンの断面を曲線型に形成することによって、エッジに抵抗が集中することを防止して信号ノイズが減少できる。
また、回路パターンにエッジを形成しないため、エッジで発生する熱を減らすことができ、パッケージの高速化及び高集積化が可能である。
また、ビアホールを形成する別途の工程無しでグレートーンのマスクを使用して回路パターン溝とビアホールとを同時に形成することによって、工程が単純化し、費用が低減される。
本発明の一実施形態に従う印刷回路基板の製造工程の断面図である。 本発明の第2実施形態に従う印刷回路基板の断面図である。 図2の印刷回路基板を製造する方法を説明するための順序図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の印刷回路基板を製造するための第1方法を示す断面図である。 本発明の第2実施形態に従う印刷回路基板の断面図及び製造方法を示す図である。 本発明の第2実施形態に従う印刷回路基板の断面図及び製造方法を示す図である。
以下、添付した図面を参考にして本発明の実施形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は多様な相異する形態に具現されることができ、ここで説明する実施形態に限定されるものではない。
明細書の全体で、どの部分がどの構成要素を“含む”とする時、これは特別に反対になる記載がない限り、他の構成要素を除外するものでなく、他の構成要素をさらに含むことができることを意味する。
そして、図面において、本発明を明確に説明するために説明と関係ない部分は省略し、幾つの層及び領域を明確に表現するために厚さを拡大して表し、明細書の全体を通じて類似の部分に対しては類似の図面符号を付けた。
層、膜、領域、板などの部分が他の部分の“上に”あるとするとき、これは他の部分の“真上に”ある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、どの部分が他の部分の“真上に”あるとするときには中間に他の部分がないことを意味する。
図1は、本発明の一実施形態に従う印刷回路基板の製造工程の断面図である。
図1を参照すると、まず第1絶縁層110に第2絶縁層130を積層またはラミネーションする(S1)。第1絶縁層110の上には、内層120が形成されており、内層120は内層回路及び/または内層パッドを含む。第2絶縁層130はこのような内層を埋めるように積層またはラミネーションする。積層またはラミネーションはシート形態に積層後、プレスで熱圧着し、または真空ラミネーターを用いてラミネーション後、硬化させることができる。このような方法によって、必要によって第3及び第4絶縁層(図示せず)をさらに積層することもできる。ここで、絶縁層110及び130の材料は熱硬化性または熱可塑性の高分子物質、セラミック物質、有/無機複合物質、ガラス繊維含浸物質のうち、1つ以上を使用することができる。
その後、マルチトーンマスク(Multi Tone Mask)50を用いて第2絶縁層130の表面に回路パターン30と開口部20を同時に形成する(S2)。マルチトーンマスクとは、レーザー光またはエネルギーを2トーン(tone)以上制御できるマスクであって、光遮断部の以外に光透過率が相異する光透過部分を2つ以上有するように構成される。
また、回路パターン30及び開口部20は、マルチトーンマスク50の上でエキシマレーザーを照射して第2絶縁層130の表面に同時に加工することが好ましい。ここで、開口部20はビアホール70とパッド部40とで構成される。より詳しくは、開口部20は内層120まで接続されるビアホール70と開口部20の入口に形成され、ビアホールより幅の大きいパッド部40で構成される。また、マルチトーンマスク50の構造はベース透明基板50aの上に形成され、第2絶縁層130に形成される回路パターン30、ビアホール70、及びパッド部40の位置に対応するように各々相異する光透過率を有する複数の光透過部50bが形成されている。
ベース透明基板50aの材料は石英またはガラスを使用し、光透過部の材料はクロム(Cr)、酸化クロム(CrxOy)のうち、いずれか1つの物質またはこれらの組合によって形成し、光透過部50bの厚さ調節によって光透過率を調節する。このように、回路パターン30、ビアホール70、及びパッド部40のパターン透過率が異なるように形成されたマルチトーンマスク50をレーザー加工装備に取り付けて、マルチトーンマスク50を通じてエキシマレーザーを第2絶縁層130に照射する。ここで、エキシマレーザーのソース(source)はXeCl(308nm)、KrF(248nm)、ArF(193nm)のうち、任意の1つでありうる。
特に、エキシマレーザーで第2絶縁層130に形成した陰刻パターン、即ち回路パターン30、ビアホール70、及びパッド部40の幅及び深さは一定規格に形成することが好ましい。例えば、回路パターン30の陰刻パターン幅は3μm〜25μm、深さは3μm〜25μmであり、ビアホール70の陰刻の直径は30μm乃至80μm以下、深さは20μm乃至100μm以下であり、パッド部40の陰刻の直径は30μm〜200μm、深さは1μm乃至20μm以下の範囲でありうる。
その結果、レーザー加工深さが互いに異なるようになって第2絶縁層130に回路パターン30、ビアホール70、及びパッド部40を同時に形成する。このようにマルチトーンマスク50を用いることによって、一回のレーザー工程で所望の陰刻パターンをすべて具現することができる。
その後、デスミア工程を遂行する(S3)。デスミア(De-smear)とは、ホール加工作業時、回転するドリルビットと内部絶縁層との間の摩擦熱によって絶縁層の樹脂が溶け出てホールの内壁に付着された内層PCBの接着を妨害するので、化学的な方法によって除去する作業をいう。本工程では、レーザーエッチング後、スミアを除去し、金属をめっき時、密着力を与えるために、第2絶縁層130の表面に照度を与える。また、デスミア工程は、細部的には3段階で構成されており、スウェラー(Sweller)段、過マンガン酸塩(Permanganate)段、ニュートラライザ(Neutralizer)段に順次に構成される。
次に、回路パターン30及び開口部20に伝導性物質を形成する。このような工程は具体的に回路パターン30及び開口部20にめっきまたは伝導性物質を充填するステップ(S4)及び第2絶縁層130の上をエッチングまたは研磨して回路パターン30及び開口部20に形成された伝導性物質の表面と第2絶縁層130の表面を均一にするステップ(S5)で構成される。
具体的には、ステップS4は、めっきを遂行するステップ(S4−1)を用いることもでき、または伝導性物質を充填するステップ(S4−2)を用いることができる。また、めっきを遂行するステップは、第2絶縁層130の全面に無電解銅めっきで伝導性シード(seed)層170を形成するステップ(S4−1−1)と、伝導性シード層170の上に電解銅めっきを遂行して電解銅めっき層180を形成するステップ(S4−2)とからなる。
ステップS4−1−1で、伝導性シード層170は、無電解方式(化学銅)によって形成し、本工程は脱脂(cleanet)過程、ソフト腐食(soft etching)過程、予備触媒処理(precatalyst)過程、触媒処理過程、活性化(accelerator)過程、無電解銅めっき過程、及び酸化防止処理過程を含む触媒析出方式を利用できる。
また、電解銅めっき層形成工程無しで、回路パターン30、ビアホール70、及びパッド部50を一括に無電解方式によって形成することもできる。
他の方法として、無電解銅めっき層、即ち伝導性シード層170の形成工程は、プラズマなどによって発生される気体のイオン粒子(例:Ar+)を銅ターゲット(copper target)に衝突させることによって、基板の上に銅金属層を形成するスパッタリング(sputtering)方式を用いることもできる。また、伝導性シード層170は銅(Cu)が好ましいが、Cuでない他の金属、例えば、ニッケル−パラジウム合金(Ni−Pd)またはニッケル−クロム合金(Ni−Cr)を無電解化学めっき方式またはスパッタリング方式によって形成させることができる。また、ステップS4−1−2は電解方式によって形成し、回路パターン30、ビアホール70、及びパッド部40を全面充填させることを目的とする。また、電解銅めっき層180を形成する方法は、第2絶縁層130を銅めっき作業桶に浸漬させた後、直流整流器を用いて電解銅めっきを遂行する。このような電解銅めっきは、めっきされる面積を計算して直流整流器に適当な電流を印加して銅を析出する方式を使用することが好ましい。
また、ステップS4−2は、伝導性シード層170の形成ステップ(S4−1−1)を不要としない伝導性ペースト(paste)190を充填する方法である。伝導性ペースト190の組成は伝導性金属パウダー、バインダーレジン、及び溶媒を基本に構成されている。伝導性金属パウダーの種類はサブミクロンまたはナノサイズのAg、Cuのうちの1つ以上が使用され、バインダーレジンは、熱硬化性、及熱可塑性、及びUV硬化性樹脂が使われる。
ステップS5は、不要な銅めっき層を除去するために、第2絶縁層130の表面が露出するまで伝導性シード層170と電解銅めっき層180からなる銅めっき層または伝導性ペースト190の表面をエッチングまたは研磨することによって、回路パターン30、ビアホール70、及びパッド部40の部位のみ銅めっきが詰められた形態となる。ここで、エッチングまたは研磨はフレッシュエッチング方法と表面研磨方式を使用することができる。特に、フレッシュエッチング方法を使用することが好ましく、除去しなければならないめっき層の厚さが大きい場合、必要によってフレッシュエッチング前、ハーフエッチング(Half etching)工程を追加することができる。
その結果、最終的に製造された印刷回路基板の第2絶縁層130の内部には内層回路及び内層パッド120が埋め込まれ、第2絶縁層130の表面には回路パターン金属部240が形成される。また、内層パッド120と第2絶縁層130の表面に形成されたパッド部金属部250はビアホール金属部270を通じて電気的に接続される。
以下、図2乃至図10を参考して本発明の第2実施形態に従う印刷回路基板を説明する。
図2は、本発明の実施形態に従う印刷回路基板の断面図である。
図2を参考すると、本発明に従う印刷回路基板100は、絶縁プレート110、上記絶縁プレート110の上に形成される第1回路パターン120、絶縁層130、及び複数の第2回路パターン150を含む。
上記絶縁プレート110は、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
上記絶縁プレート110の上に基礎回路パターンとして、複数の第1回路パターン120が形成されている。
第1回路パターン120は電気伝導度が高く、抵抗が低い物質で形成されるが、薄い銅層である銅箔を導電層にパターニングして形成されることができ、第1回路パターン120が銅箔層であり、上記絶縁プレート110が樹脂を含む場合、第1回路パターン120と上記絶縁プレート110は通常のCCL(Copper clad laminate)でありうる。
一方、上記絶縁プレート110の上に上記第1回路パターン120を埋め込んで絶縁層130が形成されている。
上記絶縁層130は複数の絶縁層130で形成することができ、各々の絶縁層130は高分子樹脂などでありうる。
上記絶縁層130は、第1回路パターン120を露出するビアホール135及び複数の第2回路パターン150を形成するための回路パターン溝131を含む。
この際、回路パターン溝131は断面が曲線を有するように形成されており、好ましくは断面がU字型をなすように形成される。
上記回路パターン溝131のパターン幅は3乃至25μm、パターンの深さは3乃至25μmを満たすことができ、ビアホール135の陰刻の直径は約80μm以下、深さは約100μm以下を満たすことができる。
絶縁層130の複数のビアホール135及び上記回路パターン溝131の内部には回路パターン溝131のU字形状に沿って金属層140が形成されている。
上記金属層140はシード層であって、銅、ニッケル、またはこれらの合金で形成される。
上記金属層140の上に各々の回路パターン溝131及びビアホール135を埋める第2回路パターン150及びビア151が形成されている。
上記第2回路パターン150及びビア151は同時に形成され、アルミニウム、銅、銀、白金、ニッケル、またはパラジウムのうち、少なくとも1つを含む合金で形成されることができ、金属層140をシード層にしてめっきを遂行することによって形成できる。
図2の印刷回路基板100の場合、絶縁層130の回路パターン溝131が曲線型に形成され、曲線型の回路パターン溝131を金属で埋め込むことによって、第2回路パターン150を形成する。
このように、第2回路パターン150をエッジ無しで曲線に形成することによって、エッジに抵抗が集中することによる信号ノイズの発生を防止することができ、エッジで発熱が増加することを減少することができる。
以下、図3乃至図10を参考して図2の印刷回路基板100の製造方法を説明する。
図3は図2の印刷回路基板を製造する方法を説明するための順序図であり、図4乃至図10は本発明の印刷回路基板を製造するための方法を示す断面図である。
工程が始まれば(S10)、図4のように絶縁プレート110の上に第1回路パターン120を形成する。
上記絶縁プレート110及び上記第1回路パターン120の構成はCCLの銅箔層を第1回路パターン120の設計に従ってエッチングすることによって形成することができ、これとは異なり、セラミック基板の上に銅箔層を積層した後、エッチングすることによって形成することもできる。
この際、第1回路パターン120は図2のようにビアホール135を通じて第2回路パターン150と接続されるパターンも含むことができる。
次に、上記絶縁プレート110の上に上記第1回路パターン120を覆うように上記絶縁層130を形成して絶縁基板を準備する(S20)。
上記絶縁層130は熱硬化性樹脂を含み、完全に硬化されていない半硬化樹脂を上記絶縁プレート110の上に所定厚さで塗布することによって形成し、熱及び圧力を加えて硬化することによって形成することができ、複数の層で形成することも可能である。
次に、図5のように、絶縁層130の内に上記第1回路パターン120を露出するビアホール135及びパターン溝131を同時に形成する(S30)。
上記ビアホール及びパターン溝131を形成する工程は、グレートーンマスク200を使用してエキシマレーザー(excimer laser)を照射することができる。
上記エキシマレーザーは、KrFエキシマレーザー(クリプトンフッ素、中心波長248nm)、またはArFエキシマレーザー(アルゴンフッ素、中心波長193nm)などが適用できる。
図6を参考して、グレートーンマスク200について詳細に説明すれば、上記グレートーンマスク200はガラス基板の上に上記ビアホール135の外周及びパターン溝131を形成するための第1領域210、上記ビアホール135の中央領域を形成するための第2領域220、及びその以外のエッチングされない領域に配置される第3領域230で形成される。
上記グレートーンマスク200はガラス基板の上に形成されるクロムなどの材質の第1乃至第3領域210、220、230のマスクパターンで形成される。
上記エキシマレーザーが全く貫通されなくて溝が形成されない第3領域230は、クロムが全面に形成され、上記ビアホール135の中央領域を形成する第2領域220はクロムマスクパターンが全く形成されなくて、エキシマレーザーが直ちに通過される領域である。一方、第1領域210はグレートーンのマスクパターンであって、上記エキシマレーザーの一部のみ選択的に照射されるように領域の内に微細パターンが形成されて一部の露出領域を有するように形成される。
即ち、図5のように第1領域210で微細パターンが薄い厚さを有する櫛歯状に離隔して形成されることがあり、上記櫛歯状のマスクパターンは図6aのように第1領域210aに対して縦方向に櫛歯が形成されることがあり、図6bのように第1領域210bで横方向に櫛歯が形成されることもある。
一方、図6cのように、ビアホール135の外周を形成する第1領域210のマスクパターンは、ビアホール135の外周形状に沿って同心円を描く複数のリング型の微細パターンが形成される。
このように、マスク200の微細パターン形成によってレーザーの光を一部散乱または反射して絶縁層130に照射される光エネルギーがビアホール135領域と差が出るようにすることによって、ビアホール135と回路パターン溝131との深さが異なるように形成される。
図6のマスク200及びエキシマレーザーによって同時に形成されたビアホール135及びパターン溝131は、図5のような形状を有する。
即ち、上記ビアホール135は基板110の平面に対して所定角度に傾いている側面を有するように形成され、これとは異なり、基板110の平面に対して垂直な側面を有するように形成されることもできる。
この際、上記ビアホール135の外周は上記回路パターン溝131の深さと同一な深さで形成される。
図5のように、グレートーンのマスク200を使用することによって一回のエキシマレーザーを照射して回路パターン溝131とビアホール135とを同時に形成できるため、工程数及び工程費用を減らすことができる。
図5では、ビアホール135の外周を回路パターン溝131の深さと同一に形成することを図示したが、実施形態に従って回路パターン溝131とビアホール135との外部の深さは互いに相異することがあり、これはグレートーンの濃度、即ち、櫛歯の密度などによって制御できる。
図5のように、エキシマレーザーを用いてパターンマスク200を通じて回路パターン溝131を形成する場合、パターン溝131の断面は図5のように台形または矩形状のエッジを有するように形成される。
次に、図7のように、絶縁層130のエッジを有するパターン溝131を処理して曲線型に変形する(S40)。
即ち、エッジのある回路パターン溝131を含む絶縁層130を膨らませた後、過マンガン酸塩を用いて膨れた絶縁層130を除去し、絶縁層130の表面を中和させる湿式工程を通じて回路パターン溝131のエッジを除去して曲線型の回路パターン溝131を形成することができる。
または、これとは異なり、低真空でプラズマを用いた乾式プラズマ工程を通じても回路パターン溝131のエッジを除去することができる。
このように、回路パターン溝131のエッジを除去すれば、上記絶縁層130の表面に照度が与えられる。
次に、図8のように、上記絶縁層の上に上記金属層140を形成する(S50)。
上記金属層140は、無電解めっき方式によって形成できる。
無電解めっき方式は、脱脂過程、ソフト腐食過程、予備触媒処理過程、触媒処理過程、活性化過程、無電解めっき過程、及び酸化防止処理過程の順序に処理して進行できる。また、上記金属層140はプラズマを用いて金属粒子をスパッタリングすることによって形成することもできる。
上記金属層140は、銅、ニッケル、パラジウム、またはクロムを含む合金で形成される。
次に、上記金属層140をシード層に伝導性の物質を電解めっきしてめっき層155を形成する(S60)。
上記めっき層155は、回路パターン溝131及びビアホール135をすべて充填し、図9のように、めっき層155の最上層の高さが均一に形成される。
この際、上記めっき層155は伝導性の高い銅で形成される。
最後に、図10のように不要なめっき層155及び金属層140をエッチングし、パターン溝131及びビアホール135の内だけに上記めっき層155が残るように上記絶縁層130の表面が露出するまでエッチングして第2回路パターン150及びビア151を形成する(S70)。
この際、絶縁層130の表面を露出する方法は、フラッシュ(flash)エッチングする方法または表面研磨方式を選択的に遂行することができる。めっき層155の厚さが厚い場合、ハーフエッチングした後、フラッシュエッチングすることができる。
このように、上記絶縁層130が露出するまでエッチングして上記回路パターン溝131及びビアホール135の内だけにめっき層155を形成して、上記第2回路パターン150及びビア151を形成することによって、第2回路パターン150が絶縁状態を維持しながら形成される。
このように、エキシマレーザーを用いてパターン溝131及びビアホール135を同時に形成することによって費用を低減することができる。
一方、図4乃至図10と異なり、曲線型の回路パターン溝131及びビアホール135を形成した後、伝導性ペースト155を上記回路パターン溝131及びビアホール135の内に充填することによって、図11の第2回路パターン150及びビア151を形成することもできる(S80)。
この際、伝導性ペースト155は、導電性金属パウダー、バインダーレジン、及び溶媒を含み、導電性金属パウダーはバスマイクロンまたはナノサイズの銀または銅を含み、バインダーレジンは熱硬化性、熱可塑性、UV硬化性樹脂が使用できる。
即ち、図4乃至図7の工程は同一に進行されるが、図12のように、伝導性ペースト155を上記回路パターン溝131に充填し、熱またはUVを加えることによって、第2回路パターン150を形成し、工程が終了することができ(S90)、その時には図2の金属層140は不要である。
このように、絶縁層130の回路パターン溝131を曲線型を有するように形成し、回路パターン溝131に埋込回路パターンを形成して、埋込型の微細パターンを形成しながら、エッジで発生する信号ノイズ及び発熱を防止することができる。
本実施例によれば、回路パターンと、ビアホールと、回路パターン溝とを同時に形成するために一度だけ実行され、これによって工程期間及び回路欠陥を改善することができる。
また、本実施例によれば、回路パターンは基板に埋め込まれ、断面が曲線形状をしている。したがって、これは抵抗がエッジに集中することを防いで、信号ノイズを減少させることができる。
また、エッジは回路パターンには提供されないため、エッジで発生する熱は、高速処理及び高集積度を実現するために減少させてもよい。
また、ビアホールを形成するために別個の処理を行わずに、グレートーンマスクを用いて回路パターン溝及びビアホールが形成されるため、製造工程を単純化することができ、製造コストを減少できる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の請求範囲で定義している本発明の基本概念を用いた当業者のさまざまな変形及び改良形態も本発明の権利範囲に属するものである。

Claims (17)

  1. 印刷回路基板を製造する方法であって、
    絶縁基板を準備するステップと、
    マルチトーンマスクまたはグレートーンマスクに光を照射して前記絶縁基板の表面をエッチングし、回路パターン溝及びビアホールを同時に形成するステップと、
    前記回路パターン溝及び前記ビアホールを埋めて埋込回路パターン及びビアを形成するステップと、
    を含む方法。
  2. 前記回路パターン溝及びビアホールを形成するステップは、
    前記ビアホールに対応する第1マスクパターン、前記回路パターン溝に対応する第2マスクパターン、及び前記第1及び第2マスクパターンの以外の領域に配置された第3マスクパターンを形成するステップと、
    前記第1乃至第3マスクパターンを通じて前記レーザーを照射するステップと、
    を含む、請求項1に記載の方法。
  3. 前記レーザーはエキシマレーザーである、請求項1に記載の方法。
  4. 前記第1マスクパターンは前記レーザーを全部貫通させるホール領域を含み、
    前記第3マスクパターンは前記レーザーを遮断する不透過領域であり、
    前記第2マスクパターンは前記レーザーを選択的に透過する低透過領域である、請求項2に記載の方法。
  5. 前記ビアホールは、前記ホール領域に対応する中央領域及び前記中央領域を囲む外周領域を含み、
    前記第1マスクパターンは、前記ホール領域の周囲に前記レーザーを選択的に透過する外周マスクパターンをさらに含む、請求項4に記載の方法。
  6. 前記外周マスクパターンは、前記ホール領域周囲の複数の同心円をなすリング型の低透過パターンを含む、請求項5に記載の方法。
  7. 前記エキシマレーザーのソースとして、XeCl、KrF、及びArFのうち1つが用いられる、請求項3に記載の方法。
  8. 前記マルチトーンマスクは、
    石英またはガラス材質のベース透明基板と、
    前記ベース透明基板の上に形成され、クロム及び酸化クロムのうち、1つ以上の物質で形成された複数の光透過部と、
    を含む、請求項1に記載の方法。
  9. 前記回路パターン溝及びビアホールを形成するステップは、
    前記レーザーを用いてエッジを有する前記回路パターン溝を形成するステップと、
    前記回路パターン溝をエッチングして断面が曲線型である回路パターンを形成するステップと、
    を含む、請求項1に記載の方法。
  10. 前記埋込回路パターンを形成するステップは、
    前記回路パターン溝の表面に第1金属層をめっきするステップと、
    前記第1金属層をシード層としてめっきして、前記回路パターン溝を埋める第2金属層を形成するステップと、
    前記絶縁基板の表面が露出するように前記回路パターン溝の以外の前記第1及び第2金属層をエッチングするステップと、
    を含む、請求項1に記載の方法。
  11. 前記埋込回路パターンを形成するステップは、
    前記回路パターン溝に伝導性ペーストを充填するステップと、
    充填された前記伝導性ペーストを乾燥させるステップと、
    を含む、請求項1に記載の方法。
  12. 前記絶縁基板を準備するステップは、
    絶縁プレートを準備するステップと、
    前記絶縁プレートの上に銅箔層をパターニングして基礎回路パターンを形成するステップと、
    前記基礎回路パターンを覆って、前記絶縁プレートの上に絶縁層を形成するステップと、を含み、
    前記回路パターン溝は前記絶縁層の表面に形成される、請求項1に記載の方法。
  13. 前記絶縁層を形成した後、前記基礎回路パターンを露出させる前記ビアホールを前記絶縁層に形成する、請求項12に記載の方法。
  14. 絶縁プレートと、
    前記絶縁プレートの上にパターニングされている基礎回路パターンと、
    前記基礎回路パターンを覆って、前記絶縁プレートの上に形成され、断面が曲線で形成されている複数の回路パターン溝及び前記基礎回路パターンを露出させるビアホールが表面に形成されている絶縁層と、
    前記絶縁層の前記回路パターン溝を埋め、断面が曲線を有するように形成される複数の埋込回路パターンと、
    前記ビアホールを埋める伝導性ビアと、
    を含む、印刷回路基板。
  15. 前記埋込回路パターンは、前記回路パターン溝の表面に形成されている第1金属層と、
    前記第1金属層の上に形成され、前記回路パターン溝を埋める第2金属層と、
    を含む、請求項14に記載の印刷回路基板。
  16. 前記ビアホールは、前記ビアホールの周りの外部に拡張される外周溝をさらに含む、請求項14に記載の印刷回路基板。
  17. 前記ビアホールの外周溝は前記回路パターン溝と同一の深さを有する、請求項16に記載の印刷回路基板。
JP2013518276A 2010-07-08 2011-07-07 印刷回路基板及びその製造方法 Active JP5629002B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2010-0065775 2010-07-08
KR1020100065775A KR101149023B1 (ko) 2010-07-08 2010-07-08 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR10-2010-0134482 2010-12-24
KR1020100134482A KR101262486B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
PCT/KR2011/004975 WO2012005524A2 (en) 2010-07-08 2011-07-07 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2013532390A true JP2013532390A (ja) 2013-08-15
JP5629002B2 JP5629002B2 (ja) 2014-11-19

Family

ID=45441660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013518276A Active JP5629002B2 (ja) 2010-07-08 2011-07-07 印刷回路基板及びその製造方法

Country Status (5)

Country Link
US (1) US9491866B2 (ja)
JP (1) JP5629002B2 (ja)
CN (1) CN102986311B (ja)
TW (1) TWI522015B (ja)
WO (1) WO2012005524A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041607A (ja) * 2015-08-21 2017-02-23 株式会社アルバック 樹脂基板の加工方法
KR101789295B1 (ko) * 2015-07-06 2017-10-24 한국전자통신연구원 투명 전극의 제조 방법
US10236398B2 (en) 2015-07-06 2019-03-19 Electronics And Telecommunications Research Institute Method for manufacturing transparent electrode
JP2019220549A (ja) * 2018-06-19 2019-12-26 株式会社伸光製作所 プリント配線板の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
US9269610B2 (en) * 2014-04-15 2016-02-23 Qualcomm Incorporated Pattern between pattern for low profile substrate
TWI556698B (zh) * 2014-08-12 2016-11-01 旭德科技股份有限公司 基板結構及其製作方法
TWI624717B (zh) * 2014-11-05 2018-05-21 聯華電子股份有限公司 光罩及使用其形成多層電路圖案於晶圓上的方法
US10061191B2 (en) * 2016-06-01 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. High durability extreme ultraviolet photomask
JP6783614B2 (ja) * 2016-10-11 2020-11-11 株式会社ディスコ 配線基板の製造方法
TWI621379B (zh) * 2016-10-21 2018-04-11 南亞電路板股份有限公司 電路板及其製造方法
TWI638596B (zh) * 2017-07-06 2018-10-11 綠點高新科技股份有限公司 具有導電線路的基板的製作方法及具有導電線路的基板
KR102321438B1 (ko) 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판
US11266025B2 (en) * 2017-11-21 2022-03-01 Qualtec Co., Ltd. Electronic-component manufacturing method and electronic components
CN108207082A (zh) * 2017-12-29 2018-06-26 上海美维科技有限公司 一种激光加工线路槽制作双面埋线印制电路板的方法
CN108538791A (zh) * 2018-03-07 2018-09-14 深圳丹邦科技股份有限公司 一种嵌入式微细线路柔性封装基板及其制作方法
CN110767770A (zh) * 2018-07-25 2020-02-07 元创绿能科技股份有限公司 电路基板、电路基板制造方法及结合在太阳能电池的电路基板
CN110933873A (zh) * 2019-11-25 2020-03-27 江门市鼎峰照明电子科技有限公司 一种双面电路板的制造方法
TWI812074B (zh) * 2022-03-16 2023-08-11 大陸商芯愛科技(南京)有限公司 封裝基板及其製法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323574A (ja) * 1992-05-20 1993-12-07 Fujitsu Ltd 露光マスクとその露光マスクによって製造される多層基板
JPH0780675A (ja) * 1993-09-17 1995-03-28 Fujitsu Ltd レーザ加工用マスク
JPH07241690A (ja) * 1994-03-07 1995-09-19 Hitachi Ltd レーザ加工用誘電体マスクとその製造方法
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JP2000315868A (ja) * 1999-04-28 2000-11-14 Nec Ibaraki Ltd ビアホール形成方法及び多層配線板の製造方法
JP2001024332A (ja) * 1999-07-13 2001-01-26 Nec Toyama Ltd 高密度ビルドアッププリント配線基板の製造方法
JP2002111174A (ja) * 2000-09-27 2002-04-12 Nitto Denko Corp 配線回路基板の製造方法
JP2007114759A (ja) * 2005-09-21 2007-05-10 Dainippon Printing Co Ltd 階調をもつフォトマスクおよびその製造方法
JP2010251676A (ja) * 2009-04-16 2010-11-04 Samsung Electro-Mechanics Co Ltd トレンチ基板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5998066A (en) * 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof
JP3766293B2 (ja) 2001-06-05 2006-04-12 株式会社東芝 複合部材の製造方法、複合部材製造用マスク基板、および複合部材
US8124301B2 (en) 2005-09-21 2012-02-28 Dai Nippon Printing Co., Ltd. Gradated photomask and its fabrication process
KR100797720B1 (ko) 2006-05-09 2008-01-23 삼성전기주식회사 미세회로 형성을 위한 인쇄회로기판의 제조방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
TWI349319B (en) 2007-07-06 2011-09-21 Unimicron Technology Corp Structure with embedded circuit and process thereof
KR100841987B1 (ko) 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
TWI422961B (zh) * 2007-07-19 2014-01-11 Hoya Corp 光罩及其製造方法、圖案轉印方法、以及顯示裝置之製造方法
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP4934237B2 (ja) 2007-09-29 2012-05-16 Hoya株式会社 グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
US20090152743A1 (en) 2007-12-15 2009-06-18 Houssam Jomaa Routing layer for a microelectronic device, microelectronic package containing same, and method of forming a multi-thickness conductor in same for a microelectronic device
KR100940169B1 (ko) * 2008-03-07 2010-02-03 삼성전기주식회사 경화 수지층을 형성하는 인쇄회로기판의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323574A (ja) * 1992-05-20 1993-12-07 Fujitsu Ltd 露光マスクとその露光マスクによって製造される多層基板
JPH0780675A (ja) * 1993-09-17 1995-03-28 Fujitsu Ltd レーザ加工用マスク
JPH07241690A (ja) * 1994-03-07 1995-09-19 Hitachi Ltd レーザ加工用誘電体マスクとその製造方法
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JP2000315868A (ja) * 1999-04-28 2000-11-14 Nec Ibaraki Ltd ビアホール形成方法及び多層配線板の製造方法
JP2001024332A (ja) * 1999-07-13 2001-01-26 Nec Toyama Ltd 高密度ビルドアッププリント配線基板の製造方法
JP2002111174A (ja) * 2000-09-27 2002-04-12 Nitto Denko Corp 配線回路基板の製造方法
JP2007114759A (ja) * 2005-09-21 2007-05-10 Dainippon Printing Co Ltd 階調をもつフォトマスクおよびその製造方法
JP2010251676A (ja) * 2009-04-16 2010-11-04 Samsung Electro-Mechanics Co Ltd トレンチ基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101789295B1 (ko) * 2015-07-06 2017-10-24 한국전자통신연구원 투명 전극의 제조 방법
US10236398B2 (en) 2015-07-06 2019-03-19 Electronics And Telecommunications Research Institute Method for manufacturing transparent electrode
JP2017041607A (ja) * 2015-08-21 2017-02-23 株式会社アルバック 樹脂基板の加工方法
JP2019220549A (ja) * 2018-06-19 2019-12-26 株式会社伸光製作所 プリント配線板の製造方法
JP7051187B2 (ja) 2018-06-19 2022-04-11 株式会社伸光製作所 プリント配線板の製造方法

Also Published As

Publication number Publication date
TWI522015B (zh) 2016-02-11
WO2012005524A2 (en) 2012-01-12
JP5629002B2 (ja) 2014-11-19
WO2012005524A9 (en) 2012-02-02
CN102986311B (zh) 2016-05-04
TW201220978A (en) 2012-05-16
CN102986311A (zh) 2013-03-20
US9491866B2 (en) 2016-11-08
WO2012005524A3 (en) 2012-04-26
US20130192881A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5629002B2 (ja) 印刷回路基板及びその製造方法
CN111094621B (zh) 用于印刷电路板的半加成方法
TWI481318B (zh) Laminated multilayer printed wiring board and method of manufacturing the same
JP2014504801A (ja) 印刷回路基板の製造方法
JP2014501449A (ja) 印刷回路基板及びその製造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
TW200847886A (en) Multi-layer printed circuit board and its wiring board
TWI538595B (zh) 製造印刷電路板之裝置及方法
KR101262486B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2002134918A (ja) 多層プリント配線板の製造方法
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4153328B2 (ja) 多層プリント配線板の製造方法
KR20130068658A (ko) 인쇄회로기판 및 그의 제조 방법
TW201334646A (zh) 印刷電路板及其製造方法
JP2005236194A (ja) プリント配線板の製造方法
KR101149023B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR101199112B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120015397A (ko) 인쇄회로기판의 제조 방법
JP2010262954A (ja) 配線基板の製造方法
KR101987359B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120009989A (ko) 인쇄회로기판 및 그의 제조 방법
JPH1168291A (ja) プリント配線板及びその製造方法
KR20120012676A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141002

R150 Certificate of patent or registration of utility model

Ref document number: 5629002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250