JP2013258314A5

JP2013258314A5 -

Info

Publication number: JP2013258314A5
Application number: JP2012133857A
Authority: JP
Filing date: 2012-06-13
Publication date: 2015-04-02
Anticipated expiration: 2032-06-13

Description

本開示の撮像装置および撮像表示システムによれば、各画素において、光電変換素子の周辺領域に遮光層を設け、この遮光層を所定の電位に保持するようにしたので、各画素への電気的な影響を軽減しつつ、画素間のクロストークを抑制することができる。よって、撮像画像の高画質化を実現することが可能となる。

（グリッドメタル層２１１）
このような光電変換素子２１の周辺領域には、グリッドメタル層２１１（遮光層）が設けられている。このグリッドメタル層２１１は、ｐ型半導体層２１５Ｂを囲む領域に設けられている。ここで、各画素２０では、図４に示したように、例えば略矩形状（あるいは方形状）の領域の角部にトランジスタ２２が配設され、このトランジスタ２２の形成領域を除いた領域に光電変換素子２１が形成されている。本実施の形態では、グリッドメタル層２１１は、この光電変換素子２１の周辺領域に、その面形状に沿って、光電変換素子２１（ｐ型半導体層２１５Ｂ）を囲むように設けられている。また、各画素２０では、これらの光電変換素子２１およびトランジスタ２２の形成領域を格子状に囲むように、配線層（信号線Ｌsig、読み出し制御線ＬreadおよびＧＮＤ線２１４Ｂ）が設けられている。グリッドメタル層２１１の少なくとも一部は、そのような配線層に対向して設けられていることが望ましい。図４では、グリッドメタル層２１１の各辺と、信号線２２０および読み出し制御線２１３Ａとを並行するように図示しているが、実際には、グリッドメタル層２１１と配線層とは対向して（重畳して）配置されている。但し、グリッドメタル層２１１は、信号線２２０とは非対向の領域に（重畳せずに）設けられることが望ましい。特にＦＰＤ（フラットパネルディスプレイ）用途では、グリッドメタル層２１１と信号線２２０との間の容量性カップリングが増えると、いわゆるジョンソンノイズが増加するため、グリッドメタル層２１１と信号線２２０とは非重畳であることが望ましい。

［作用、効果］
本実施の形態の撮像装置１では、撮像光Ｌinが撮像部１１へ入射すると、各画素２０内の光電変換素子２１において、この撮像光Ｌinが信号電荷に変換（光電変換）される。このとき、蓄積ノードＮでは、光電変換により発生した信号電荷の蓄積によって、ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をＣｓ、発生した信号電荷をｑとすると、蓄積ノードＮでは（ｑ／Ｃｓ）の分だけ電圧が変化（ここでは低下）する。このような電圧変化に応じて、トランジスタ２２のドレインには信号電荷に対応した電圧が印加される。そして、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、蓄積ノードＮに蓄積された信号電荷（トランジスタ２２のドレインに印加された上記信号電荷に対応した電圧）が画素２０から信号線Ｌsigへ読み出される。

更に、グリッドメタル層２１１ｃは、上記のように光電変換素子２１の周辺領域で、かつ光電変換素子２１のｎ型半導体層２１７よりも上層（保護層２１９上）に設けられている。これにより、例えば保護層２１９側から撮像光Ｌinを入射させる場合に、よりクロストークを軽減し易い。

＜変形例３＞
図１３は、本開示の変形例３に係る画素の要部平面構成を表したものである。図１４は、図１３のＡ−Ａ’線における断面構成を表したものである。尚、図１４では、グリッドメタル層２１１の各辺と、信号線２２０および読み出し制御線２１３Ａとを並行するように図示しているが、実際には、グリッドメタル層２１１と配線層とは対向して（重畳して）配置されている。本変形例のように、上記第１の実施の形態のグリッドメタル層２１１と、上記第２の実施の形態のグリッドメタル層２１１ｃとを組み合わせて用いてもよい。グリッドメタル層２１１は、ＧＮＤ線２１４Ｂに接続され、ｐ型半導体層２１５Ｂと同じグランド電位に保持されている。一方、グリッドメタル層２１１ｃは、図示しないコンタクト部を介してＧＮＤ線に接続されていてもよいし、上述したような信号線２２０および読み出し制御線２１３Ａに印加される電圧パルスに応じた所定の電位に保持されていてもよい。

但し、本変形例では、画素２０Ｂにおいて、１つの光電変換素子２１と共に２つのトランジスタ２２Ａ，２２Ｂを有している。これら２つのトランジスタ２２Ａ，２２Ｂは、互いに直列に接続されている（一方のソースまたはドレインと他方のソースまたはドレインとが電気的に接続されている。また、各トランジスタ２２Ａ，２２Ｂにおけるゲートは読み出し制御線Ｌreadに接続されている。

このように、画素２０Ｂ内に直列接続された２つのトランジスタ２２Ａ，２２Ｂを設けた構成としてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。

画素２０Ｃ，２０Ｄではそれぞれ、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが例えば信号線Ｌsigに接続され、ドレインが、例えばソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは例えば電源ＶＤＤに接続され、ゲートは、例えば蓄積ノードＮを介して、光電変換素子２１のカソード（図１７の例）またはアノード（図１８の例）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。トランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースには例えばリセット電圧Ｖrstが印加される。図１７の変形例４−３では、光電変換素子２１のアノードがグランドに接続（接地）され、図１８の変形例４−４では、光電変換素子２１のカソードが電源に接続されている。