JP2015037155A5

JP2015037155A5 -

Info

Publication number: JP2015037155A5
Application number: JP2013168931A
Authority: JP
Filing date: 2013-08-15
Publication date: 2016-04-07
Anticipated expiration: 2033-08-15

Description

＜１．実施の形態＞
（撮像素子１０の構成）
図１は、本技術の一実施の形態に係る撮像素子（撮像素子１０）の断面構成を表したものである。撮像素子１０は、例えばＣＣＤイメージセンサまたはＣＭＯＳイメージセンサ等の撮像装置（例えば、撮像装置１）において１つの画素（例えば、画素Ｐ）を構成するものである（いずれも、図７参照）。この撮像素子１０は裏面照射型であり、半導体基板１１の光入射面側に集光部２０および光電変換部１２が、光入射面とは反対側の面（面Ｓ２）に多層配線層３１を設けた構成を有する。

半導体基板１１の表面（面Ｓ２）近傍には光電変換部１２で発生した信号電荷を、例えば垂直信号線Ｌsig（図７参照）に転送する転送トランジスタが配置されている。転送トランジスタのゲート電極は、例えば多層配線層３１に含まれている。信号電荷は、光電変換によって生じる電子および正孔のどちらであってもよいが、ここでは電子を信号電荷として読み出す場合を例に挙げて説明する。

半導体基板１１の面Ｓ２近傍には上記転送トランジスタと共に、例えばリセットトランジスタ、増幅トランジスタおよび選択トランジスタ等が設けられている。このようなトランジスタは例えばＭＯＳＥＦＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、各画素Ｐ毎に回路を構成する。各回路は、例えば転送トランジスタ、リセットトランジスタおよび増幅トランジスタを含む３トランジスタ構成であってもよく、あるいはこれに選択トランジスタが加わった４トランジスタ構成であってもよい。転送トランジスタ以外のトランジスタは、画素間で共有することも可能である。

（製造方法）
まず、各種トランジスタおよび周辺回路を備えた半導体基板１１を形成する。半導体基板１１は例えばＳｉ基板を用い、このＳｉ基板の表面（面Ｓ２）近傍に転送トランジスタＴ１等のトランジスタおよびロジック回路等の周辺回路を設ける。次いで、Ｓｉ基板の表面（面Ｓ２）側へのイオン注入により不純物半導体領域を形成する。具体的には、各画素Ｐに対応する位置にｎ型半導体領域を、各画素間にｐ型半導体領域を形成する。続いて、半導体基板１１の面Ｓ２上に多層配線層３１を形成する。多層配線層３１には層間絶縁膜３１Ｂを介して複数の配線３１Ａを設けたのち、この多層配線層３１に支持基板３２を貼りつける。

撮像素子１０では、半導体基板１１に所定の電位ＶＬ（＞０Ｖ）が、電極１３には例えば電位ＶＬよりも低い電位ＶＵ（＜ＶＬ）がそれぞれ印加される。従って、電荷蓄積状態（リセットトランジスタ（図示せず）および転送トランジスタのオフ状態）では、光電変換部１２で発生した電子−正孔対のうち、電子が相対的に高電位となっている半導体基板１１のｎ型半導体領域（下部電極）に導かれる。このｎ型半導体領域から電子Ｅｇが取り出され、伝送経路を介して蓄電層（図示せず）に蓄積される。電子Ｅｇが蓄積されると、蓄電層と導通したｎ型半導体領域の電位ＶＬが変動する。この電位ＶＬの変化量が信号電位に相当する。

読み出し動作の際には、転送トランジスタがオン状態となり、蓄電層に蓄積された電子Ｅｇがフローティングディフュージョン（ＦＤ、図示せず）に転送される。これにより、光Ｌの受光量に基づく信号が、例えば画素トランジスタ（図示せず）を通じて垂直信号線Ｌsigに読み出される。その後、リセットトランジスタおよび転送トランジスタがオン状態となり、ｎ型半導体領域とＦＤとが例えば電源電圧ＶＤＤにリセットされる。

これに対して、本実施の形態の撮像素子１０では、カルコパイライト系化合物によって形成された光電変換部１２の光入射面側に、光電変換部１２の光入射面とは反対側の面を構成する第１領域１２Ａよりも禁制帯幅の広い第２領域１２Ｂを形成するようにした。これにより、光電変換部１２の受光面（面Ｓ１）近傍における光の吸収が抑制される。即ち、短波長の吸収が結晶欠陥およびダングリングボンドの少ない深い位置で行われるようになる。

画素部１ａは、例えば行列状に２次元配置された複数の単位画素Ｐ（撮像素子１０，１０Ａ，１０Ｂ，１０Ｃに相当）を有している。この単位画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものであり、その一端は行走査部１３１の各行に対応した出力端に接続されている。

Claims

半導体基板上にカルコパイライト系化合物を含む光電変換部を備え、
前記光電変換部は、光入射面側が相対的に広い禁制帯幅を有する
撮像素子。
前記光電変換部は、第１領域と、前記第１領域よりも禁制帯幅が広く、光入射面側に設けられた第２領域とを有する、請求項１に記載の撮像素子。
前記光電変換部の禁制帯幅は、光入射面側が広くなるように段階的に変化する、請求項１または２に記載の撮像素子。
前記光電変換部の禁制帯幅は、光入射面側が広くなるように連続的に変化する、請求項１または２に記載の撮像素子。
前記光電変換部上に固定電荷膜を有する、請求項１乃至４のうちのいずれか１つに記載の撮像素子。
前記光電変換部上に絶縁膜および導電膜をこの順に有する、請求項１乃至４のうちのいずれか１つに記載の撮像素子。
前記光電変換部上に導電膜を有する、請求項１乃至４のうちのいずれか１つに記載の撮像素子。
前記半導体基板はｎ型半導体によって構成されている、請求項１乃至７のうちのいずれか１つに記載の撮像素子。
撮像素子を含み、
前記撮像素子は、
半導体基板上にカルコパイライト系化合物を含む光電変換部を備え、
前記光電変換部は、光入射面側が相対的に広い禁制帯幅を有する
撮像装置。