JP2013165104A - 半導体受光素子 - Google Patents
半導体受光素子 Download PDFInfo
- Publication number
- JP2013165104A JP2013165104A JP2012026150A JP2012026150A JP2013165104A JP 2013165104 A JP2013165104 A JP 2013165104A JP 2012026150 A JP2012026150 A JP 2012026150A JP 2012026150 A JP2012026150 A JP 2012026150A JP 2013165104 A JP2013165104 A JP 2013165104A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- inp substrate
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000031700 light absorption Effects 0.000 claims abstract description 46
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 21
- 230000005684 electric field Effects 0.000 claims description 12
- 230000035945 sensitivity Effects 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 42
- 230000001681 protective effect Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】温度依存性が小さく、原子層レベルでの膜厚制御等が不要であり、高感度な半導体受光素子を得る。
【解決手段】ｎ型ＩｎＰ基板１上に、少なくとも光吸収層４を有する半導体積層構造２が設けられている。光吸収層４は、ｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層からなる。ＩｎＧａＡｓＢｉのバンドギャップは小さいため、高い受光感度が得られる。また、ＩｎＧａＡｓＢｉのバンドギャップは温度変化に対し一定のため、受光感度の温度依存性が小さくなる。また、光吸収層４はｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層からなるため、原子層レベルでの膜厚制御等が不要である。
【選択図】図１
【解決手段】ｎ型ＩｎＰ基板１上に、少なくとも光吸収層４を有する半導体積層構造２が設けられている。光吸収層４は、ｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層からなる。ＩｎＧａＡｓＢｉのバンドギャップは小さいため、高い受光感度が得られる。また、ＩｎＧａＡｓＢｉのバンドギャップは温度変化に対し一定のため、受光感度の温度依存性が小さくなる。また、光吸収層４はｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層からなるため、原子層レベルでの膜厚制御等が不要である。
【選択図】図１
Description
本発明は、温度依存性が小さく、原子層レベルでの膜厚制御等が不要であり、高感度な半導体受光素子に関する。
半導体受光素子において、広帯域化には光吸収層の膜厚を薄くする必要がある。しかし、光吸収層の膜厚が薄いと（例えばＩｎＧａＡｓ、膜厚０．５μｍ〜２μｍ）、十分な受光感度が得られない。また、低温では光吸収層のバンドギャップが大きくなるため、更に感度が低下する。
Ｂｉを含むＩＩＩ−Ｖ族の半導体混晶はＢｉの量とともにバンドギャップの温度変化が小さくなり、特にＩｎＧａＡｓＢｉは温度変化に対しバンドギャップ（０．６〜１．５eＶ）が一定となることが報告されている（例えば、特許文献１参照）。ＩｎＧａＡｓＢｉを活性層以外で用いて温度特性の向上を図った半導体レーザも報告されている（例えば、特許文献２，３参照）。
活性層が２種類のＩＩＩ−Ｖ族半導体又はその混晶の薄膜を構成単位とした短周期超格子からなり、その薄膜のうち格子定数の最も大きいものがＢｉを含む半導体光素子が報告されている（例えば、特許文献４参照）。例えば、ＩｎＡｓとＧａＡｓのうち格子乗数の大きいＩｎＡｓの方にＢｉを含んだ（ＩｎＡｓＢｉ)m（ＧａＡｓ)nの短周期超格子を活性層に用いている。
短周期超格子は原子層単位の非常に薄い２種類の層からなり、２種類の層は交互に積層されている。２種類の層は、ＩｎＰ基板と格子不整合率が大きい層（ＩｎＰ基板とＩｎＡｓＢｉ、ＩｎＰ基板とＧａＡｓの格子不整合率は３％以上）を含み、短周期超格子にした際にＩｎＰ基板と格子整合するようにそれぞれ最適な膜厚に設計されている。短周期超格子は、原子層レベルで膜厚を制御しなければ、結晶欠陥が発生し、暗電流の増大及び信頼性の悪化を引き起こすという問題がある。
また、特許文献４の半導体レーザでは、（ＩｎＡｓＢｉ)1（ＧａＡｓ)1×２０周期の短周期超格子の膜厚が０.１μｍ以下程度と薄い。この短周期超格子を受光素子の光吸収層に適用する場合、膜厚が薄いため十分な受光感度が得られない。十分な感度を得るには、例えば膜厚０．５〜２μｍの短周期超格子を形成する必要がある。しかし、原子層レベルで膜厚を制御して安定な組成で０．５〜２μｍ程度に厚く短周期超格子を結晶成長することは困難である。
本発明は、上述のような課題を解決するためになされたもので、その目的は温度依存性が小さく、原子層レベルでの膜厚制御等が不要であり、高感度な半導体受光素子を得るものである。
本発明に係る半導体受光素子は、ＩｎＰ基板と、前記ＩｎＰ基板上に設けられ、少なくとも光吸収層を有する半導体積層構造とを備え、前記光吸収層は、前記ＩｎＰ基板に格子整合したＩｎＧａＡｓＢｉ層を有することを特徴とする。
本発明により、温度依存性が小さく、原子層レベルでの膜厚制御等が不要であり、高感度な半導体受光素子を得ることができる。
本発明の実施の形態に係る半導体受光素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は本発明の実施の形態１に係る半導体受光素子を示す断面図であり、図２はその斜視図である。キャリア濃度が約５×１０１８ｃｍ−３のｎ型ＩｎＰ基板１上に半導体積層構造２が設けられている。半導体積層構造２は、ｎ型ＩｎＰ基板１上に順に積層されたｎ型ＩｎＰ層３、膜厚０．５〜２μｍでｎ型ＩｎＰ基板１に格子整合したｉ型ＩｎＧａＡｓＢｉからなる光吸収層４、及び膜厚約２μｍのｉ型ＩｎＰ層５、及び膜厚０．１〜０．５μｍで幅２〜１０μｍのリング状のｉ型ＩｎＧａＡｓコンタクト層６を有する。キャリア濃度が１×１０１９〜１×１０２０ｃｍ−３であるｐ型導電領域７がｉ型ＩｎＰ層５の一部に設けられている。なお、本明細書で格子整合とは、格子不整合率が０．５％以下であることを意味するものとする。
図１は本発明の実施の形態１に係る半導体受光素子を示す断面図であり、図２はその斜視図である。キャリア濃度が約５×１０１８ｃｍ−３のｎ型ＩｎＰ基板１上に半導体積層構造２が設けられている。半導体積層構造２は、ｎ型ＩｎＰ基板１上に順に積層されたｎ型ＩｎＰ層３、膜厚０．５〜２μｍでｎ型ＩｎＰ基板１に格子整合したｉ型ＩｎＧａＡｓＢｉからなる光吸収層４、及び膜厚約２μｍのｉ型ＩｎＰ層５、及び膜厚０．１〜０．５μｍで幅２〜１０μｍのリング状のｉ型ＩｎＧａＡｓコンタクト層６を有する。キャリア濃度が１×１０１９〜１×１０２０ｃｍ−３であるｐ型導電領域７がｉ型ＩｎＰ層５の一部に設けられている。なお、本明細書で格子整合とは、格子不整合率が０．５％以下であることを意味するものとする。
ＳｉＮからなる表面保護膜８がｉ型ＩｎＰ層５上に設けられている。表面保護膜８の膜厚は入射光の波長の１／４である。表面保護膜８は反射防止膜としても機能する。Ｔｉ／Ａｕ等からなるｐ側電極９がｉ型ＩｎＧａＡｓコンタクト層６を介してｐ型導電領域７に電気的に接続されている。ＡｕＧｅ／Ａｕからなるｎ側電極１０がｎ型ＩｎＰ基板１の下面に接続されている。なお、ｉ型ＩｎＧａＡｓコンタクト層６を省略してｐ型導電領域７とｐ側電極９を直接接続させてもよい。
ここで、入射光の波長は例えば光通信波長帯である１．５５μｍである。入射光はｎ型ＩｎＰ基板１の反対側から入射する構成（以下表面入射という）をとるため、ｉ型ＩｎＰ層５のバンドギャップエネルギーは光吸収層４よりも大きい。
続いて、本実施の形態に係る半導体受光素子の製造方法を簡単に説明する。まず、ｎ型ＩｎＰ基板１上に、ＭＯＣＶＤ（Metal organic chemical vapor deposition）法等を用いて、ｎ型ＩｎＰ層３、光吸収層４、ｉ型ＩｎＰ層５、及びｉ型ＩｎＧａＡｓコンタクト層６を順にエピタキシャル成長させる。
次に、表面側からＺｎをｉ型ＩｎＰ層５の一部に光吸収層４に達するまで拡散させて、ｐ型導電領域７を形成する。この拡散方法はマスク等を用いた気相拡散や熱拡散等である。例えば、熱拡散を行う場合には、ＳｉＮ膜（図示せず）等を成膜し、このＳｉＮ膜のｐ型導電領域７を形成する領域に開口部を形成し、この開口部上の領域を含むＳｉＮ膜上にＺｎＯ膜（図示せず）等を形成し、ＳｉＮ膜をマスクとして所定時間の熱処理を行う。なお、Ｚｎの代わりにＣｄやＢｅ等の不純物を用いてもよい。その後、ＳｉＮ膜やＺｎＯ膜等を除去する。次に、ｉ型ＩｎＧａＡｓコンタクト層６の中央部と外部をエッチング除去してリング状にパターニングする。
次に、プラズマＣＶＤ法等によりｉ型ＩｎＰ層５の表面に表面保護膜８を形成する。フォトリソグラフィ技術とフッ酸等を用いたエッチングとを組み合わせて、後にｐ側電極９を形成する領域において表面保護膜８に開口部を形成する。表面保護膜８上にフォトレジスト膜（図示せず）を形成し、表面保護膜８の開口部に合わせてフォトレジストに開口部を形成する。その後、電子ビーム（ＥＢ）蒸着によりＴｉ／Ａｕ膜を形成し、この膜の不要部分をフォトレジスト膜と共にリフトオフしてｐ側電極９を形成する。この際に、表面保護膜８上に、ｐ側電極９に接続されたボンディングパッドを同時に形成する（図示せず）。その後、ｎ型ＩｎＰ基板１の下面を研磨し、ｎ型ＩｎＰ基板１の下面にｎ側電極１０を形成する。以上の工程により本実施の形態に係る半導体受光素子が製造される。
続いて、本実施の形態に係る半導体受光素子の基本動作を説明する。外部からｎ側電極１０がプラス、ｐ側電極９がマイナスとなる逆バイアスが加えられる。その状態でｐ型導電領域７とｎ型ＩｎＰ基板１からなるｐｎ接合により、光吸収層４に空乏層１１が形成される。半導体受光素子の上方から入射された入射光は、表面保護膜８とｐ型導電領域７を透過して光吸収層４の空乏層１１で吸収され、電子とホールが発生する。この電子とホールは電界に引かれてそれぞれｎ型ＩｎＰ基板１とｐ型導電領域７に向かって流れる。これにより発生した光電流がｐ側電極９及びｎ側電極１０から信号電流として取り出される。
次に、本実施の形態の効果を比較例と比較して説明する。比較例では光吸収層の材料がｉ型ＩｎＧａＡｓである。この光吸収層のバンドギャップは０．７５eＶ程度であり、膜厚が薄い（膜厚０．５〜２μｍ）と十分な受光感度が得られない。また、温度を変化させるとバンドギャップが変わるため、低温で受光感度が低下する。
一方、本実施の形態の光吸収層４のＩｎＧａＡｓＢｉのバンドギャップはＩｎＧａＡｓより小さくできるため、比較例よりも高い受光感度が得られる。例えば、光吸収層がＩｎ０．４８Ｇａ０．５２Ａｓ０．９８９Ｂｉ０．０１１の場合、バンドギャップを０．６９ｅＶにできる。また、ＩｎＧａＡｓＢｉのバンドギャップは温度変化に対し一定のため、低温での受光感度の低下を抑えることができる。また、光吸収層４は単層のＩｎＧａＡｓＢｉ層からなるため、原子層レベルでの膜厚制御等が不要である。また、光吸収層４がｎ型ＩｎＰ基板１と格子整合しているので、結晶欠陥の発生が抑制され、暗電流の増大及び信頼性の悪化を防ぐことができる。
なお、ｉ型ＩｎＰ層５は、光吸収層のバンドギャップより大きければよく、ＩｎＰに限らず、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、ＩｎＡｌＡｓでもよい。また、１層に限らずこれらの材料を組み合わせて多層にしてもよい。
実施の形態２．
図３は、本発明の実施の形態２に係る半導体受光素子を示す断面図である。実施の形態１のｉ型ＩｎＰ層５及びｐ型導電領域７の代わりに、ｐ型ＩｎＰ層１２を設けている。これにより、実施の形態１よりも製造プロセスが簡単になる。ただし、暗電流や信頼性の観点からは実施の形態１の方がよい。
図３は、本発明の実施の形態２に係る半導体受光素子を示す断面図である。実施の形態１のｉ型ＩｎＰ層５及びｐ型導電領域７の代わりに、ｐ型ＩｎＰ層１２を設けている。これにより、実施の形態１よりも製造プロセスが簡単になる。ただし、暗電流や信頼性の観点からは実施の形態１の方がよい。
実施の形態３．
図４は、本発明の実施の形態３に係る半導体受光素子を示す断面図である。この半導体受光素子は、実施の形態１の構成に、ｎ型ＩｎＰ基板１と光吸収層４の間に積層されたアバランシェ増倍層１３及び電界緩和層１４を追加したアバランシェフォトダイオードである。
図４は、本発明の実施の形態３に係る半導体受光素子を示す断面図である。この半導体受光素子は、実施の形態１の構成に、ｎ型ＩｎＰ基板１と光吸収層４の間に積層されたアバランシェ増倍層１３及び電界緩和層１４を追加したアバランシェフォトダイオードである。
アバランシェ増倍層１３は、膜厚０．１５〜０．４μｍのｉ型ＡｌＩｎＡｓからなる。電界緩和層１４は、膜厚０．０３〜０．０６μｍでキャリア濃度０．５〜１×１０１８ｃｍ−３のｐ型ＩｎＰからなる。アバランシェ増倍層１３は光吸収層４で生成したキャリアを増倍する。電界緩和層１４は、アバランシェ増倍層１３から光吸収層４への電界強度を緩和させる。
半導体受光素子に印加された逆バイアス電圧が充分に高い場合、アバランシェ増倍層１３において電子がイオン化して新たな電子−ホール対が発生する。この新たに発生した電子とホールが更なるイオン化を引き起こして、電子とホールが雪崩的に増倍する（アバランシェ増倍）。これにより、受光感度を上昇させることができる。
ここで、アバランシェ増倍層１３が、ｎ型ＩｎＰ基板１に格子整合するＡｌＩｎＡｓＢｉ層からなることが好ましい。ＡｌＩｎＡｓＢｉ層のバンドギャップは温度変化に対し一定のため、ＡｌＩｎＡｓと比べてブレークダウン電圧の温度依存性を小さくできる。
なお、本実施の形態では電界緩和層１４をｐ型ＩｎＰとしたが、ｐ型ＡｌＩｎＡｓとしてもよい。状況により電界緩和層１４を省略することもできる。また、アバランシェ増倍層１３がＡｌＩｎＡｓＢｉの場合に、光吸収層４をＩｎＧａＡｓにしてもよい。
実施の形態４．
図５は、本発明の実施の形態４に係る半導体受光素子を示す断面図である。実施の形態３のｉ型ＩｎＰ層５及びｐ型導電領域７の代わりに、ｐ型ＩｎＰ層１２を設けている。これにより、実施の形態３よりも製造プロセスが簡単になる。ただし、暗電流や信頼性の観点からは実施の形態３の方がよい。
図５は、本発明の実施の形態４に係る半導体受光素子を示す断面図である。実施の形態３のｉ型ＩｎＰ層５及びｐ型導電領域７の代わりに、ｐ型ＩｎＰ層１２を設けている。これにより、実施の形態３よりも製造プロセスが簡単になる。ただし、暗電流や信頼性の観点からは実施の形態３の方がよい。
実施の形態５．
図６は、本発明の実施の形態５に係る半導体受光素子を示す断面図である。実施の形態３の構成に加えて、ｎ型ＩｎＰ基板１と光吸収層４の間に多層反射膜１５が設けられている。半導体受光素子に入射された入射光のうちの、光吸収層４で吸収されずに透過した光が多層反射膜１５で反射されて、再びＩｎＧａＡｓ光吸収層４に戻ってきて吸収される。この結果、受光感度が改善する。
図６は、本発明の実施の形態５に係る半導体受光素子を示す断面図である。実施の形態３の構成に加えて、ｎ型ＩｎＰ基板１と光吸収層４の間に多層反射膜１５が設けられている。半導体受光素子に入射された入射光のうちの、光吸収層４で吸収されずに透過した光が多層反射膜１５で反射されて、再びＩｎＧａＡｓ光吸収層４に戻ってきて吸収される。この結果、受光感度が改善する。
実施の形態６．
図７は、本発明の実施の形態６に係る半導体受光素子を示す断面図である。実施の形態５のｉ型ＩｎＰ層５及びｐ型導電領域７の代わりに、ｐ型ＩｎＰ層１２を設けている。これにより、実施の形態５よりも製造プロセスが簡単になる。ただし、暗電流や信頼性の観点からは実施の形態５の方がよい。
図７は、本発明の実施の形態６に係る半導体受光素子を示す断面図である。実施の形態５のｉ型ＩｎＰ層５及びｐ型導電領域７の代わりに、ｐ型ＩｎＰ層１２を設けている。これにより、実施の形態５よりも製造プロセスが簡単になる。ただし、暗電流や信頼性の観点からは実施の形態５の方がよい。
実施の形態７．
図８は、本発明の実施の形態７に係る半導体受光素子を示す断面図である。実施の形態５の構成に加えて、ｐ型導電領域７及びその周りのｉ型ＩｎＰ層５の一部の周囲を囲うように半導体積層構造２に溝１６が形成されている。溝１６は、少なくとも光吸収層４、電界緩和層１４、及びアバランシェ増倍層１３に設けられ、溝１６内においてそれらの層の側面が形成されている。これにより、低暗電流、かつ長期信頼性の高いアバランシェ半導体受光素子を得ることができる。
図８は、本発明の実施の形態７に係る半導体受光素子を示す断面図である。実施の形態５の構成に加えて、ｐ型導電領域７及びその周りのｉ型ＩｎＰ層５の一部の周囲を囲うように半導体積層構造２に溝１６が形成されている。溝１６は、少なくとも光吸収層４、電界緩和層１４、及びアバランシェ増倍層１３に設けられ、溝１６内においてそれらの層の側面が形成されている。これにより、低暗電流、かつ長期信頼性の高いアバランシェ半導体受光素子を得ることができる。
実施の形態８．
図９は、本発明の実施の形態８に係る半導体受光素子を示す断面図であり、図１０はその斜視図である。
図９は、本発明の実施の形態８に係る半導体受光素子を示す断面図であり、図１０はその斜視図である。
半絶縁性Ｆｅ−ＩｎＰ基板１７上に半導体積層構造２が設けられている。半導体積層構造２は、ｎ型ＩｎＰ基板１上に順に積層されたｎ型ＩｎＰ層３、ＡｌＩｎＡｓＢｉからなるアバランシェ増倍層１３、膜厚０．０３〜０．０６μｍでキャリア濃度０．５〜１×１０１８ｃｍ−３のｐ型ＩｎＰ電界緩和層１４、膜厚０．５〜２μｍのｉ型ＩｎＧａＡｓＢｉからなる光吸収層４、及び膜厚約２μｍのｉ型ＩｎＰ層５、及び膜厚０．１〜０．５μｍで幅２〜１０μｍのリング状のｉ型ＩｎＧａＡｓコンタクト層６を有する。キャリア濃度が１×１０１９〜１×１０２０ｃｍ−３であるｐ型導電領域７がｉ型ＩｎＰ層５の一部に設けられている。
ｐ型導電領域７及びその周りのｉ型ＩｎＰ層５の一部の周囲を囲うように半導体積層構造２に溝１６が形成されている。ＳｉＮからなる表面保護膜８がｉ型ＩｎＰ層５上及び半絶縁性Ｆｅ−ＩｎＰ基板１７の下面に設けられている。Ｔｉ／Ａｕ等からなるｐ側電極９がｉ型ＩｎＧａＡｓコンタクト層６を介してｐ型導電領域７に電気的に接続されている。ＡｕＧｅ／Ａｕからなるｎ側電極１０が溝１６を通ってｎ型ＩｎＰ層３に接続されている。
入射光が半絶縁性Ｆｅ−ＩｎＰ基板１７の裏面から入射され、光吸収層４で吸収されずに透過した光がｐ側電極９で反射されて、再びＩｎＧａＡｓ光吸収層４に戻ってきて吸収される。
本実施の形態のように入射光を半絶縁性Ｆｅ−ＩｎＰ基板１７の裏面から入射するアバランシェ半導体受光素子にも本発明を適用することができ、他の実施の形態と同様の効果を得ることができる。
実施の形態９．
図１１は本発明の実施の形態９に係る半導体受光素子を示す断面図である。図１２は図１１の素子の光吸収層を示す断面図である。実施の形態７との相違点として、光吸収層１８は、ｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層１９と、ｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓ層２０とを交互に積層した多層構造である。光吸収層１８がｎ型ＩｎＰ基板１と格子整合しているので、結晶欠陥の発生が抑制され、暗電流の増大及び信頼性の悪化を防ぐことができる。
図１１は本発明の実施の形態９に係る半導体受光素子を示す断面図である。図１２は図１１の素子の光吸収層を示す断面図である。実施の形態７との相違点として、光吸収層１８は、ｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層１９と、ｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓ層２０とを交互に積層した多層構造である。光吸収層１８がｎ型ＩｎＰ基板１と格子整合しているので、結晶欠陥の発生が抑制され、暗電流の増大及び信頼性の悪化を防ぐことができる。
具体的には、膜厚７０ｎｍのＩｎＧａＡｓＢｉ層１９と膜厚３０ｎｍのＩｎＧａＡｓ層２０を交互に８ペア積層し、始めと最後の層をＩｎＧａＡｓとしている。ただし、これらの層の膜厚やペア数はこの例に限られるものではなく、必要な感度及び帯域に応じて適宜設定することができる。
このようにｎ型ＩｎＰ基板１に格子整合したＩｎＧａＡｓＢｉ層１９とＩｎＧａＡｓ層２０の多層構造は、原子層レベルでの膜厚制御等が不要であり、暗電流の増大や信頼性の悪化などの懸念がない。
また、ＩｎＧａＡｓとＩｎＧａＡｓＢｉの多層構造にすることで、ＩｎＧａＡｓと比べて成長が難しいＩｎＧａＡｓＢｉの結晶性を改善することができる。この結果、エピタキシャル成長時の表面荒れを緩和することができる。
実施の形態１０．
図１３は、本発明の実施の形態１０に係る半導体受光素子を示す斜視図である。本実施の形態では実施の形態１の半導体受光素子をアレイにしている。これに限らず実施の形態２〜９の半導体受光素子をアレイにしてもよい。
図１３は、本発明の実施の形態１０に係る半導体受光素子を示す斜視図である。本実施の形態では実施の形態１の半導体受光素子をアレイにしている。これに限らず実施の形態２〜９の半導体受光素子をアレイにしてもよい。
１ ｎ型ＩｎＰ基板（ＩｎＰ基板）
２ 半導体積層構造
４，１８ 光吸収層
５ ｉ型ＩｎＰ層（半導体層）
７ ｐ型導電領域（導電領域）
１３ アバランシェ増倍層
１４ 電界緩和層
１５ 多層反射膜
１６ 溝
１７ 半絶縁性Ｆｅ−ＩｎＰ基板（ＩｎＰ基板）
１９ ＩｎＧａＡｓＢｉ層
２０ ＩｎＧａＡｓ層
２ 半導体積層構造
４，１８ 光吸収層
５ ｉ型ＩｎＰ層（半導体層）
７ ｐ型導電領域（導電領域）
１３ アバランシェ増倍層
１４ 電界緩和層
１５ 多層反射膜
１６ 溝
１７ 半絶縁性Ｆｅ−ＩｎＰ基板（ＩｎＰ基板）
１９ ＩｎＧａＡｓＢｉ層
２０ ＩｎＧａＡｓ層
Claims (10)
- ＩｎＰ基板と、
前記ＩｎＰ基板上に設けられ、少なくとも光吸収層を有する半導体積層構造とを備え、
前記光吸収層は、前記ＩｎＰ基板に格子整合したＩｎＧａＡｓＢｉ層を有することを特徴とする半導体受光素子。 - 前記光吸収層は、単層の前記ＩｎＧａＡｓＢｉ層からなることを特徴とする請求項１に記載の半導体受光素子。
- 前記光吸収層は、前記ＩｎＧａＡｓＢｉ層と、前記ＩｎＰ基板に格子整合したＩｎＧａＡｓ層とを交互に積層した多層構造であることを特徴とする請求項１に記載の半導体受光素子。
- 前記半導体積層構造は、前記ＩｎＰ基板と前記光吸収層の間に積層されたアバランシェ増倍層及び電界緩和層を更に有することを特徴とする請求項１〜３の何れか１項に記載の半導体受光素子。
- 前記アバランシェ増倍層は、前記ＩｎＰ基板に格子整合するＡｌＩｎＡｓＢｉ層からなることを特徴とする請求項４に記載の半導体受光素子。
- 前記ＩｎＧａＡｓＢｉ層のバンドギャップは０．７ｅＶ以下であることを特徴とする請求項１〜５の何れか１項に記載の半導体受光素子。
- ＩｎＰ基板と、
前記ＩｎＰ基板上に設けられた半導体積層構造とを備え、
前記半導体積層構造は、前記ＩｎＰ基板上に順に積層されたアバランシェ増倍層、電界緩和層、及び光吸収層を有し、
前記アバランシェ増倍層は、前記ＩｎＰ基板に格子整合するＡｌＩｎＡｓＢｉ層からなることを特徴とする半導体受光素子。 - 前記半導体積層構造は、
前記光吸収層上に設けられ、前記光吸収層よりバンドギャップの大きい半導体層と、
前記半導体層の一部に設けられた導電領域とを更に有することを特徴とする請求項１〜７の何れか１項に記載の半導体受光素子。 - 前記導電領域の周囲を囲うように前記半導体積層構造に溝が形成されていることを特徴とする請求項８に記載の半導体受光素子。
- 前記半導体積層構造は、前記ＩｎＰ基板と前記光吸収層の間に多層反射膜を有することを特徴とする請求項１〜９の何れか１項に記載の半導体受光素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012026150A JP5857774B2 (ja) | 2012-02-09 | 2012-02-09 | 半導体受光素子 |
| US13/596,561 US8659053B2 (en) | 2012-02-09 | 2012-08-28 | Semiconductor light detecting element |
| CN201310050035.1A CN103247708B (zh) | 2012-02-09 | 2013-02-08 | 半导体感光元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012026150A JP5857774B2 (ja) | 2012-02-09 | 2012-02-09 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013165104A true JP2013165104A (ja) | 2013-08-22 |
| JP5857774B2 JP5857774B2 (ja) | 2016-02-10 |
Family
ID=48927068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012026150A Active JP5857774B2 (ja) | 2012-02-09 | 2012-02-09 | 半導体受光素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8659053B2 (ja) |
| JP (1) | JP5857774B2 (ja) |
| CN (1) | CN103247708B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019111295A1 (ja) * | 2017-12-04 | 2019-06-13 | 三菱電機株式会社 | 電界吸収型変調器、光半導体装置及び光モジュール |
| JP7471550B1 (ja) | 2023-10-12 | 2024-04-19 | 三菱電機株式会社 | 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置 |
| JP7511793B1 (ja) | 2023-11-13 | 2024-07-05 | 三菱電機株式会社 | 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9548414B2 (en) | 2013-12-03 | 2017-01-17 | Arizona Board Of Regents On Behalf Of Arizona State University | Optical device based on bismuth-containing III-V compound multilayer semiconductors |
| WO2015167524A1 (en) * | 2014-04-30 | 2015-11-05 | Hewlett-Packard Development Company, L.P. | Mirrors including reflective and second layers disposed on photodetectors |
| CN105575773A (zh) * | 2015-12-30 | 2016-05-11 | 中国科学院上海微系统与信息技术研究所 | 一种InGaAsBi高迁移率材料的制备方法及结构 |
| KR102611983B1 (ko) * | 2018-10-29 | 2023-12-08 | 삼성전자주식회사 | 배선 회로 테스트 장치 및 방법 |
| US11335826B2 (en) * | 2020-06-30 | 2022-05-17 | Epistar Corporation | Semiconductor photo-detecting device |
| CN112599623B (zh) * | 2021-03-03 | 2021-07-06 | 中山德华芯片技术有限公司 | 一种柔性二极管芯片及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168238A (ja) * | 1997-08-13 | 1999-03-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子とその製造方法 |
| JP2006165375A (ja) * | 2004-12-09 | 2006-06-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜構造とその製造方法 |
| WO2006123410A1 (ja) * | 2005-05-18 | 2006-11-23 | Mitsubishi Denki Kabushiki Kaisha | アバランシェフォトダイオード |
| JP2010135360A (ja) * | 2008-12-02 | 2010-06-17 | Mitsubishi Electric Corp | アバランシェフォトダイオード |
| JP2011258809A (ja) * | 2010-06-10 | 2011-12-22 | Mitsubishi Electric Corp | 半導体受光素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651187A (en) * | 1984-03-22 | 1987-03-17 | Nec Corporation | Avalanche photodiode |
| JPH098405A (ja) | 1995-06-16 | 1997-01-10 | Nippon Telegr & Teleph Corp <Ntt> | 半導体混晶 |
| JP2000223787A (ja) | 1999-01-29 | 2000-08-11 | Canon Inc | 半導体レーザー |
| US6501776B1 (en) | 1999-01-29 | 2002-12-31 | Canon Kabushiki Kaisha | Temperature-insensitive semiconductor laser |
| JP4447222B2 (ja) | 2003-01-16 | 2010-04-07 | 富士通株式会社 | 分布帰還型半導体レーザ |
| JP4530143B2 (ja) * | 2004-07-28 | 2010-08-25 | 日本電気株式会社 | 光通信装置と光伝送システムおよび光伝送方法 |
| US8492702B2 (en) * | 2010-02-21 | 2013-07-23 | Technion Research & Development Foundation Limited | Method and system for detecting light having a light absorbing layer with bandgap modifying atoms |
-
2012
- 2012-02-09 JP JP2012026150A patent/JP5857774B2/ja active Active
- 2012-08-28 US US13/596,561 patent/US8659053B2/en active Active
-
2013
- 2013-02-08 CN CN201310050035.1A patent/CN103247708B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168238A (ja) * | 1997-08-13 | 1999-03-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光素子とその製造方法 |
| JP2006165375A (ja) * | 2004-12-09 | 2006-06-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜構造とその製造方法 |
| WO2006123410A1 (ja) * | 2005-05-18 | 2006-11-23 | Mitsubishi Denki Kabushiki Kaisha | アバランシェフォトダイオード |
| JP2010135360A (ja) * | 2008-12-02 | 2010-06-17 | Mitsubishi Electric Corp | アバランシェフォトダイオード |
| JP2011258809A (ja) * | 2010-06-10 | 2011-12-22 | Mitsubishi Electric Corp | 半導体受光素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019111295A1 (ja) * | 2017-12-04 | 2019-06-13 | 三菱電機株式会社 | 電界吸収型変調器、光半導体装置及び光モジュール |
| JPWO2019111295A1 (ja) * | 2017-12-04 | 2020-09-10 | 三菱電機株式会社 | 電界吸収型変調器、光半導体装置及び光モジュール |
| JP7471550B1 (ja) | 2023-10-12 | 2024-04-19 | 三菱電機株式会社 | 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置 |
| JP7511793B1 (ja) | 2023-11-13 | 2024-07-05 | 三菱電機株式会社 | 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103247708A (zh) | 2013-08-14 |
| US8659053B2 (en) | 2014-02-25 |
| JP5857774B2 (ja) | 2016-02-10 |
| US20130207160A1 (en) | 2013-08-15 |
| CN103247708B (zh) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5857774B2 (ja) | 半導体受光素子 | |
| CA2969509C (en) | Avalanche photodiode | |
| US10199525B2 (en) | Light-receiving element and optical integrated circuit | |
| US20100133637A1 (en) | Avalanche photodiode | |
| WO2007086528A1 (ja) | 半導体受光素子 | |
| JPS6016474A (ja) | ヘテロ多重接合型光検出器 | |
| JP2014099467A (ja) | アバランシェフォトダイオードおよびその製造方法 | |
| TW201501279A (zh) | 半導體元件及其製造方法 | |
| JP2013236012A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JP6030416B2 (ja) | アバランシェフォトダイオードおよびその製造方法 | |
| JP2016213362A (ja) | アバランシェフォトダイオード | |
| TW202015249A (zh) | 具有稀釋氮化物層的光電器件 | |
| JP2012054477A (ja) | アバランシ・フォトダイオード | |
| US20110303949A1 (en) | Semiconductor light-receiving element | |
| JP7024918B1 (ja) | アバランシェフォトダイオード | |
| WO2018189898A1 (ja) | 半導体受光素子 | |
| US10079324B2 (en) | Semiconductor light-receiving device | |
| WO2015079763A1 (ja) | 受光素子 | |
| JP4166560B2 (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JP2011171367A (ja) | 半導体受光素子および半導体受光装置 | |
| JP4486603B2 (ja) | 半導体受光素子 | |
| JP7433540B1 (ja) | アバランシェフォトダイオード | |
| JP2024027667A (ja) | 半導体受光素子 | |
| JPH0575160A (ja) | アバランシエホトダイオードおよびその動作方法 | |
| JPH11274545A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5857774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |