JP2013102443A - 省面積及び省電力のスタンダードセル方法 - Google Patents
省面積及び省電力のスタンダードセル方法 Download PDFInfo
- Publication number
- JP2013102443A JP2013102443A JP2012265258A JP2012265258A JP2013102443A JP 2013102443 A JP2013102443 A JP 2013102443A JP 2012265258 A JP2012265258 A JP 2012265258A JP 2012265258 A JP2012265258 A JP 2012265258A JP 2013102443 A JP2013102443 A JP 2013102443A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrated circuit
- circuit
- standard
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000003044 adaptive effect Effects 0.000 claims abstract description 21
- 238000013461 design Methods 0.000 claims description 31
- 238000004458 analytical method Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 7
- 230000002194 synthesizing effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 26
- 238000003786 synthesis reaction Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 230000033228 biological regulation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013515 script Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】主回路217と適応電圧用調整回路を含む半導体集積回路であって、適応電圧調整用回路は、クロック信号を受け取るように構成された整合回路211と、整合回路211の出力を受け取り、また、クロック信号を受け取るように構成された位相検出器213と、電源電圧を増加又は減少させるように構成された電圧レギュレータ215とを含み、主回路217は電圧レギュレータ215から電源電圧を受け取るように構成され、整合回路211は電源電圧を受け取って、電源電圧における増加又は減少に基づいて、信号伝搬における遅延を調整するように構成される。
【選択図】図2
Description
ある実施形態においては、プロセスは、設計を含むチップの製造を更に含む。ある実施形態においては、図1に示すように、配置配線ツールがセルを配置して設計基準を満たすことを想定して、プロセスがその後に戻される(リターン)。配置配線ツールがそのようなことができない場合には、プロセスが、設計を再合成して更に操作を行うための合成ブロックに戻される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]集積回路の電源線の動作特性に影響を及ぼすために使用される速度比較機能を提供する信号パスを含む、前記集積回路の条件を特定し、
自動ツールにより使用されるスローコーナー用の電圧を、標準よりも高いレベルに設定し、
前記高いレベルを使用して、前記自動ツールにより生成される回路設計が、前記集積回路のタイミング条件と適合し得るかどうかを決定すること
を含む集積回路の設計に用いられる方法。
[C2]前記自動ツールに使用されるファストコーナー用の電圧を、標準よりも低いレベルに設定し、
前記低いレベルを使用して、前記自動ツールにより生成される回路設計が、前記集積回路のタイミング条件と適合し得るかどうかを決定すること
を更に含むC1に記載の方法。
[C3]前記低いレベル及び前記高いレベルは、実質的に同じレベルであるC2に記載の方法。
[C4]前記低いレベル及び前記高いレベルが、異なるレベルであるC2に記載の方法。[C5]集積回路の電源線の動作特性に影響を及ぼすために使用される速度比較機能を提供する信号パスを含む、前記集積回路の条件を特定し、
自動ツールにより使用されるファストコーナー用の電圧を、標準よりも低いレベルに設定し、
前記低いレベルを使用して、前記自動ツールにより生成される回路設計が、前記集積回路のタイミング条件と適合し得るかどうかを決定すること
を含む集積回路の設計に用いられる方法。
[C6]動的電圧制御を含む集積回路の条件を特定し、
前記条件をレジスタ転送レベル(RTL)記述に翻訳し、
前記RTL記述を合成することであって、スローコーナーを特徴化するために標準電圧よりも高い電圧を使用することを含むこと
を含む集積回路の設計方法。
[C7]前記RTL記述を合成することが、
ファストコーナーを特徴化するために標準電圧よりも低い電圧を使用することを更に含むC6に記載の方法。
[C8]前記スローコーナーを特徴化するための標準電圧よりも高い電圧と、前記ファストコーナーを特徴化するための標準電圧よりも低い電圧とが、実質的に同一電圧であるC7に記載の方法。
[C9]前記スローコーナーを特徴化するための標準電圧よりも高い電圧と、前記ファストコーナーを特徴化するための標準電圧よりも低い電圧とが、異なる電圧であるC7に記載の方法。
[C10]前記RTL記述を合成することにより提供されるゲートレベル表現に対して配置配線操作を実行し、前記標準電圧よりも高い電圧を用いて、前記配置配線操作により提供された回路表現がタイミング条件に適合するか否かを決定することを更に含むC6に記載の方法。
[C11]前記RTL記述を合成することにより提供されるゲートレベル表現に対して配置配線操作を実行し、前記標準電圧よりも高い電圧及び前記標準電圧よりも低い電圧を用いて、前記配置配線操作がタイミング条件に適合するか否かを決定することを更に含むC7に記載の方法。
[C12]回路の転送レジスタレベル(RTL)記述を受け取り、
前記RTL記述と一致する機能を実装するために、スタンダードセルライブラリの中から、前記RTL記述により表されたタイミング条件の一部に基づくセルを選択することにより、前記RTL記述を合成し、
前記選択されたセルが、スローコーナー及びファストコーナーの双方に対する前記RTL記述により表されるタイミング条件に適合するか否かを決定することであって、
前記スローコーナーは、スロープロセスパラメータ、スロー電圧パラメータ及びスロー温度パラメータの少なくとも一部により決定され、
前記ファストコーナーは、ファストプロセスパラメータ、ファスト電圧パラメータ及びファスト温度パラメータの少なくとも一部により決定され、
前記スロー電圧パラメータが前記ファスト電圧パラメータと近似することを含む集積回路の設計方法。
[C13]適応電圧調整用回路を含む半導体集積回路であって、前記半導体集積回路は、スローコーナーのタイミング分析を実行する場合に、標準電圧よりも高い電圧を使用するプロセスにより選択されたスタンダードセル内のゲートを含む半導体集積回路。
[C14]前記プロセスが、ファストコーナーのタイミング分析を実行する場合に標準電圧よりも低い電圧を使用するC13に記載の半導体集積回路。
[C15]前記適応電圧調整用回路が、適応電源電圧調整回路を含むC13に記載の半導体集積回路。
Claims (15)
- 集積回路の電源線の動作特性に影響を及ぼすために使用される速度比較機能を提供する信号パスを含む、前記集積回路の条件を特定し、
自動ツールにより使用されるスローコーナー用の電圧を、標準よりも高いレベルに設定し、
前記高いレベルを使用して、前記自動ツールにより生成される回路設計が、前記集積回路のタイミング条件と適合し得るかどうかを決定すること
を含む集積回路の設計に用いられる方法。 - 前記自動ツールに使用されるファストコーナー用の電圧を、標準よりも低いレベルに設定し、
前記低いレベルを使用して、前記自動ツールにより生成される回路設計が、前記集積回路のタイミング条件と適合し得るかどうかを決定すること
を更に含む請求項1に記載の方法。 - 前記低いレベル及び前記高いレベルは、実質的に同じレベルである請求項2に記載の方法。
- 前記低いレベル及び前記高いレベルが、異なるレベルである請求項2に記載の方法。
- 集積回路の電源線の動作特性に影響を及ぼすために使用される速度比較機能を提供する信号パスを含む、前記集積回路の条件を特定し、
自動ツールにより使用されるファストコーナー用の電圧を、標準よりも低いレベルに設定し、
前記低いレベルを使用して、前記自動ツールにより生成される回路設計が、前記集積回路のタイミング条件と適合し得るかどうかを決定すること
を含む集積回路の設計に用いられる方法。 - 動的電圧制御を含む集積回路の条件を特定し、
前記条件をレジスタ転送レベル(RTL)記述に翻訳し、
前記RTL記述を合成することであって、スローコーナーを特徴化するために標準電圧よりも高い電圧を使用することを含むこと
を含む集積回路の設計方法。 - 前記RTL記述を合成することが、
ファストコーナーを特徴化するために標準電圧よりも低い電圧を使用することを更に含む請求項6に記載の方法。 - 前記スローコーナーを特徴化するための標準電圧よりも高い電圧と、前記ファストコーナーを特徴化するための標準電圧よりも低い電圧とが、実質的に同一電圧である請求項7に記載の方法。
- 前記スローコーナーを特徴化するための標準電圧よりも高い電圧と、前記ファストコーナーを特徴化するための標準電圧よりも低い電圧とが、異なる電圧である請求項7に記載の方法。
- 前記RTL記述を合成することにより提供されるゲートレベル表現に対して配置配線操作を実行し、前記標準電圧よりも高い電圧を用いて、前記配置配線操作により提供された回路表現がタイミング条件に適合するか否かを決定することを更に含む請求項6に記載の方法。
- 前記RTL記述を合成することにより提供されるゲートレベル表現に対して配置配線操作を実行し、前記標準電圧よりも高い電圧及び前記標準電圧よりも低い電圧を用いて、前記配置配線操作がタイミング条件に適合するか否かを決定することを更に含む請求項7に記載の方法。
- 回路の転送レジスタレベル(RTL)記述を受け取り、
前記RTL記述と一致する機能を実装するために、スタンダードセルライブラリの中から、前記RTL記述により表されたタイミング条件の一部に基づくセルを選択することにより、前記RTL記述を合成し、
前記選択されたセルが、スローコーナー及びファストコーナーの双方に対する前記RTL記述により表されるタイミング条件に適合するか否かを決定することであって、
前記スローコーナーは、スロープロセスパラメータ、スロー電圧パラメータ及びスロー温度パラメータの少なくとも一部により決定され、
前記ファストコーナーは、ファストプロセスパラメータ、ファスト電圧パラメータ及びファスト温度パラメータの少なくとも一部により決定され、
前記スロー電圧パラメータが前記ファスト電圧パラメータと近似することを含む集積回路の設計方法。 - 適応電圧調整用回路を含む半導体集積回路であって、前記半導体集積回路は、スローコーナーのタイミング分析を実行する場合に、標準電圧よりも高い電圧を使用するプロセスにより選択されたスタンダードセル内のゲートを含む半導体集積回路。
- 前記プロセスが、ファストコーナーのタイミング分析を実行する場合に標準電圧よりも低い電圧を使用する請求項13に記載の半導体集積回路。
- 前記適応電圧調整用回路が、適応電源電圧調整回路を含む請求項13に記載の半導体集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/855,077 US7802216B2 (en) | 2007-09-13 | 2007-09-13 | Area and power saving standard cell methodology |
US11/855,077 | 2007-09-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010524938A Division JP2010539597A (ja) | 2007-09-13 | 2008-09-08 | 省面積及び省電力のスタンダードセル方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015080182A Division JP2015173270A (ja) | 2007-09-13 | 2015-04-09 | 省面積及び省電力のスタンダードセル方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013102443A true JP2013102443A (ja) | 2013-05-23 |
Family
ID=40452420
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010524938A Withdrawn JP2010539597A (ja) | 2007-09-13 | 2008-09-08 | 省面積及び省電力のスタンダードセル方法 |
JP2012265258A Withdrawn JP2013102443A (ja) | 2007-09-13 | 2012-12-04 | 省面積及び省電力のスタンダードセル方法 |
JP2015080182A Pending JP2015173270A (ja) | 2007-09-13 | 2015-04-09 | 省面積及び省電力のスタンダードセル方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010524938A Withdrawn JP2010539597A (ja) | 2007-09-13 | 2008-09-08 | 省面積及び省電力のスタンダードセル方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015080182A Pending JP2015173270A (ja) | 2007-09-13 | 2015-04-09 | 省面積及び省電力のスタンダードセル方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7802216B2 (ja) |
JP (3) | JP2010539597A (ja) |
CN (2) | CN101821740B (ja) |
TW (1) | TWI394058B (ja) |
WO (1) | WO2009035950A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7802216B2 (en) | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
US8516185B2 (en) * | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
US8181144B2 (en) * | 2008-10-14 | 2012-05-15 | Lsi Corporation | Circuit timing analysis incorporating the effects of temperature inversion |
JP5529555B2 (ja) * | 2010-01-20 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、動作電圧制御方法 |
EP2469597A3 (en) | 2010-12-23 | 2016-06-29 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Multi-level integrated circuit, device and method for modeling multi-level integrated circuits |
US9317647B2 (en) | 2014-03-31 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of designing a circuit and system for implementing the method |
US20150355660A1 (en) | 2014-06-06 | 2015-12-10 | Qualcomm Incorporated | Enhanced core power reduction |
US9977477B2 (en) * | 2014-09-26 | 2018-05-22 | Intel Corporation | Adapting operating parameters of an input/output (IO) interface circuit of a processor |
WO2016197149A1 (en) | 2015-06-05 | 2016-12-08 | Taner Dosluoglu | Integrated system of pdn implementation and digital co-synthesis |
US10169502B2 (en) | 2016-08-23 | 2019-01-01 | International Business Machines Corporation | Addressing of process and voltage points |
CN107784136B (zh) * | 2016-08-24 | 2021-02-12 | 中国科学院微电子研究所 | 一种标准单元库的创建方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295084A (ja) * | 1999-01-20 | 2000-10-20 | Sony Corp | 半導体装置およびその構成方法 |
JP2003060052A (ja) * | 2001-08-10 | 2003-02-28 | Sony Corp | 半導体装置 |
JP2004303882A (ja) * | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
JP3267756B2 (ja) * | 1993-07-02 | 2002-03-25 | 株式会社日立製作所 | 半導体集積回路装置 |
US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
JPH08339235A (ja) | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 半導体集積回路 |
KR100281907B1 (ko) * | 1998-10-29 | 2001-02-15 | 김덕중 | 인텔리전트 전력 집적 회로 및 이를 제조하는 방법 |
JP2000195960A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 |
JP4028140B2 (ja) * | 1999-07-14 | 2007-12-26 | 松下電器産業株式会社 | 不要輻射解析方法 |
DE19963813A1 (de) * | 1999-12-30 | 2001-07-19 | Infineon Technologies Ag | Schaltungsanordnung zur Regelung des Leistungsverbrauchs eines integrierten Schaltkreises |
JP2002100967A (ja) * | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
JP2002123501A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 半導体集積回路 |
US6857110B1 (en) * | 2001-01-30 | 2005-02-15 | Stretch, Inc. | Design methodology for merging programmable logic into a custom IC |
US6944780B1 (en) * | 2002-01-19 | 2005-09-13 | National Semiconductor Corporation | Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same |
JP4108418B2 (ja) * | 2002-09-10 | 2008-06-25 | 松下電器産業株式会社 | 半導体集積回路の設計方法 |
US7149903B1 (en) * | 2002-12-18 | 2006-12-12 | National Semiconductor Corporation | System and method for signal delay in an adaptive voltage scaling slack detector |
TWI271031B (en) * | 2002-12-20 | 2007-01-11 | Minghao Mary Zhang | Designs of integrated circuits for high-speed signals and methods therefor |
US7024649B2 (en) * | 2003-02-14 | 2006-04-04 | Iwatt | Multi-output power supply design system |
JP4471582B2 (ja) * | 2003-04-21 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体集積回路及び回路設計装置 |
JP2004327864A (ja) * | 2003-04-25 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路の低消費電力化設計方法 |
US6944843B2 (en) | 2003-08-05 | 2005-09-13 | Bae Systems, Information And Electronic Systems Integration, Inc. | Method for providing a cell-based ASIC device with multiple power supply voltages |
US7111266B2 (en) * | 2003-11-24 | 2006-09-19 | International Business Machines Corp. | Multiple voltage integrated circuit and design method therefor |
US7178126B2 (en) * | 2004-01-21 | 2007-02-13 | Oki Electric Industry Co., Ltd. | Method of protecting a semiconductor integrated circuit from plasma damage |
JP2005275783A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路のタイミング解析方法 |
TWI262411B (en) * | 2004-05-07 | 2006-09-21 | Dorado Design Automation Inc | Integrated circuit design system |
WO2007034540A1 (ja) * | 2005-09-20 | 2007-03-29 | Fujitsu Limited | 電源電圧調整装置 |
US7627839B1 (en) * | 2005-11-14 | 2009-12-01 | National Semiconductor Corporation | Process corner indicator and estimation circuit |
JP4351207B2 (ja) * | 2005-11-16 | 2009-10-28 | 富士通マイクロエレクトロニクス株式会社 | タイミング検証方法及びタイミング検証装置 |
JP4736822B2 (ja) * | 2006-01-25 | 2011-07-27 | 日本電気株式会社 | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム |
JP2007226664A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の論理合成方法 |
JP4629607B2 (ja) * | 2006-03-31 | 2011-02-09 | 富士通セミコンダクター株式会社 | 半導体集積回路のタイミング検証方法及びタイミング検証装置 |
US7610571B2 (en) * | 2006-04-14 | 2009-10-27 | Cadence Design Systems, Inc. | Method and system for simulating state retention of an RTL design |
US7716023B2 (en) * | 2007-02-13 | 2010-05-11 | Oracle America, Inc. | Multidimensional process corner derivation using surrogate based simultaneous yield analysis |
US7739626B2 (en) * | 2007-04-20 | 2010-06-15 | Iwatt Inc. | Method and apparatus for small die low power system-on-chip design with intelligent power supply chip |
US7802216B2 (en) | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
JP4422179B2 (ja) * | 2007-10-19 | 2010-02-24 | 株式会社半導体理工学研究センター | 半導体集積回路のタイミング解析装置及び方法 |
-
2007
- 2007-09-13 US US11/855,077 patent/US7802216B2/en active Active
-
2008
- 2008-09-08 WO PCT/US2008/075632 patent/WO2009035950A1/en active Application Filing
- 2008-09-08 CN CN2008801103968A patent/CN101821740B/zh active Active
- 2008-09-08 JP JP2010524938A patent/JP2010539597A/ja not_active Withdrawn
- 2008-09-08 CN CN201310349436.7A patent/CN103425839B/zh active Active
- 2008-09-12 TW TW097135276A patent/TWI394058B/zh active
-
2010
- 2010-04-05 US US12/754,074 patent/US8423930B2/en active Active
-
2012
- 2012-12-04 JP JP2012265258A patent/JP2013102443A/ja not_active Withdrawn
-
2013
- 2013-04-09 US US13/859,512 patent/US8893063B2/en active Active
-
2015
- 2015-04-09 JP JP2015080182A patent/JP2015173270A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295084A (ja) * | 1999-01-20 | 2000-10-20 | Sony Corp | 半導体装置およびその構成方法 |
JP2003060052A (ja) * | 2001-08-10 | 2003-02-28 | Sony Corp | 半導体装置 |
JP2004303882A (ja) * | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130214380A1 (en) | 2013-08-22 |
CN101821740A (zh) | 2010-09-01 |
WO2009035950A1 (en) | 2009-03-19 |
JP2015173270A (ja) | 2015-10-01 |
TW200933424A (en) | 2009-08-01 |
US8423930B2 (en) | 2013-04-16 |
US8893063B2 (en) | 2014-11-18 |
CN101821740B (zh) | 2013-09-18 |
CN103425839B (zh) | 2018-01-30 |
JP2010539597A (ja) | 2010-12-16 |
US7802216B2 (en) | 2010-09-21 |
TWI394058B (zh) | 2013-04-21 |
US20100188060A1 (en) | 2010-07-29 |
US20090077514A1 (en) | 2009-03-19 |
CN103425839A (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015173270A (ja) | 省面積及び省電力のスタンダードセル方法 | |
US8539424B2 (en) | System and method for designing integrated circuits that employ adaptive voltage scaling optimization | |
US20140298277A1 (en) | Methods for designing integrated circuits employing voltage scaling and integrated circuits designed thereby | |
JP5586780B2 (ja) | デバイスの動作電圧の仕様構成 | |
JP2013145550A (ja) | システムオンチップの設計方法、設計システム、及びシステムオンチップ | |
US10886903B1 (en) | Programmable clock skewing for timing closure | |
US7007262B2 (en) | High level synthesis method and apparatus | |
Chakraborty et al. | Dynamic thermal clock skew compensation using tunable delay buffers | |
US7644385B1 (en) | Programmable logic device with performance variation compensation | |
US7551002B1 (en) | Method and apparatus for implementing balanced clock distribution networks on ASICs with voltage islands functioning at multiple operating points of voltage and temperature | |
US11017138B2 (en) | Timing analysis for parallel multi-state driver circuits | |
JPH1092942A (ja) | 半導体集積回路の最適化装置とその最適化方法 | |
JP3873019B2 (ja) | 動作検証システム、及び適応制御システム | |
US7683659B1 (en) | Integrated circuits with jitter-reducing balancing logic | |
JP2010277436A (ja) | メモリ構造決定支援装置、メモリ構造決定プログラム及び記録媒体 | |
US20220004688A1 (en) | Systems And Methods For Circuit Design Dependent Programmable Maximum Junction Temperatures | |
JP2009301505A (ja) | 半導体集積回路の消費電力見積り装置、消費電力見積り方法及びプログラム | |
CN118103908A (zh) | 存储器的动态设置时间和保持时间调节 | |
TWI406147B (zh) | 用於設計使用適應性電壓及比例最佳化之積體電路之系統及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140324 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150409 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150417 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150515 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20160318 |