CN118103908A - 存储器的动态设置时间和保持时间调节 - Google Patents

Abstract

描述了一种用于通过时序电路在多个操作条件下有效地捕获数据的系统和方法。在各种具体实施中，集成电路包括处于其I/O边界处和其整个管芯上的多个信号到达调节器。该信号到达调节器包括两个内部时序路径，每个时序路径具有相应的等待时间。该信号到达调节器接收输入信号，并且根据第一时序路径和第二时序路径中所选择的一个时序路径生成输出信号。信号到达调节器将该输出信号发送到时序电路。该时序电路使用该输出信号作为输入数据信号和输入时钟信号中的一者。在信号到达调节器内在两个时序路径之间的选择有助于满足时序电路的设置时间和保持时间要求。

Description

存储器的动态设置时间和保持时间调节

相关申请的交叉引用

本申请要求2021年10月12日提交的名称为“DYNAMIC SETUP AND HOLD TIMESADJUSTMENT FOR MEMORIES”的临时专利申请序列号63/254,873的优先权，该临时专利申请的全部内容以引用方式并入本文。

背景技术

相关技术的描述

各种类型的时序电路接收输入时钟信号并且另外接收数据信号。这些类型的时序电路以流水线方式使数据信号的处理同步。这些时序电路的示例为锁存器、触发器、字线驱动器、位线驱动器、随机存取存储器中的数据存储存储器单元等。通常，时序电路具有相关联的开销，该相关联的开销包括设置时间和保持时间。当违反设置时间或保持时间时，时序电路内的信号以及相关联的输出值变得亚稳或不可预测。如果输出值停留到不正确的值，则会发生数据损坏。然而，即使输出值停留到正确值，功耗也已经增加。另外，对于接收输出值的后续组合逻辑的电路，等待时间增加。

另外，系统管理单元针对集成电路的功率性能状态确定电源电压和操作时钟频率的值，同时使集成电路在不同操作模式或状态之间转变。操作模式的示例为唤醒状态、空闲状态和休眠状态。每个操作模式与一个或多个功率性能状态相关联。使用不同的电源电压和操作时钟频率是为了平衡集成电路的性能、功耗和稳定性之间的折衷。随着许多集成电路对提高时钟速度的需求，平衡不同操作条件下时序电路的设置时间和保持时间要求已成为一项挑战。

鉴于上述情况，期望有用于通过时序电路在多个操作条件下有效地捕获数据的方法和系统。

附图说明

图1是用于通过时序电路在多个操作条件下有效地捕获数据的时序路径的广义图。

图2是用于通过时序电路在多个操作条件下有效地捕获数据的时序路径的广义图。

图3是用于通过时序电路在多个操作条件下捕获数据的时序路径的广义图。

图4是用于通过时序电路在多个操作条件下有效地捕获数据的方法的一个具体实施的广义图。

图5是用于通过时序电路在多个操作条件下有效地捕获数据的方法的一个具体实施的广义图。

图6是具有用于通过时序电路在多个操作条件下捕获数据的时序路径的计算系统的广义图。

虽然本发明可以有各种修改和另选形式，但特定的具体实施在附图中通过举例的方式示出并且在本文进行详细描述。然而，应当理解，附图和对其的详细描述并不旨在将本发明限制为所公开的特定形式，而是相反，本发明是涵盖落入由所附权利要求书限定的本发明范围内的所有修改、等效物和替代方案。

具体实施方式

在以下描述中，阐述了许多具体细节以提供对本发明的透彻理解。然而，本领域普通技术人员应认识到，可以在没有这些具体细节的情况下实践本发明。在一些情况下，未详细示出众所周知的电路、结构和技术，以避免模糊本发明。此外，应当理解，为了简单和清楚说明，图中所示的元件不一定按比例绘制。例如，一些元件的尺寸相对于其他元件被放大。

设想了用于通过时序电路在多个操作条件下有效地捕获数据的系统和方法。在各种具体实施中，集成电路包括处于其I/O边界处和其整个管芯上的多个信号到达调节器。该信号到达调节器包括两个内部时序路径，每个时序路径具有相应的等待时间。信号到达调节器接收输入信号，并且根据第一时序路径和第二时序路径中所选择的一个时序路径生成输出信号。信号到达调节器将该输出信号发送到时序电路。在一些具体实施中，输入信号和输出信号对应于待由时序电路存储的数据值。在其他具体实施中，输入信号和输出信号对应于待由时序电路使用的时钟信号。

信号到达调节器还接收设置/保持选择器控制信号(或控制信号)。在各种具体实施中，控制单元基于各种操作条件来生成控制信号。当信号到达调节器(或调节器)确定控制信号具有第一状态或值时，该调节器选择具有第一等待时间的第一时序路径。当该调节器确定控制信号与不同于第一状态的第二状态相关联时，该调节器选择具有大于第一等待时间的第二等待时间的第二时序路径。在各种具体实施中，第二时序路径包括一个或多个延迟元件，与第一时序路径相比，该一个或多个延迟元件增加了信号通过该路径的等待时间。在各种具体实施中，第一时序路径和第二时序路径的定时小于或等于单个时钟周期。调节器被放置在时序电路的数据信号或时钟信号的信号路径中以调节时序电路处的对应到达时间，以便满足针对特定操作条件的设置时间和保持时间两者的要求。

操作条件的示例为操作温度、多个功率性能状态(P-状态)、操作电源电压、监测的活动水平等。这些条件中的一个或多个条件的当前值会改变管芯上的信号的等待时间。例如，操作条件能够影响信号路径的电阻和电容(RC)寄生效应以及晶体管阈值电压。特定信号的等待时间的变化进一步基于其信号路径是包括比晶体管更多的长信号路径(例如，长导线)还是包括比长信号路径更多的提供多级组合逻辑的晶体管。因此，到达时序电路的数据信号的等待时间的变化可不同于到达时序电路的时钟信号的等待时间的变化。

设计者已对数据信号路径和时钟信号路径中的每一者进行调谐，以确保在特定操作条件下针对时序电路满足设置时间要求和保持时间要求两者。然而，由于数据信号和时钟信号的所导致的等待时间变化对于其他操作条件而言彼此显著不同，所以设置时间要求和保持时间要求中的一者或两者不再满足。因此，调节器被放置在数据信号或时钟信号的信号路径上以调节时序电路处的到达时间，以便满足针对这些其他操作条件的设置时间和保持时间两者的要求。在特定条件下，当时钟信号到达时序电路比数据信号到达时序电路更晚时，在时序电路处会发生保持时间违规。例如，如果输入时钟信号到达时序电路的时间与输入数据信号到达时序电路的时间之间的差大于阈值，则会发生保持时间违规。在这些情况下，在数据信号的路径上使用信号到达调节器来消除保持时间限制。在特定条件下，当数据信号比时钟信号明显更晚到达时序电路时，在时序电路处会发生设置时间违规。在这些情况下，在时钟信号的路径上使用信号到达调节器来消除设置时间限制。在信号到达调节器内在两个时序路径之间的选择有助于满足时序电路的设置时间和保持时间要求。

现在看图1，示出了时序路径100的广义框图。集成电路包括多个信号到达调节器，诸如信号到达调节器120。集成电路能够在其输入/输出(I/O)边界处和在其整个管芯上使用信号到达调节器(或“信号到达调节单元”)120。在各种具体实施中，信号到达调节器120(或调节器120)接收输入数据102和设置/保持选择器控制信号104。调节器120生成中间数据128，并且将其发送到时序电路140。时序电路140接收中间数据128和中间时钟132。时钟树130接收输入时钟106并且生成中间时钟132。时序电路还使用被指示为“VDD”142的电源电压电平和被指示为“VSS”144的接地基准电压电平。在各种具体实施中，VDD 142和VSS144的值由当前使用的功率性能状态(P-状态)来设定。在一些具体实施中，调节器120还使用VDD 142和VSS144的相同值。另外，输入时钟106和中间时钟132中的一者或多者的操作频率是基于P-状态。时序电路140生成输出数据150。

时序电路140代表多种时序数据存储元件。时序电路140的示例为锁存器、触发器、字线驱动器、位线驱动器、随机存取存储器中的数据存储存储器位单元等。通常，时序电路140具有相关联的开销，该相关联的开销包括设置时间和保持时间要求。在具体实施中，调节器120包括两个时序路径，每个时序路径具有相应的等待时间。例如，调节器120包括数据发生器122和124。第一时序路径接收输入数据102，并且使用数据发生器122和多路复用器(mux)126来生成中间数据128。第二时序路径接收输入数据102，并且使用数据发生器124和多路复用器(mux)126来生成中间数据128。多路复用器126的选择线接收设置/保持选择器104。尽管示出了使用数据发生器122和124的两个时序路径，但是在其他具体实施中，调节器120包括使用另一数量的数据发生器的另一数量的时序路径。在此类具体实施中，多路复用器的数量和控制信号的数量增加。

在具体实施中，数据发生器122的等待时间小于第二数据发生器124的等待时间。在一个示例中，数据发生器122使用线路延迟而非逻辑门延迟，而数据发生器124使用以串行方式连接的偶数个反相器(即，2个、4个、6个等)以向多路复用器126发送输入数据102的经延迟的非反相的值。在其他具体实施中，数据发生器向多路复用器126提供反相值，并且在多路复用器126的输出上使用附加反相器。当设置/保持选择器104指示将要选择多路复用器126的“0”输入时，多路复用器126选择使用数据发生器122的第一时序路径。控制单元(其可处于装置外部)设定设置/保持选择器104。当控制单元确定当前操作条件会导致输入数据102到达时序电路的时间与中间时钟132到达时序电路的时间之间的差小于时间阈值时，控制单元将设置/保持选择器104设定为指示应选择数据发生器122的值。因此，由于在设计周期期间的预先调谐，所以这些到达时间能够满足时序电路140的设置时间和保持时间要求。

当设置/保持选择器104指示将要选择多路复用器126的“1”输入时，多路复用器126选择使用数据发生器124的第二时序路径，该数据发生器的等待时间大于数据发生器122的等待时间。当控制单元确定当前特定操作条件会导致中间时钟132的到达时间比输入数据102的到达时间滞后至少时间阈值时，控制单元将设置/保持选择器104设定为指示应选择数据发生器124的值。因此，在这些特定操作条件期间无法满足时序电路140的保持时间要求。数据发生器124有助于在这些特定条件下满足时序电路140的保持时间要求。数据发生器124的等待时间导致中间数据128和中间时钟132的到达时间之差小于时间阈值。因此，满足了时序电路140的保持时间要求。

控制单元所监测的操作条件的示例为操作温度、多个功率性能状态(P-状态)、操作电压、监测的活动水平等。这些条件中的一个或多个条件的当前值会改变管芯上的信号的等待时间，诸如输入数据102和中间时钟132的到达时间。例如，操作条件能够影响信号路径的电阻和电容(RC)寄生效应以及晶体管阈值电压。已知特定操作条件的组合会导致中间时钟132的到达时间比输入数据102的到达时间滞后至少时间阈值。当集成电路使用该已知组合时，控制单元将设置/保持选择器104设定为向多路复用器126指示选择数据发生器124的值。

在一些具体实施中，控制单元包括硬件(诸如电路)，该硬件接收操作条件的指示并且确定何时出现会导致时序电路140的保持时间违规的一个或多个组合。例如，电源管理器或其他管理单元提供所选择的P-状态。多种类型的温度传感器中的一者或多者提供操作温度的指示。为时序电路140生成设置/保持选择器104的控制单元的硬件是该时序电路140所特有的。然而，如果时序电路140附近的其他时序电路具有类似的信号定时，则与这些其他时序电路一起使用的其他信号到达调节器可共享该设置/保持选择器104。在其他具体实施中，控制单元在硬件或固件中维持可配置表，该可配置表识别一个或多个操作条件的会导致时序电路140的保持时间违规的组合。控制单元将设置/保持选择器104作为该表的输出发送到一个或多个信号到达调节器(诸如调节器120)。

信号到达调节器120的放置是基于当输入数据102和中间时钟132到达时序电路140的时间之间的差等于或大于时间阈值时哪一信号(例如，输入数据信号102和中间时钟信号132)到达时序电路140更晚。在所例示的具体实施中，调节器120被放置于输入数据102的信号路径中，因为在特定操作条件下，中间时钟132的到达时间比输入数据102的到达时间滞后至少时间阈值。然而，在其他具体实施中，当输入数据102的到达时间在特定操作条件下比中间时钟132的到达时间滞后至少时间阈值时，调节器120被放置于中间时钟132的信号路径中。在这种情况下，时序电路140无法满足设置时间要求。因此，控制单元将设置/保持选择器104设定为选择数据发生器124，这会进一步延迟中间时钟132的到达时间。因此，在这些情况下，现在满足设置时间要求，因为输入数据102和中间时钟132的到达时间之差小于时间阈值。

参考图2，示出了时序路径200的广义框图。时序路径200包括如针对(图1的)时序路径100所示的类似部件。例如，时钟发生器210接收输入时钟信号输入时钟206并且生成由本地时钟缓冲电路218(或电路218)接收的时钟信号216。电路218的输出是中间时钟信号232，该中间时钟信号由时序电路240接收。时钟发生器210使用时钟缓冲电路212(或电路212)，该时钟缓冲电路包括一个或多个布尔组合逻辑门和复合门。为了易于说明，未示出电路212所使用的其他控制信号。反相器214是将时钟信号216发送到各种类型的电路的全局时钟缓冲器。

如前所述，信号到达调节器220(或调节器220)的放置是基于当输入数据202和中间时钟232的到达时间之差等于或大于时间阈值时哪一信号(例如，输入数据信号202和中间时钟信号232)到达时序电路140更晚。在所例示的具体实施中，调节器220被放置于输入数据信号202与时序电路240之间的信号路径中，因为在特定操作条件下，中间时钟232的到达时间比输入数据202的到达时间滞后至少时间阈值。因此，在这些特定操作条件下，在不使用调节器220的情况下无法满足时序电路240的保持时间要求。调节器220生成中间数据信号230，该中间数据信号由时序电路240接收。调节器220包括两个时序路径。第一时序路径包括线路延迟而没有逻辑门附加延迟，而第二时序路径包括用于缓冲输入数据信号并使其延迟的一系列反相器。

如前所述，控制单元250基于确定何时出现会导致中间时钟232的到达时间比输入数据202的到达时间滞后至少时间阈值的操作条件的特定组合来断言设置/保持选择器204信号。在各种具体实施中，控制单元250可以是电源管理电路的一部分，从电源管理电路接收信息，或呈其他方式。否则，控制单元否定设置/保持选择器204信号。当设置/保持选择器204信号被否定时，调节器220的多路复用器226选择仅使用线路延迟的第一时序路径。第一时序路径的线路延迟有助于满足时序电路240的设置时间要求。当设置/保持选择器204信号被断言时，调节器220的多路复用器226选择使用反相器222和数据发生器224的第二时序路径。数据发生器224使用一系列反相器来添加延迟。该一系列反相器有助于满足时序电路240的保持时间要求。尽管示出了两个时序路径，但是在其他具体实施中，调节器220包括使用另一数量的数据发生器的另一数量的时序路径。在此类具体实施中，针对调节器220，多路复用器的数量和控制信号的数量增加。

针对时序路径200示出的电路利用典型的现有基础结构来为同步随机存取存储器(SRAM)(诸如存储写入数据的寄存器)的外围电路选择不同模式。对于不同的操作电源电压范围、不同的操作温度范围等，动态地满足时序电路的设置要求和保持要求变得具有挑战性。例如，允许信号在不使用调节器220的情况下满足时序电路内的保持时间要求的方法将在某些操作条件下招致设置损失。类似地，允许信号在不使用调节器220的情况下满足时序电路内的设置要求的方法将在某些操作条件下招致保持时间损失。调节器220将这些相冲突的要求分开，从而允许在宽范围的操作条件期间满足保持时间要求和设置时间要求两者。

现在看图3，示出了时序路径300的广义框图。时序路径300包括如针对(图2的)时序路径200所示的类似部件。先前所描述的电路和信号编号相同。在此，信号到达调节器320取代信号到达调节器220。不执行时序路径的选择。因此，由于操作参数随着操作模式的改变而改变，所以满足时序电路240的设置时间和保持时间要求变得困难。

现在参考图4，示出了方法400的一个具体实施，其用于通过时序电路在多个操作条件下有效地捕获数据。出于论述的目的，以相继次序示出该具体实施中的步骤。然而，在其他具体实施中，一些步骤以与所示不同的顺序发生，一些步骤同时执行，一些步骤与其他步骤组合，并且一些步骤不存在。

集成电路包括处于其I/O边界处和其管芯内的多个信号到达调节器。在各种具体实施中，一个或多个信号到达调节器利用(图1的)信号到达调节器120和(图2的)信号到达调节器220的部件。时序电路接收输入时钟信号(框402)。时序电路的示例为锁存器、触发器、字线驱动器、位线驱动器、随机存取存储器中的数据存储存储器单元等。通常，时序电路具有相关联的开销，该相关联的开销包括设置时间和保持时间要求。时序电路接收电源电压(框404)。

信号到达调节器接收输入数据信号(框406)。信号到达调节器接收设置/保持选择器控制信号的指示(框408)。在各种具体实施中，控制单元识别一个或多个操作条件的会导致时序电路的保持时间违规的组合。例如，输入时钟信号到达时序电路的时间与输入数据信号到达时序电路的时间之间的差大于时间阈值。在这种情况下，时序电路是“保持时间受限的”。如果控制信号的状态指示时序电路是保持时间受限的(条件框410的“保持时间受限”分支)，则信号到达调节器基于输入信号通过具有大于第二等待时间的第一等待时间的第一时序路径来生成输出数据信号(框412)。例如，信号到达调节器内的第一时序路径的第一等待时间大于信号到达调节器内的第二时序路径的第二等待时间。

在各种具体实施中，控制单元还识别一个或多个操作条件的会导致时序电路的设置时间违规的组合。例如，输入数据信号到达时序电路的时间与输入时钟信号到达时序电路的时间之间的差大于时间阈值。在这种情况下，时序电路是“设置时间受限的”。如果控制信号的状态指示时序电路是设置时间受限的(条件框410的“设置时间受限”分支)，则信号到达调节器基于输入信号通过具有第二等待时间的第二时序路径来生成输出数据信号(框414)，该第二等待时间小于信号到达调节器的第一时序路径的第一等待时间。信号到达调节器(或调节器)将输出数据信号传送到时序电路(框416)。例如，时序电路接收输出数据信号作为其输入数据信号。由于控制信号的接收状态，所以调节器使输出数据信号和时钟信号到达时序电路的时间之间的差小于时间阈值。因此，满足了时序电路的设置时间和保持时间两者的要求。

现在参考图5，示出了方法500的一个具体实施，其用于通过时序电路在多个操作条件下有效地捕获数据。出于论述的目的，以相继次序示出该具体实施中的步骤。然而，在其他具体实施中，一些步骤以与所示不同的顺序发生，一些步骤同时执行，一些步骤与其他步骤组合，并且一些步骤不存在。

集成电路包括处于其I/O边界处和其管芯内的多个信号到达调节器。在各种具体实施中，一个或多个信号到达调节器利用(图1的)信号到达调节器120和(图2的)信号到达调节器220的部件。时序电路接收输入数据信号(框502)。时序电路的示例为锁存器、触发器、字线驱动器、位线驱动器、随机存取存储器中的数据存储存储器单元等。通常，时序电路具有相关联的开销，该相关联的开销包括设置时间和保持时间要求。时序电路接收电源电压(框504)。

信号到达调节器接收输入时钟信号(框506)。信号到达调节器接收设置/保持选择器控制信号的指示(框508)。在各种具体实施中，控制单元识别一个或多个操作条件的会导致时序电路的设置时间违规的组合。如果控制信号的状态指示时序电路是设置时间受限的(条件框510的“设置时间受限”分支)，则信号到达调节器基于输入信号通过具有大于第二等待时间的第一等待时间的第一时序路径来生成输出时钟信号(框512)。例如，信号到达调节器内的第一时序路径的第一等待时间大于信号到达调节器内的第二时序路径的第二等待时间。

否则，如果控制信号的状态指示时序电路是保持时间受限的(条件框510的“保持时间受限”分支)，则信号到达调节器基于输入信号通过具有第二等待时间的第二时序路径来生成输出时钟信号(框514)，该第二等待时间相对地小于信号到达调节器的第一时序路径的第一等待时间。信号到达调节器(或调节器)将输出时钟信号传送到时序电路(框516)。例如，时序电路接收输出时钟信号作为其输入时钟信号。由于控制信号的接收状态，所以调节器使输出数据信号和时钟信号到达时序电路的时间之间的差小于时间阈值。因此，满足了时序电路的设置时间和保持时间两者的要求。

现在看图6，示出了具有时序路径的计算系统600的广义框图，该时序路径用于通过时序电路在多个操作条件下捕获数据。计算系统600包括处理器610和存储器630。为了易于说明，未示出诸如存储器控制器、总线或通信织构、一个或多个锁相环(PLL)和其他时钟生成电路、电源管理单元等接口。应当理解，在其他具体实施中，计算系统600包括与处理器610相同类型或不同类型的其他处理器、一个或多个外围设备、网络接口、一个或多个其他存储器设备等中的一者或多者。在一些具体实施中，计算系统600的功能结合在片上系统(SoC)上。在其他具体实施中，计算系统600的功能结合在插入母板中的外围卡上。计算系统600用于多种计算设备(诸如台式计算机、平板计算机、膝上型电脑、智能电话、智能手表、游戏控制台、个人助理设备等)中的任一种计算设备中。

处理器610包括硬件诸如电路。例如，处理器610包括至少一个集成电路620，该至少一个集成电路利用时序电路622、信号到达调节器624(或调节器624)和控制单元626。控制单元生成设置/保持选择器信号628并且将它们发送到调节器624。集成电路620包括处于其I/O边界处和其管芯内的时序电路622和对应调节器624。调节器624中的一个或多个调节器利用(图1的)调节器120和(图2的)调节器220的电路和功能。设想集成电路620包括任何数量的调节器。

在一些具体实施中，调节器624中的每个调节器接收设置/保持选择器信号628的相应信号。在其他具体实施中，调节器624中的两个或更多个调节器共享设置/保持选择器信号628中的特定信号。调节器624中的一个或多个调节器在时序电路622中的对应时序电路的数据信号路径上使用。其他调节器624在时序电路622中的对应时序电路的时钟信号路径上使用。控制单元626基于哪些操作条件组合会导致数据信号和时钟信号到达时序电路622的时间彼此偏离超过时间阈值来确定设置/保持选择器信号628的值。如前所述，操作条件的示例为操作温度、多个功率性能状态(P-状态)、操作电源电压、监测的活动水平等。这些条件中的一个或多个条件的当前值会改变管芯上的信号的等待时间。由于由控制单元626生成的设置/保持选择器信号628的值，所以每个调节器624使数据信号和时钟信号到达时序电路622中的对应时序电路的时间之间的差小于时间阈值。因此，满足了时序电路622的设置时间和保持时间两者的要求。

在各种具体实施中，处理器610包括一个或多个处理单元。在一些具体实施中，处理单元中的每个处理单元包括能够进行通用数据处理的一个或多个处理器内核以及相关联高速缓冲存储器子系统。在此类具体实施中，处理器610是中央处理单元(CPU)。在另一具体实施中，处理内核是计算单元，每个计算单元具有高度并行的数据微架构，该数据微架构具有多个并行执行道和相关联数据存储缓冲器。在此类具体实施中，处理器610是图形处理单元(GPU)、数字信号处理器(DSP)或其他处理器。

在一些具体实施中，存储器630包括硬盘驱动器、固态盘、其他类型的闪存存储器、便携式固态驱动器、磁带驱动器等中的一者或多者。存储器630存储操作系统(OS)632、由代码634表示的一个或多个应用以及至少源数据636。存储器630还能够存储由处理器610在执行代码634的特定应用时生成的中间结果数据和最终结果数据。尽管示出了单个操作系统632以及代码634和源数据636的单个实例，但在其他具体实施中，在存储器630中存储另一数量的这些软件部件。操作系统632包括用于发起处理器610的启动、向硬件电路分配任务、管理计算系统600的资源以及托管一个或多个虚拟环境的指令。

处理器610和存储器630中的每一者包括用于彼此通信的接口单元以及被包括在计算系统600中的任何其他硬件部件。接口单元包括用于为存储器请求和存储器响应服务的队列，以及用于基于特定通信协议彼此通信的控制电路。通信协议确定各种参数，诸如电源电压电平、用于确定操作电源电压和操作时钟频率的功率性能状态、数据速率、一个或多个突发模式等。

应注意，上述具体实施中的一者或多者包括软件。在此类具体实施中，实施方法和/或机制的程序指令被传送或存储在计算机可读介质上。被配置为存储程序指令的许多类型的介质可用并且包括硬盘、软盘、CD-ROM、DVD、闪存、可编程ROM(PROM)、随机存取存储器(RAM)和各种其他形式的易失性或非易失性存储装置。一般而言，计算机可访问存储介质包括在使用期间能够由计算机访问以向计算机提供指令和/或数据的任何存储介质。例如，计算机可访问存储介质包括诸如磁性或光学介质，例如磁盘(固定或可移除)、磁带、CD-ROM或DVD-ROM、CD-R、CD-RW、DVD-R、DVD-RW或蓝光等存储介质。存储介质还包括易失性或非易失性存储介质，诸如RAM(例如，同步动态RAM(SDRAM)、双数据速率(DDR、DDR2、DDR3等)SDRAM、低功率DDR(LPDDR2等)SDRAM、Rambus DRAM(RDRAM)、静态RAM(SRAM)等)、能够经由外围设备接口(诸如通用串行总线(USB)接口等)访问的ROM、闪存存储器、非易失性存储器(例如，闪存)。存储介质包括微电子机械系统(MEMS)，以及能够经由诸如网络和/或无线链路的通信介质访问的存储介质。

另外地，在各种具体实施中，程序指令包括在高级编程语言(诸如C)或设计语言(HDL)(诸如Verilog、VHDL或数据库格式(诸如GDS II流格式(GDSII))中的硬件功能的行为级描述或寄存器传送级(RTL)描述。在一些情况下，描述由合成工具读取，该合成工具合成描述以产生包括来自合成库的门列表的网表。网表包括门集，其也表示包括系统的硬件的功能。然后将网表放置并穿设以产生描述待施加到掩码的几何形状的数据集。然后将掩码用于各种半导体制造步骤中以产生与系统相对应的半导体电路或电路。另选地，计算机可访问存储介质上的指令是如所期望的网表(具有或不具有合成库)或数据集。另外地，该指令用于由如和Mentor />的此类供应商的基于硬件的类型仿真器进行仿真的目的。

尽管已经相当详细地描述了以上具体实施，但是一旦完全了解上述公开内容，许多变型和修改对于本领域技术人员将变得显而易见。旨在将以下权利要求书解释为涵盖所有此类变型和修改。

Claims (20)

1.一种装置，所述装置包括：

时序电路；和

信号到达调节器，所述信号到达调节器被配置为：

接收作为输入时钟信号和输入数据信号中的一者的第一信号；

接收控制信号以选择向所述时序电路传送所述第一信号的第一版本或所述第一信号的第二版本中的一者，其中所述第一信号的所述第二版本相对于所述第一信号的所述第一版本延迟。

2.根据权利要求1所述的装置，其中所述控制信号被配置为响应于相对低的操作电压来选择所述第一版本以进行传送。

3.根据权利要求1所述的装置，其中所述控制信号被配置为响应于相对高的操作电压来选择所述第二版本以进行传送。

4.根据权利要求2所述的装置，其中第二时序路径包括多个电路元件，所述多个电路元件被配置为使信号的传输延迟。

5.根据权利要求4所述的装置，其中所述电路元件包括两个或更多个反相器。

6.根据权利要求5所述的装置，其中所述电路元件包括偶数个反相器。

7.根据权利要求1所述的装置，其中所述控制信号根据操作温度来选择所述第一信号的所述第一版本和所述第一信号的所述第二版本中的一者。

8.一种方法，所述方法包括：

通过信号到达调节器接收作为输入时钟信号和输入数据信号中的一者的第一信号；

接收控制信号以选择向所述时序电路传送所述第一信号的第一版本或所述第一信号的第二版本中的一者，其中所述第一信号的所述第二版本相对于所述第一信号的所述第一版本延迟。

9.根据权利要求8所述的方法，其中所述控制信号被配置为响应于相对低的操作电压来选择所述第一版本以进行传送。

10.根据权利要求8所述的方法，其中所述控制信号被配置为响应于相对高的操作电压来选择所述第二版本以进行传送。

11.根据权利要求9所述的方法，其中所述第二时序路径包括多个电路元件，所述多个电路元件被配置为使信号的传输延迟。

12.根据权利要求11所述的方法，其中所述电路元件包括两个或更多个反相器。

13.根据权利要求12所述的方法，其中所述电路元件包括偶数个反相器。

14.根据权利要求8所述的方法，其中所述方法包括根据操作温度来选择所述第一信号的所述第一版本和所述第一信号的所述第二版本中的一者以进行传送。

15.一种计算系统，所述计算系统包括：

存储器，所述存储器被配置为存储一个或多个任务的指令以及要由所述一个或多个任务处理的源数据；

集成电路，所述集成电路被配置为使用所述源数据来执行所述指令，其中所述集成电路包括：

时序电路；和

信号到达调节器，所述信号到达调节器被配置为：

接收作为输入时钟信号和输入数据信号中的一者的第一信号；

接收控制信号；以及

向所述时序电路传送具有部分地由所述控制信号确定的等待时间的第二信号。

16.根据权利要求15所述的计算系统，其中所述信号到达调节器被进一步配置为响应于相对高的操作温度而基于所述第一信号穿过多个时序路径中的第一时序路径来生成所述第二信号。

17.根据权利要求15所述的计算系统，其中所述信号到达调节器被进一步配置为响应于相对低的操作电压而基于所述第一信号穿过所述多个时序路径中的第二时序路径来生成所述第二信号。

18.根据权利要求16所述的计算系统，其中所述第一时序路径具有第一等待时间，所述第一等待时间大于所述第二时序路径的第二等待时间。

19.根据权利要求15所述的计算系统，其中：

所述第一信号是所述输入数据信号；并且

所述控制信号指示所述时序电路是保持时间受限的。

20.根据权利要求15所述的计算系统，其中：

所述第一信号是所述输入时钟信号；并且

所述控制信号指示所述时序电路是设置时间受限的。