CN103425839B - 面积及功率节省标准单元方法 - Google Patents
面积及功率节省标准单元方法 Download PDFInfo
- Publication number
- CN103425839B CN103425839B CN201310349436.7A CN201310349436A CN103425839B CN 103425839 B CN103425839 B CN 103425839B CN 201310349436 A CN201310349436 A CN 201310349436A CN 103425839 B CN103425839 B CN 103425839B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- rtl
- slow
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000013461 design Methods 0.000 claims abstract description 26
- 230000006978 adaptation Effects 0.000 claims abstract description 13
- 238000004458 analytical method Methods 0.000 claims abstract description 9
- 230000005611 electricity Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 23
- 230000033228 biological regulation Effects 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 230000008859 change Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及面积及功率节省标准单元方法。本发明涉及一种半导体集成电路，其包含用于自适应供电调节的电路且是使用增加用于以慢转角特性化电路操作的操作速度的过程来设计的。在一些实施例中，将慢转角电压设定到比预期高的电平以用于由自动化设计工具执行的计时分析。
Description
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2008年09月08日、申请号为200880110396.8、发明名称为“面积及功率节省标准单元方法”的发明专利申请案。
技术领域
本发明大体来说涉及半导体集成电路，且更明确地说涉及使用标准单元方法设计半导体集成电路。
背景技术
半导体集成电路通常极其复杂。所述电路可包含数千或甚至数百万个门，其成执行各种功能的各种群组。所述门通常被设计成以计时方式操作，其中通过一个或一个以上时钟信号使所述门的操作同步，其中所述门的操作的速度通常取决于制造过程变化、供电电压变化及温度变化。
鉴于半导体集成电路的复杂性，在其设计中通常使用自动化工具。所述自动化工具可提供各种功能，但此类工具通常为设计者提供以相对较高级规定电路功能的能力，其中所述工具将高级描述分解为低级实施方案、确定芯片内低级实施方案组件的布局并确定所述芯片内的信号路由。
所述自动化工具在将高级描述分解为低级实施方案中极常使用来自标准化组件库的标准化组件。每一标准化组件可包含数个可能的变化，例如，驱动晶体管、缓冲器的数目的变化；晶体管长宽比的变化；或其它事项的变化。所述工具可使用不同的标准化组件来增加某些门的速度或增加保持时间以达到计时目标或用于各种其它原因。
半导体集成电路的适当计时操作通常极其重要，如果不满足电路组件及整个电路的计时目标，那么所述电路的功能可能不被适当地执行。遗憾地，集成电路特性可基于植入可变性、材料杂质或其它因素而在各芯片之间不同，但更常见地是在各批次之间不同，且在操作中可基于操作电压或温度变化而不同。
因此，自动化工具通常对照过程、电压及温度变化的预期曲线上的不同位置来校验预期电路计时。在许多情形中，对照曲线上的“慢”位置及曲线上的“快”位置来校验计时，但一些工具可对照曲线上的各种点或针对每一变量对照多个曲线来校验计时。
通常，所述自动化工具通过使用来自所述库的不同组件或通过插入额外库元件以平行地执行更多操作来计及计时变化。所述工具还可将额外库组件布局成元件链以增加保持时间。通常所述改变产生较高功率的组件或需要额外功率的组件，且通常对增加切换速度或信号上升时间的需要推动对额外功率的要求。然而，数目增加的组件或大小增加的组件通常导致芯片大小要求及功率要求的增加，而此通常为不期望的。
发明内容
本发明提供用于半导体集成电路设计的面积及功率节省的方法。在一个方面中，本发明提供一种供在设计集成电路中使用的方法，其包括：规定对集成电路的要求，所述要求包含实现速度比较功能的信号路径，所述速度比较功能影响所述集成电路的电力线的操作特性；将供自动化工具使用的慢转角的电压设定到比正常高的电平；及使用所述较高电平来确定由所述自动化工具产生的电路设计是否被预期为满足对所述集成电路的计时要求。
在另一方面中，本发明提供一种用于设计集成电路的方法，其包括：规定对集成电路的要求，所述要求包含动态电压比例缩放；将所述要求转换成寄存器传送级(RTL)描述；及使用比正常高的电压特性化慢转角来合成所述RTL描述。
在另一方面中，本发明提供一种用于设计集成电路的方法，其包括：接收电路的寄存器传送级(RTL)描述；通过从标准单元库选择单元来合成所述RTL描述以根据所述RTL描述实施功能，所述单元选择部分地基于由所述RTL描述指示的计时要求；针对慢转角及快转角两者，确定所述选定单元是否满足由所述RTL描述指示的所述计时要求，所述慢转角至少部分地由慢过程参数、慢电压参数及慢温度参数确定，所述快转角至少部分地由快过程参数、快电压参数确定，其中所述慢电压参数近似于所述快电压参数。
在另一方面中，本发明提供一种半导体集成电路，所述半导体集成电路包含用于自适应电压调节的电路，所述半导体集成电路包含通过一过程所选择的标准单元中的门，所述过程在执行计时分析中使用比正常高的电压。
在考虑本发明之后，将更全面地理解本发明的这些及其它方面。
附图说明
图1是根据本发明的方面用于设计集成电路的过程的流程图，
图2是根据本发明的方面包含实例性动态电压比例缩放电路的集成电路的框图。
图3是根据本发明的方面的过程的其它流程图。
图4是根据本发明的方面的集成电路的呈半框图格式的说明性视图。
图5是用于执行根据本发明的方面的设计操作的计算机系统的框图。
具体实施方式
图1是用于设计半导体集成电路的过程的流程图。在块111中，确定规范。通常，所述规范规定对集成电路的要求。所述规范可采取若干形式，且可(例如)以VHDL或Verilog代码(但所述VHDL或Verilog代码可基于所述规范)的形式或某一其它形式提供。在块113中，将所述规范转换成寄存器传送语言(RTL)描述。在本发明的方面中，所述规范包含提供预定义时间的信号延迟的电路。另外，虽然未显示，但可采用检验过程以确保所述规范与所述RTL描述之间的一致性。
将所述RTL描述提供给在块115中合成所述RTL描述的合成工具。市面上可购得各种合成工具。合成工具通常使用脚本及物理门描述库来创建半导体集成电路的逻辑门级实施方案。在许多情形中，所述合成工具使用标准单元实施方案，其中每一标准单元为通常预定义的大小且实施不同的逻辑功能。每一标准单元通常由门级电路(对于给定制造过程，其被特性化为晶体管级)构成，且所述门级电路的特性化允许所述合成工具在确定将使用可能不同的标准单元中的哪些单元、使用多少个单元及设计的实施方案的其它实施方案细节中估计整个设计的操作的不同方面。
在执行合成操作中，所述合成工具通常将试图以所产生的芯片满足操作要求(包含计时要求)的方式提供标准单元。由于考虑到正常制造过程变化所述芯片可具有不同的特性，且所述芯片可在不同的条件(例如，不同的供应电压或温度)下操作，因此所述合成工具通常将试图提供在过程、电压及温度变化的预期范围内满足计时要求的芯片的门级描述。因此，所述合成工具通常将包含静态计时分析特征，但有时静态计时分析由单独工具执行。出于图1的目的，假定静态计时分析特征由所述合成工具提供，但在一些实施例中，应理解，此特征经提供作为以一可能的重复方式与所述合成工具一起操作的单独工具。
在本发明的一方面中，增加电压变化的预期范围中的最低电压值且降低电压变化的预期范围中的最高电压值，但在各种实施例中可仅完成一者或另一者。举例来说，合成工具可预期标称供应电压介于从0.9伏的低电压到1.2伏的高电压的范围内，其中所述电压通常为轨到轨电压。在本发明的一方面中，可通知所述合成工具标称供应电压介于从1.0伏的低电压到1.1伏的高电压的范围内。在本发明的一些方面中，可通知所述合成工具标称低电压条件与标称高电压条件相同或大致相同，举例来说，两者均可以为1.1伏。或者，可通知所述合成工具标称供应电压介于从1.1伏的低电压到1.2伏的高电压的范围内，或可通知所述合成工具标称供应电压介于从0.9伏的低电压到1.0伏的高电压的范围内。
在许多情形中，在合成之后执行检验以确保由所述合成工具提供的门级网表与所述RTL描述及/或所述规范一致。各种检验工具为可用的，且可以是基于二元决策图(BDD)的工具、自动测试模式产生(ATPG)工具或者其它工具或工具的组合。
在块117中，由布局和布线工具接收所述门级合成。所述布局和布线工具确定半导体集成电路中单元的布局及所述单元之间的信号路由。出于论述的目的，假设所述布局和布线工具包含静态及动态计时分析特征，所述静态及动态计时分析特征可以一重复方式与所述工具的布局和布线特征一起操作。同样，可通知所述布局和布线工具标称供应电压介于从低电压到高电压的范围内，其中在本发明的方面中，将所述低电压规定为比通常将针对低电压所预期的高且将所述高电压规定为比通常将针对高电压所预期的低，或者如此规定所述低电压及所述高电压中的一者或另一者。
在一些实施例中，所述过程进一步包含芯片的制作，包含设计。在一些实施例中，且如图1中所图解说明，假设所述布局和布线工具能够对单元进行布局且满足设计准则，那么此后所述过程返回。在一些情形中，所述布局和布线工具不能这样做，且所述过程返回到合成块以进行所述设计的重新合成及其它操作。
在图1的过程中，且根据本发明的方面，包含供在自适应供电调节中使用的电路作为所述半导体集成电路的规定组件。在一些实施例中，所述电路实现自适应供电调节，在一些实施例中，所述电路提供自适应供电调节。
在一个实施例中，用于自适应供电调节的电路包含具有预定义标称信号延迟的芯片上电路，所述预定义标称信号延迟可因过程、电压及温度变化而不同。可以若干不同的方式来实施所述电路，例如，作为环形振荡器、由若干缓冲器及/或门形成的延迟线(有抽头的或无抽头的)或者使用其它电路元件。调谐作为电力提供到所述芯片上电路的电压电平(在一些实施例中，由芯片外电路执行)允许所述电路及因此芯片上集成电路的剩余部分以所需操作限度内的延迟操作。
图2中提供用于自适应供电调节的电路的实例性框图。图2的实例性电路向集成电路上的主电路提供轨电压。然而，在各种实施例中，用于自适应供电调节的电路可替代地提供由供电电路在设定轨电压中使用的控制信号。
图2的电路包含为方便起见而称为匹配的电路211的电路，例如环形振荡器、有抽头的延迟线或提供信号传播中的延迟的其它电路结构。所述延迟通常基于过程变化(即，用于集成电路的制造过程的变化)、电压变化(即，提供给所述电路的供应电压的变化)及温度变化(即，所述电路的操作温度的变化)。
向所述匹配的电路提供时钟信号。所述时钟信号可源自芯片外时钟源，但在许多实施例中，所述时钟信号由芯片上组件(例如PLL或DLL)可能地基于芯片外较低频率时钟源而产生。所述匹配的电路接收输入时钟信号并提供输出信号，所述输出信号为所述输入时钟信号的延迟版本。由所述匹配的电路提供的所述时钟信号的延迟中的一些延迟是由于向所述匹配的电路提供电力的供电轨的电压电平所致的。所述匹配的电路的输出由相位检测器213接收，所述相位检测器213也接收所述时钟信号。所述相位检测器确定所述匹配的电路的输出与所述时钟信号之间的相位差，其中所述相位差指示由所述匹配的电路提供的延迟。所述相位检测器向电压调节器215提供增与降信号。所述电压调节器基于所述增降信号增加或降低供电电压。向所述匹配的电路提供所述供电电压，其中预期增加的供电电压会降低所述匹配的电路的延迟。因此，所述电压调节器基于相位检测器输入驱动所述供电轨电压以具有相对于所述时钟信号所需的匹配的电路处理速度。
也向主电路217提供所述供电电压。所述主电路包含如规范中所规定且(例如)使用图1的过程实施的电路结构。因此，可通过向供电电压施加改变来调整所述主电路的操作速度以计及过程变化及温度变化。
将自适应供电调节电路包含于设计中提供许多益处。一个此种益处是，通过在设计过程中的使用，从而(例如)允许增加的慢转角电压假设及/或降低的快转角电压假设)，可设计出较小集成电路，此通常也指示电路所需要的功率的减少。此外，所述自适应供电调节电路减少电路以较高功率电平操作的周期。电路所需要的总功率的减少及以较高功率电平操作的周期的减少两者均可能产生芯片的可靠性及操作寿命的增加。此外，在许多情形中，较容易达到设计闭合，这是因为布局和布线操作较可能产生满足计时规范的电路，从而可能避免对通过重新合成设计所致的大量返工的需要。
图3是用于改进电路设计的过程的其它流程图。在块311中，将自适应供电调节电路包含于半导体集成电路的规范中。或者，可包含供在自适应供电调节中使用的电路，其中预期芯片外电路将结合所述供在自适应供电调节中使用的电路一起用于供电调节。在块313中，修改由合成工具使用的转角电压假设。通常，所述合成工具使用假设的低供电电压(通常还具有恰当过程及温度参数)来确定电路的“慢”操作且使用假设的高供电电压(同样通常还具有恰当过程及温度参数)来确定电路的“快”操作，其中目标为在慢条件及快条件两者下均进行正确电路操作。在许多实施例中，修改慢转角电压假设及快转角电压假设两者，其中通常所述慢转角电压增加到高于默认值或以其它方式预期的慢转角电压且所述快转角电压降低到低于默认值或以其它方式预期的快转角电压。在一些此类实施例中，将所述慢转角电压及所述快转角电压设定到相同电压或大致相同的电压。然而，在一些实施例中，仅修改所述慢转角电压假设，而在其它实施例中，仅修改所述快转角电压假设。举例来说，在一些实施例中，为所述合成工具提供增加的电压以供在确定慢转角的电路速度中使用。
在块315中，所述合成工具使用所述慢转角电压假设来合成所述电路。由于此慢转角电压假设比通常情况下高，因此所述合成工具能够使用较小晶体管且以其它方式降低确定供使用的单元及所述单元的特性中的单元计数。较小晶体管的使用及降低的单元计数实现需要减少的功率的较小半导体电路。
图4是包含根据本发明的方面的半导体集成电路的芯片的半框图。所述半导体集成电路包含I/O环411，如通常的情况一样，其显示为围绕在所述芯片的外围。逻辑处理块413及415显示为位于所述芯片的内部周围。功率调节块417位于所述集成电路的转角中。所述功率调节块设定所述芯片的电力线(通常称为轨)上的功率电平。延迟线及比较块419确定延迟线的操作速度是否指示操作速度的所需范围内的电路操作速度。所述延迟线及比较块向所述功率调节块提供一个或一个以上信号，所述一个或一个以上信号指示电路操作的速度是太低且因此所述功率调节块应增加功率电平、是太高且因此所述功率调节块应降低功率电平还是在恰当范围内。
图5是可用于执行根据本发明的方面的操作的计算机系统的框图。所述计算机系统包含处理器502。为方便起见，图中显示了单个处理器，在一些系统中可使用多个处理器。所述处理器经由系统总线503以操作方式耦合到主存储器404及I/O接口控制单元506。所述I/O接口控制单元经由I/O局部总线508以操作方式耦合到存储控制器510。所述系统进一步包含经由输入装置控制器520耦合到所述I/O局部总线的一个或一个以上用户输入装置522。
所述处理器经由所述I/O接口控制单元、所述I/O局部总线及所述存储控制器耦合到存储装置512。实施(例如)本文中所论述的设计工具的计算机程序指令513存储于所述存储装置上，直到所述处理器检索所述计算机程序指令且将其存储于所述主存储器中。所述处理器执行存储于所述主存储器中的计算机程序指令以实施本文中所论述的过程。举例来说，所述处理器经由(例如)所述用户输入装置从用户或者另一选择为或另外从所述存储装置接收设计信息、基于所述程序指令对所述设计信息执行操作(例如，合成及/或布局和布线操作)并将所得设计信息(例如，网表或最终设计)存储于所述存储器或存储装置中。
所述数据处理系统进一步包含经由显示控制器516耦合到所述I/O局部总线的多个显示装置或屏幕518。所述数据处理系统使用所述显示控制器及显示装置来显示信息，例如，所述设计信息或所述所得设计信息。
虽然已针对某些实施例描述了本发明，但应认识到，可以不同于所具体描述的方式来实践本发明。因此，应按权利要求书及其由本发明支持的非实质变化形式来理解本发明。
Claims (4)
1.一种用于设计集成电路的方法，其包括：
接收电路的寄存器传送级RTL描述；且
通过从标准单元库中选择单元来合成所述RTL描述以根据所述RTL描述来实施功能，所述单元选择部分地基于由所述RTL描述指示的计时要求，包括；
基于由所述RTL描述指示的计时要求确定慢转角的默认电压；
使用比所述慢转角的默认电压高的电压执行所述慢转角的计时分析；以及
包括用于设计所述集成电路的自适应供电调节电路。
2.根据权利要求1所述的方法，其进一步包括：
基于由所述RTL描述指示的计时要求确定快转角的默认电压；
使用比所述快转角的默认电压低的电压执行所述快转角的计时分析；且
其中，所述比所述慢转角的默认电压高的电压和所述比所述快转角的默认电压低的电压可以相同或不同。
3.根据权利要求2所述的方法，进一步包括使用信号路径，所述信号路径提供速度比较功能，所述速度比较功能用于影响所述集成电路的电力线的操作特性，其中，所述集成电路的所述电力线的所述操作特性包括电压特性。
4.根据权利要求1所述的方法，其中所述确定包括对通过合成所述RTL描述所提供的门级表示执行布局和布线操作。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/855,077 | 2007-09-13 | ||
| US11/855,077 US7802216B2 (en) | 2007-09-13 | 2007-09-13 | Area and power saving standard cell methodology |
| CN2008801103968A CN101821740B (zh) | 2007-09-13 | 2008-09-08 | 面积及功率节省标准单元方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801103968A Division CN101821740B (zh) | 2007-09-13 | 2008-09-08 | 面积及功率节省标准单元方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103425839A CN103425839A (zh) | 2013-12-04 |
| CN103425839B true CN103425839B (zh) | 2018-01-30 |
Family
ID=40452420
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310349436.7A Active CN103425839B (zh) | 2007-09-13 | 2008-09-08 | 面积及功率节省标准单元方法 |
| CN2008801103968A Active CN101821740B (zh) | 2007-09-13 | 2008-09-08 | 面积及功率节省标准单元方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801103968A Active CN101821740B (zh) | 2007-09-13 | 2008-09-08 | 面积及功率节省标准单元方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7802216B2 (zh) |
| JP (3) | JP2010539597A (zh) |
| CN (2) | CN103425839B (zh) |
| TW (1) | TWI394058B (zh) |
| WO (1) | WO2009035950A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7802216B2 (en) * | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
| US8516185B2 (en) * | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
| US8181144B2 (en) * | 2008-10-14 | 2012-05-15 | Lsi Corporation | Circuit timing analysis incorporating the effects of temperature inversion |
| JP5529555B2 (ja) * | 2010-01-20 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、動作電圧制御方法 |
| EP2469597A3 (en) | 2010-12-23 | 2016-06-29 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Multi-level integrated circuit, device and method for modeling multi-level integrated circuits |
| US9317647B2 (en) | 2014-03-31 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of designing a circuit and system for implementing the method |
| US20150355660A1 (en) | 2014-06-06 | 2015-12-10 | Qualcomm Incorporated | Enhanced core power reduction |
| US9977477B2 (en) * | 2014-09-26 | 2018-05-22 | Intel Corporation | Adapting operating parameters of an input/output (IO) interface circuit of a processor |
| WO2016197149A1 (en) | 2015-06-05 | 2016-12-08 | Taner Dosluoglu | Integrated system of pdn implementation and digital co-synthesis |
| US10169502B2 (en) | 2016-08-23 | 2019-01-01 | International Business Machines Corporation | Addressing of process and voltage points |
| CN107784136B (zh) * | 2016-08-24 | 2021-02-12 | 中国科学院微电子研究所 | 一种标准单元库的创建方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
| US5692160A (en) * | 1994-12-14 | 1997-11-25 | Vlsi Technology, Inc. | Temperature, process and voltage variant slew rate based power usage simulation and method |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3267756B2 (ja) * | 1993-07-02 | 2002-03-25 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH08339235A (ja) | 1995-06-14 | 1996-12-24 | Hitachi Ltd | 半導体集積回路 |
| KR100281907B1 (ko) * | 1998-10-29 | 2001-02-15 | 김덕중 | 인텔리전트 전력 집적 회로 및 이를 제조하는 방법 |
| JP2000195960A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 |
| JP4114291B2 (ja) * | 1999-01-20 | 2008-07-09 | ソニー株式会社 | 半導体装置およびその構成方法 |
| JP4028140B2 (ja) * | 1999-07-14 | 2007-12-26 | 松下電器産業株式会社 | 不要輻射解析方法 |
| DE19963813A1 (de) * | 1999-12-30 | 2001-07-19 | Infineon Technologies Ag | Schaltungsanordnung zur Regelung des Leistungsverbrauchs eines integrierten Schaltkreises |
| JP2002100967A (ja) * | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
| JP2002123501A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 半導体集積回路 |
| US6857110B1 (en) * | 2001-01-30 | 2005-02-15 | Stretch, Inc. | Design methodology for merging programmable logic into a custom IC |
| JP3478284B2 (ja) * | 2001-08-10 | 2003-12-15 | ソニー株式会社 | 半導体装置 |
| US6944780B1 (en) * | 2002-01-19 | 2005-09-13 | National Semiconductor Corporation | Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same |
| JP4108418B2 (ja) * | 2002-09-10 | 2008-06-25 | 松下電器産業株式会社 | 半導体集積回路の設計方法 |
| US7149903B1 (en) * | 2002-12-18 | 2006-12-12 | National Semiconductor Corporation | System and method for signal delay in an adaptive voltage scaling slack detector |
| TWI271031B (en) * | 2002-12-20 | 2007-01-11 | Minghao Mary Zhang | Designs of integrated circuits for high-speed signals and methods therefor |
| US7024649B2 (en) * | 2003-02-14 | 2006-04-04 | Iwatt | Multi-output power supply design system |
| JP4501352B2 (ja) * | 2003-03-31 | 2010-07-14 | ソニー株式会社 | 半導体装置 |
| JP4471582B2 (ja) * | 2003-04-21 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体集積回路及び回路設計装置 |
| JP2004327864A (ja) * | 2003-04-25 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路の低消費電力化設計方法 |
| US6944843B2 (en) | 2003-08-05 | 2005-09-13 | Bae Systems, Information And Electronic Systems Integration, Inc. | Method for providing a cell-based ASIC device with multiple power supply voltages |
| US7111266B2 (en) * | 2003-11-24 | 2006-09-19 | International Business Machines Corp. | Multiple voltage integrated circuit and design method therefor |
| US7178126B2 (en) * | 2004-01-21 | 2007-02-13 | Oki Electric Industry Co., Ltd. | Method of protecting a semiconductor integrated circuit from plasma damage |
| JP2005275783A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路のタイミング解析方法 |
| TWI262411B (en) * | 2004-05-07 | 2006-09-21 | Dorado Design Automation Inc | Integrated circuit design system |
| JP4905354B2 (ja) * | 2005-09-20 | 2012-03-28 | 富士通株式会社 | 電源電圧調整装置 |
| US7627839B1 (en) * | 2005-11-14 | 2009-12-01 | National Semiconductor Corporation | Process corner indicator and estimation circuit |
| JP4351207B2 (ja) * | 2005-11-16 | 2009-10-28 | 富士通マイクロエレクトロニクス株式会社 | タイミング検証方法及びタイミング検証装置 |
| JP4736822B2 (ja) * | 2006-01-25 | 2011-07-27 | 日本電気株式会社 | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム |
| JP2007226664A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の論理合成方法 |
| JP4629607B2 (ja) * | 2006-03-31 | 2011-02-09 | 富士通セミコンダクター株式会社 | 半導体集積回路のタイミング検証方法及びタイミング検証装置 |
| US7610571B2 (en) * | 2006-04-14 | 2009-10-27 | Cadence Design Systems, Inc. | Method and system for simulating state retention of an RTL design |
| US7716023B2 (en) * | 2007-02-13 | 2010-05-11 | Oracle America, Inc. | Multidimensional process corner derivation using surrogate based simultaneous yield analysis |
| US7739626B2 (en) * | 2007-04-20 | 2010-06-15 | Iwatt Inc. | Method and apparatus for small die low power system-on-chip design with intelligent power supply chip |
| US7802216B2 (en) | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
| JP4422179B2 (ja) * | 2007-10-19 | 2010-02-24 | 株式会社半導体理工学研究センター | 半導体集積回路のタイミング解析装置及び方法 |
-
2007
- 2007-09-13 US US11/855,077 patent/US7802216B2/en active Active
-
2008
- 2008-09-08 CN CN201310349436.7A patent/CN103425839B/zh active Active
- 2008-09-08 WO PCT/US2008/075632 patent/WO2009035950A1/en active Application Filing
- 2008-09-08 JP JP2010524938A patent/JP2010539597A/ja not_active Withdrawn
- 2008-09-08 CN CN2008801103968A patent/CN101821740B/zh active Active
- 2008-09-12 TW TW097135276A patent/TWI394058B/zh active
-
2010
- 2010-04-05 US US12/754,074 patent/US8423930B2/en active Active
-
2012
- 2012-12-04 JP JP2012265258A patent/JP2013102443A/ja not_active Withdrawn
-
2013
- 2013-04-09 US US13/859,512 patent/US8893063B2/en active Active
-
2015
- 2015-04-09 JP JP2015080182A patent/JP2015173270A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
| US5692160A (en) * | 1994-12-14 | 1997-11-25 | Vlsi Technology, Inc. | Temperature, process and voltage variant slew rate based power usage simulation and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100188060A1 (en) | 2010-07-29 |
| TW200933424A (en) | 2009-08-01 |
| US20090077514A1 (en) | 2009-03-19 |
| US8893063B2 (en) | 2014-11-18 |
| JP2015173270A (ja) | 2015-10-01 |
| JP2010539597A (ja) | 2010-12-16 |
| US8423930B2 (en) | 2013-04-16 |
| CN101821740B (zh) | 2013-09-18 |
| TWI394058B (zh) | 2013-04-21 |
| US20130214380A1 (en) | 2013-08-22 |
| WO2009035950A1 (en) | 2009-03-19 |
| CN101821740A (zh) | 2010-09-01 |
| JP2013102443A (ja) | 2013-05-23 |
| US7802216B2 (en) | 2010-09-21 |
| CN103425839A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103425839B (zh) | 面积及功率节省标准单元方法 | |
| US6532561B1 (en) | Event based semiconductor test system | |
| US20080034337A1 (en) | integrated circuit design closure method for selective voltage binning | |
| US20120016510A1 (en) | Device and method for controlling supply voltage/frequency using information of process variation | |
| JP2002543529A (ja) | 埋め込まれたコアを有する試験可能回路設計を形成する方法及び装置 | |
| JP4072322B2 (ja) | イベント型半導体テストシステム | |
| US10451674B2 (en) | Apparatus and method for at-speed scan test | |
| JP2008140821A (ja) | 半導体装置および半導体装置の設計方法 | |
| US6665843B2 (en) | Method and system for quantifying the integrity of an on-chip power supply network | |
| Venkataramani et al. | A test time theorem and its applications | |
| US20090276744A1 (en) | Operation timing verifying apparatus and program | |
| US20150046763A1 (en) | Apparatus and Method for Controlling Internal Test Controllers | |
| CN114080573A (zh) | 通用输入的可选输入缓冲器以及具有该缓冲器的微控制器 | |
| US7071754B2 (en) | Semiconductor integrated circuit and manufacturing method | |
| Poole | Self-timed logic circuits | |
| JP2011018137A (ja) | 低消費電力回路設計手法、及び半導体集積回路装置 | |
| US10402526B2 (en) | Integrated system of PDN implementation and digital co-synthesis | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| Zhang et al. | SoC TAM design to minimize test application time | |
| US6903997B2 (en) | Operation verification system and adaptive control system | |
| JP2003273234A (ja) | 動作検証システム、及び適応制御システム | |
| CN113678376A (zh) | 具有完全扫描覆盖的基于三态和通过栅极的电路 | |
| Βαρτζιώτης | Advanced methods for testing multi-core SoCs | |
| Kim et al. | Clock buffer and flip-flop co-optimization for reducing peak current noise | |
| JP2007226664A (ja) | 半導体集積回路の論理合成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |