CN114080573A - 通用输入的可选输入缓冲器以及具有该缓冲器的微控制器 - Google Patents

通用输入的可选输入缓冲器以及具有该缓冲器的微控制器 Download PDF

Info

Publication number
CN114080573A
CN114080573A CN202080046200.4A CN202080046200A CN114080573A CN 114080573 A CN114080573 A CN 114080573A CN 202080046200 A CN202080046200 A CN 202080046200A CN 114080573 A CN114080573 A CN 114080573A
Authority
CN
China
Prior art keywords
input
voltage
microcontroller
input buffer
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080046200.4A
Other languages
English (en)
Inventor
R·L·赫尔
V·甘乔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN114080573A publication Critical patent/CN114080573A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

一个或多个实施方案整体涉及微控制器输入/输出(I/O)，并且限制或禁用在通用输入处的静态电流汲取，包括在电压输入可能低于供电电压的低功率情况下。在一些实施方案中，通用输入可包括可选择输入缓冲器和逻辑部件，该逻辑部件被配置为选择性地启用与和通用输入的输入电压基本相同的电压域相关联的输入缓冲器，并且选择性地禁用其它输入缓冲器。

Description

通用输入的可选输入缓冲器以及具有该缓冲器的微控制器
优先权声明
本申请要求2019年6月27日提交的美国临时专利申请第62/867553号的权益，该临时专利申请的内容和公开内容据此全文以引用方式并入本文。
技术领域
本公开整体涉及微控制器的通用输入，并且更具体地，一些实施方案涉及当通用输入处于比与该输入相关联的微控制器的电压源域更低的电压域时选择性地禁用静态电流汲取。
背景技术
通用输入输出(GPIO)引脚是集成电路(IC)(诸如微控制器，但不限于此)中的非专用数字信号引脚。由于GPIO引脚没有预定用途，因此GPIO引脚的用途和行为可以由较高级别系统或电路的设计者定义和实现。通常，GPIO引脚与输入(即，“通用输入”)或输出(即，“通用输出”)相关联并且与指定供电电压相关联。选择经由GPIO引脚与微控制器连接的外部设备，该外部设备在接近GPIO引脚的供电电压的电压电平(例如，数字电压电平)下工作。
附图说明
虽然本公开以特别指出并清楚地要求保护具体实施方案的权利要求书作为结尾，但当结合附图阅读时，通过以下描述可更容易地确定本公开范围内的实施方案的各种特征和优点，在附图中：
图1是示出根据一个或多个实施方案的微控制器的通用输入的框图。
图2是示出根据一个或多个实施方案的多电压微控制器系统的通用输入的框图。
图3是示出根据一个或多个实施方案的用于确定和/或生成用于设置通用输入的电压域的控制信号的系统的框图。
图4是示出根据一个或多个实施方案的过程的流程图。
图5是示出根据一个或多个实施方案的多电压源微控制器的框图。
图6是示出根据一个或多个实施方案的唤醒电路的框图。
图7是示出根据一个或多个实施方案的可用于实现各种功能、操作、动作、过程和/或方法的电路的框图。
具体实施方式
在以下具体实施方式中，参考了形成本公开的一部分的附图，并且在附图中以举例的方式示出了可实施本公开的实施方案的特定示例。充分详细地描述了这些实施方案，以使本领域的普通技术人员能够实践本公开。然而，可利用其他实施方案，并且可在不脱离本公开的范围的情况下进行结构、材料和过程的变化。
本文所呈现的图示并不旨在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文所呈现的附图未必按比例绘制。为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不意味着该结构或部件在尺寸、组成、配置或任何其他属性方面必须是相同的。
以下描述可包括示例以帮助本领域的普通技术人员实践本发明所公开的实施方案。使用术语“示例性的”、“通过示例”和“例如”是指相关描述是说明性的，虽然本公开的范围旨在涵盖示例和法律等同形式，但使用此类术语并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征或功能等。
应当容易理解，如本文一般所述并且在附图中示出的实施方案的部件可被布置和设计成多种不同的配置。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而是仅代表各种实施方案。虽然实施方案的各个方面可在附图中呈现，但是附图未必按比例绘制，除非特别指明。
此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。
本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。
结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑部件、分立硬件部件或设计成实施本文所描述的功能的其任何组合来实现或实施。通用处理器(在本文中可也称为“主机处理器”或简称“主机”)可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。
实施方案可根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将操作动作描述为顺序过程，但是这些动作中的许多动作可在另一序列中、并行地或基本上同时地执行。此外，可重新安排动作的顺序。过程可以对应于方法、线程、函数、程序、子例程、子程序等。此外，本文所公开的方法可以在硬件、软件或两者中实现。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。
除非明确说明此类限制，否则使用名称诸如“第一”、“第二”等对本文的元件的任何引用不限制那些元件的数量或顺序。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一组元件可包括一个或多个元件。
如本文所用，涉及给定参数、属性或条件的术语“基本上”是指并且包括在本领域的普通技术人员将会理解的给定参数、属性或条件满足小程度的方差的程度，诸如例如在可接受的制造公差内。以举例的方式，取决于基本上满足的具体参数、属性或条件，参数、属性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。
静态电流是在缓冲器处或更具体地在形成缓冲器的一个或多个CMOS(互补金属氧化物半导体)设备处引起静态功率消耗的泄漏电流。在微控制器的情况下，预期(即，通常被假设)CMOS输入缓冲器具有0安培静态电流汲取。然而，本公开的发明人已知的常规CMOS输入缓冲器在其输入电压处于微控制器的电源的电压轨时，或者至少在此类轨的设备阈值内时，并且当此类CMOS输入缓冲器包括具有可忽略的泄漏的晶体管时表现出此类0安培静态电流汲取(例如，如果小于1纳安(nA)，则CMOS输入缓冲器的泄漏电流可被认为是0安培)。
当外部设备(例如，传感器、通信端口、总线，但不限于此)在比微控制器的供电电压的电压域更低的电压域下工作时，即输入电压超出此类电压轨的设备阈值(并且因此低于将外部设备连接到微控制器的通用输入的电压域)，本公开的发明人现在理解到输入的输入缓冲器(例如，更一般地，数字输入缓冲器、缓冲器栅极或三态缓冲器，但不限于此)可以汲取静态电流，而与输入引脚上的信号的逻辑状态无关。作为非限制性示例，如果微控制器的供电电压为5伏并且在输入缓冲器处接收的输入电压为1.8伏(例如，在外部设备的电压域中观察到高逻辑状态)，则由于输入电压与微控制器的供电电压之间存在电压差，输入缓冲器将会汲取静态电流。
响应于打开输入缓冲器(有时称为“降低跳变点”)，可以选择改变电压阈值。降低输入缓冲器的跳变点可能导致静态电流汲取发生在更靠近电压轨的输入电压处，然而，本公开的发明人理解到，当连接到低于微控制器的供电电压的电压域时，降低跳变点不会禁用在缓冲器处的静态电流汲取。
如本文所用，术语“无静态电流汲取”和“零静态电流汲取”应理解为涵盖零电流的情况和不合理的静态电流的情况。不合理的可以由阈值限定，并且因此涵盖处于或低于指定阈值的静态电流。作为非限制性示例，指定阈值可以是设备的指定睡眠电流或设备(例如，微控制器或其他集成电路，但不限于此)的指定低功率电流的百分比。作为非限制性示例，对于低功率微控制器，在某些情况下，等于或小于设备的睡眠电流或低功率电流的1％的静态电流可被认为是零静态电流。
如本文所用，在本文中将一个或多个元件称为“可选”是指此类元件共同地、单独地或作为组合可响应于一个或多个控制信号而工作。作为非限制性示例，响应于一个或多个控制信号，可启用或禁用本文讨论的可选元件。
一些实施方案整体涉及用于当微控制器(MCU)的通用输入处于比与该通用输入相关联的MCU的供电电压域更低的电压域时选择性地禁用静态电流汲取的装置。
一些实施方案整体涉及当将输入电压域与MCU的供电电压域连接时调整MCU的通用输入的电压轨，其中该输入电压域低于MCU的供电电压域。
一个或多个实施方案整体涉及包括第一输入缓冲器和第二输入缓冲器的MCU的通用输入。第一输入缓冲器与通用输入相关联并且由MCU供电电压供电。第二输入缓冲器与通用输入相关联并且由第二供电电压(例如，调节电压源，但不限于此)供电，该第二供电电压具有比MCU供电电压的电压域更低的电压域，通常该第二供电电压基本上等于通用输入的最低电压域。第一输入缓冲器和第二输入缓冲器共享来自通用输入的输入引脚焊盘的共同输入。换言之，第一输入缓冲器和第二输入缓冲器各自操作地联接到通用输入的焊盘。
在一个或多个实施方案中，可经由控制信号选择性地启用和禁用通用输入的第一输入缓冲器和第二输入缓冲器，从而选择性地启用/禁用在通用输入处的静态电流汲取。在一个实施方案中，用于生成用于启用/禁用第一输入缓冲器和第二输入缓冲器的控制信号的信息可存储在读写控制寄存器处。在一个实施方案中，可通过MCU的寄存器映射的方式访问读写寄存器(例如，由设计者或主机过程，但不限于此)，换言之，控制寄存器可以是存储器映射寄存器。作为非限制性示例，控制寄存器的位可操作地联接到第一输入缓冲器和第二输入缓冲器的相应启用输入，或者可由被配置为使启用信号断言/解除断言到输入缓冲器的相应启用输入的数字逻辑部件读取。
在一个或多个实施方案中，第二供电电压是在MCU内部生成的调节供电电压。作为非限制性示例，可经由MCU的板载电压调节器将第一供电电压调节到第二供电电压。
图1是示出根据一个或多个实施方案的MCU的通用输入100的示意图，该MCU包括被配置为选择性地禁用通用输入100处的静态电流汲取的电路。如图1所示出，通用输入100可包括静态电流汲取截止电路102、电源引脚126的电源引脚焊盘104、输入引脚130的输入引脚焊盘108和板载电压调节器106。如本文所用，设备的“板载”元件(例如，MCU的板载电压调节器，但不限于此)是位于设备处的元件，作为非限制性示例，在集成电路芯片、系统或封装的情况下由设备的集成电路实现。
电源引脚焊盘104可被配置用于经由电源引脚126操作地联接到提供供电电压VA的MCU的电压源(其可以是MCU的多个供电电压或MCU的供电电压中的一者，但不限于此)。在图1所示出的具体示例中，电源引脚焊盘104可操作为用于操作地联接到外部电压源124，该外部电压源可以是包括通用输入100的MCU的电压源。图1示出电源引脚126和外部电压源124，其中虚线表示它们在通用输入100外部，并且它们是通用输入100的可选元件。
板载电压调节器106的输入可以操作地联接到电源引脚焊盘104，并且板载电压调节器106的输出可以操作地联接到静态电流汲取截止电路102及其元件，如本文所讨论。板载电压调节器106可被配置为响应于在板载电压调节器106的输入处接收到的供电电压VA而生成并提供调节供电电压VB。如本文所讨论的，在一些实施方案中，调节供电电压VB可以是在本文中也被表征为逻辑电压电平域的数字供电电压。
通用输入100可被配置为向静态电流汲取截止电路102提供供电电压VA和调节供电电压VB两者。
输入引脚焊盘108可被配置用于经由输入引脚130操作地联接到外部设备128，并且更通常地被配置为便于外部设备128与通用输入100的操作联接。具体设想的是，在输入引脚焊盘108处的输入电压VIN的值将是已知的或指定的，并且因此可以选择调节供电电压VB以匹配操作地联接到输入引脚焊盘108的设备的输入电压域，即输入电压VIN。值得注意的是，只要VIN在VB的阈值电压内，VIN可以低于VB。在各种实施方案中，VB的值可以选择为在VIN的最低指定电压的阈值电压内。
在一个或多个实施方案中，通用输入100可包括被布置成选择性地禁用在通用输入100处的静态电流汲取的电路。在一个实施方案中，电路可包括静态电流汲取截止电路102，该静态电流汲取截止电路通常被配置为选择性地启用和禁用通用输入100的静态电流汲取。静态电流汲取截止电路102可包括可选输入缓冲器110(此处为两个输入缓冲器，即第一输入缓冲器112和第二输入缓冲器114)。控制逻辑部件122可以操作地联接到第一输入缓冲器112和第二输入缓冲器114的相应“启用”输入EN，并且操作地联接到可选多路复用器(MUX)120的选择输入，该可选多路复用器具有分别操作地联接到第一输入缓冲器112和第二输入缓冲器114的输出的输入IN0和IN 1。第一输入缓冲器112和第二输入缓冲器114的相应输入IN可以操作地联接到输入引脚焊盘108。可将供电电压VA和调节供电电压VB分别提供给静态电流汲取截止电路102及其部件，分别包括第一输入缓冲器112和第二输入缓冲器114的电源输入。
在一些实施方案中，控制逻辑部件122可被配置为生成控制信号，诸如ENA和ENB的断言/解除断言，但不限于此。在一些实施方案中，控制逻辑部件122可响应于状态信息(诸如关于包括通用输入100的设备的功率模式的信息)而生成控制信号。
在设想的使用情况下，假设供电电压VA为5伏并且调节供电电压VB为1.8伏。向第二输入缓冲器114提供供电电压VA，并且向第一输入缓冲器112提供调节供电电压VB。在输入引脚焊盘108处的输入电压VIN为1.8伏(或在如上所述的1.8伏的设备阈值内)。因此，外部设备128在比通用输入100的其余部分更低的电压域(即，1.8v<5v)下工作，并且更具体地，在输入引脚焊盘108处的输入电压VIN处于比供电电压VA更低的电压域处。响应于状态信息(作为非限制性示例)包括：提供的控制信号(例如，控制寄存器的控制位(未示出))，控制逻辑部件122启用第一输入缓冲器112并且禁用第二输入缓冲器114(例如，通过将启用信号ENA解除断言到第二输入缓冲器114的输入EN，并且使启用信号ENB断言到第一输入缓冲器112的输入EN)。更具体地，在一个实施方案中，响应于启用信号ENA的解除断言，控制逻辑部件122通过保持第二输入缓冲器114的输入EN处的逻辑“0”来禁用第二输入缓冲器114，并且响应于启用信号ENB的断言，通过断言和保持第一输入缓冲器112的输入EN处的逻辑“1”来启用第一输入缓冲器112。在第一输入缓冲器112处，由于VIN和VB均为1.8伏(实际上，VIN可能比VB低一点，这取决于设备特性，例如，VIN可以在VB的MOSFET设备阈值电压内)，因此在第一输入缓冲器112处不存在静态电流汲取。换言之，由于VIN基本上等于VB，因此在第一输入缓冲器112处不存在静态电流汲取。
MUX 120被配置为选择并输出第一输入缓冲器112和第二输入缓冲器114的输出中的一者或另一者，该第一输入缓冲器和该第二输入缓冲器设置在MUX 120的相应输入IN 0和输入IN 1处。在图1中，第一输入缓冲器112和第二输入缓冲器114的输出分别操作地联接到MUX 120的输入IN 0和输入IN 1—在第二输入缓冲器114的情况下，经由电压移位器，此处为将供电电压电平VA向下转换为调节供电电压电平VB(即逻辑电平)的下移缓冲器118。可将MUX 120的输出供应到MCU 132的逻辑电路(例如，集成电路，但不限于此)以及根据需要在其中实现的部件。可经由ENA/ENB控制MUX 120以通过或响应于用于启用/禁用第二输入缓冲器114和/或第一输入缓冲器112的启用装置(例如，控制逻辑部件122，但不限于此)对输入IN 0和输入IN 1处的信号进行选择。在图1所示出的具体示例中，可通过由控制逻辑部件122提供的控制信号ENA/ENB控制MUX 120，使得当启用第二输入缓冲器114(并且第一输入缓冲器112被禁用)时，选择IN 1，并且当启用第一输入缓冲器112(并且第二输入缓冲器114被禁用)时，选择IN 0。MUX 120是可选的，因此在附图未示出的一些实施方案中，第一输入缓冲器112和第二输入缓冲器114的输出可以是未复用的，并且作为非限制性示例，经由MCU 132的逻辑电路操作地联接到MCU的相同或不同外围设备。此外，在一些实施方案中，具体设想的是，控制逻辑部件122可被配置为使得ENA和ENB均可被设置为等于0，禁用两个输入缓冲器，在这种情况下，MUX 120可被配置为随机地选择IN 0和IN 1中的一者。
在一些情况下，作为非限制性示例，当VB基本上等于MCU的逻辑电压电平时，MCU132的控制逻辑部件122、MUX 120和/或逻辑电路可在基本上在调节供电电压VB的电压域下工作。换言之，第二输入缓冲器114可与外部设备128连接，该外部设备在比包括通用输入100的MCU的集成电路的电压域更高的电压域下工作。在一些实施方案中，通用输入100可包括在包括第二输入缓冲器114的路径上的第一电压移位器和第二电压移位器(此处为上移缓冲器116和下移缓冲器118)。上移缓冲器116被配置为在与调节供电电压VB(例如，逻辑电压电平)相称的电压域中将由控制逻辑部件122提供的信号ENA移位到与供电电压VA相称的电压电平。下移缓冲器118被配置为将由第二输入缓冲器114输出的数字化结果134从处于与供电电压VA相称的电压域中的电平移位到与适用于MUX 120的调节供电电压VB相称的电平(例如，逻辑电压电平)。因此，上移缓冲器116被布置在第二输入缓冲器114的启用输入路径上，并且因此下移缓冲器被布置在第二输入缓冲器114的输出路径上。
使用替代性案例作为示例来说明上移缓冲器116和下移缓冲器118的设想操作，如果当Vin＝1.8V并且供电电压VA为5V时，控制逻辑部件122启用第二输入缓冲器114而不是第一输入缓冲器112，则提供给上移缓冲器116的电压是VA，因此响应于控制逻辑部件122在信号ENA上提供的逻辑“1”，上移缓冲器116输出5伏信号(在该示例中，信号ENA上的逻辑“1”为约1.8V，其高于上移缓冲器116的跳变点)。在第二输入缓冲器114的输入IN处的1.8伏信号(即，Vin)和在启用输入EN处的5伏信号足以使第二输入缓冲器114跳变，该第二输入缓冲器也输出5伏信号，因为其由供电电压VA供电。将第二输入缓冲器114的输出提供给下移缓冲器118的输入，该下移缓冲器被配置为响应于从第二输入缓冲器114接收到5伏信号而输出1.8伏信号(即，在本示例中与调节供电电压VB相称的电平)。
值得注意的是，在该替代性案例中，当Vin(1.8V)足够高以使第二输入缓冲器114跳变时，只要信号ENA被断言，VA和VIN之间的差值就足以引起在第二输入缓冲器114处的静态电流汲取。当信号ENA被解除断言时，在第二输入缓冲器114处不存在静态电流汲取。
一些实施方案整体涉及多电压MCU，其中一个或多个通用输入(GPI)可与第一电压域(例如，MCU的供电电压域，但不限于此)相关联，并且一个或多个通用输入可与低于第一电压域的第二电压域相关联。
图2示出了根据一个或多个实施方案的多电压微控制器系统的通用输入200的示意图。在图2所示出的具体示例中，多电压微控制器系统的通用输入200包括上文参考图1讨论的通用输入100，但是为了简洁起见，未示出控制逻辑部件122和外部电压源124。通用输入200还包括第二通用输入204，该第二通用输入至少部分地与不同于通用输入100的电压域(即电压域VC)相关联。输入缓冲器208由调节供电电压VB供电，并且输入缓冲器212由供电电压VC供电。
第二通用输入204包括操作地联接到输入缓冲器208和输入缓冲器212的相应输入的输入引脚焊盘206。当通过启用信号ENA/ENB启用输入缓冲器212时，上移缓冲器210将数字启用信号ENA从调节供电电压VB的逻辑电压电平转换为供电电压VC的电压电平(输入缓冲器212的电压域)并且向输入缓冲器212的启用输入提供上移的ENA。在输入缓冲器212的相应输入引脚处接收输入电压VIN，并且响应于VIN和上移的ENA，输入缓冲器212在电压域VC处提供数字化结果214。在下移缓冲器216处接收数字化结果214，该下移缓冲器将数字化结果214转换为调节供电电压VB的电压域(此处为MCU的逻辑电平电压域)，并且向多路复用器218提供(现在为下移)数字化结果214。
当通过提供给输入缓冲器208的启用输入的启用信号ENB来启用输入缓冲器208时，在输入缓冲器208的相应输入处接收输入电压VIN，并且输入缓冲器208在调节供电电压VB的电压域处输出数字化结果220。将该数字化结果220提供给多路复用器218。多路复用器218响应于启用信号ENA/ENB而选择具有数字化结果214或数字化结果220的输入中的一者，并向MCU逻辑部件提供在其选择的输入处的信号。
值得注意的是，通用输入100和通用输入204具有共同数字电压源、调节电压VB。VB取决于VA并且因此通用输入204可在供电电压VC和调节供电电压VB之间进行选择，该调节供电电压VB不取决于供电电压VC。换言之，VC和VB是独立的，这为系统提供更高的灵活性。
图2所示的供电电压VA、VB和VC的具体布置(供电电压VA被调节到调节供电电压VB和供电电压VC(及任何附加供电电压))是示例性的，并且其他布置方式涵盖在本说明书中。作为非限制性示例，供电电压VA、VB和VC中的一者或多者可由交换网络供应。作为另外的非限制性示例，可从多个板载电压调节器(例如，通过多路复用器，但不限于此)选择调节供电电压VB。作为另外的非限制性示例，可由板载电压调节器将另一供电电压调节为供电电压VA和供电电压VB两者，该板载电压调节器被配置为在第一模式期间调节其它供电电压以提供供电电压VA并且在第二模式期间调节其它供电电压以提供调节供电电压VB。
值得注意的是，与由VC供电的输入缓冲器(例如，输入缓冲器212)相关联的电压移位器可被配置为移位到电压电平VC，而无论电压电平VC是高于还是低于电压电平VB。因此，在上文讨论中，当VC高于VB时通常称为ENA信号的电压上移，在VC低于VB的情况下可通常称为电压下移。本领域普通技术人员已知的任何合适的电路和/或设备可用于进行电压移位。作为非限制性示例，可使用专用上下电压移位器以及在不考虑哪个电压域更高或更低的情况下工作的上/下移位器。
如本文所讨论，在一些实施方案中，响应于一个或多个用户指定参数(即，GPI的用户)，可确定和/或生成用于设置GPI的电压域并由此选择性地禁用静态电流汲取的控制信号。作为非限制性示例，响应于检测到外部设备与输入引脚焊盘的联接，可提供此类用户指定参数，响应于电源管理协议或响应于其他设置，该输入引脚焊盘的电压域低于MCU的供电电压域。
图3是示出根据一个或多个实施方案的用于确定和/或生成控制信号(例如，ENA和ENB，但不限于此)的系统300的框图，该控制信号用于设置GPI(例如，通用输入100或通用输入200，但不限于此)的电压域。如图3所示，系统300可包括控制寄存器302和控制逻辑部件304。
控制寄存器302可被配置为存储指示电压域的一个或多个控制位，并且在设想操作中，控制逻辑部件304可被配置为读取控制寄存器302的控制位，确定响应于读取控制位的控制信号，并且向GPI的可选输入缓冲器提供控制信号选择。在参考图1和图2讨论的情况下，选择可包括启用信号ENA/ENB。在一个实施方案中，作为非限制性示例，存储在控制寄存器302处并由控制逻辑部件304读取的控制位可以在GPI的设置期间或实时地由用户指定。
图4是示出根据一个或多个实施方案的用于选择性地禁用在MCU的通用输入处的静态电流汲取的过程400的流程图。
在操作402中，过程400接收供电电压。在一些实施方案中，供电电压由外部电压源(例如，外部电压源124，但不限于此)生成，并且经由MCU的电源引脚(例如，电源引脚126或可操作为用于操作地联接到电源引脚(诸如电源引脚焊盘202、502、504或506)的引脚)接收。在其它实施方案中，可将在MCU处接收的外部供电电压调节为该供电电压。
在操作404中，过程400生成响应于供电电压的调节供电电压。在一些实施方案中，电压调节器(例如，板载电压调节器106或板载电压调节器508，但不限于此)生成调节供电电压。调节供电电压的电压电平在最低指定输入电压的设备阈值内(例如，输入缓冲器112、输入缓冲器208或输入缓冲器518的设备(例如，MOSFET晶体管，但不限于此)的设备阈值，但不限于此)。
在操作406中，过程400向第一通用输入的第一输入缓冲器(例如，第一输入缓冲器112、输入缓冲器208或输入缓冲器518，但不限于此)提供调节供电电压。
在操作408中，过程400向第一通用输入的第一可选输入缓冲器的第二输入缓冲器(例如，第二输入缓冲器114，但不限于此)提供供电电压。
在操作410中，当在第一通用输入处的输入电压小于第一供电电压时，过程400启用第一输入缓冲器并且禁用第二输入缓冲器，由此选择性地禁用在通用输入处的静态电流汲取。在一些实施方案中，控制逻辑部件(例如，控制逻辑部件122，但不限于此)可生成启用第一输入缓冲器并禁用第二输入缓冲器，由此选择性地禁用在第一通用输入处的静态电流汲取的启用信号。
在操作412中，过程400可以可选地在微控制器的最低电压可配置睡眠模式期间连续地供应(例如，生成和提供)调节供电电压。在一些实施方案中，生成在操作406中的调节供电电压的电压调节器连续地提供调节供电电压。在一些实施方案中，当包括通用输入的微控制器处于最低电压模式时，通用输入使用约1微安(uA)或更小的电流来工作。更具体地，板载电压调节器可在最低电压模式期间使用约1uA或更小以生成提供给通用输入的调节供电电压。
图5是根据一个或多个实施方案的多电压源微控制器500的示意图。图1和图2所示的布置可以分别表征为单电压源和多电压源，因为它们分别包括单个电源引脚焊盘104和双电源引脚焊盘104和202。
多电压源微控制器500包括第一电源引脚焊盘502、第二电源引脚焊盘504和更多可选电源引脚焊盘506，该更多可选电源引脚焊盘可操作为用于操作地联接到各个电压供应源，此处的电压供应源包括分别提供供电电压VA(0)、VA(1)至VA(N)的第一电压源、第二电压源和第N电压源。电源引脚焊盘中的至少一个电源引脚焊盘操作地联接到电压调节器(此处为电压调节器508)，该电压调节器被配置为生成响应于供电电压VA(0)的调节供电电压VB。
多电压源微控制器500可被配置为向通用输入510以及相应的各个输入缓冲器：输入缓冲器512、输入缓冲器514、输入缓冲器516和输入缓冲器518提供供电电压VA(0)、VA(1)至VA(N)和调节供电电压VB。输入引脚焊盘520操作地联接到输入缓冲器512、输入缓冲器514、输入缓冲器516和输入缓冲器518中的每一者的输入。可通过控制信号控制输入缓冲器512、输入缓冲器514、输入缓冲器516和输入缓冲器518中的每一者，该控制信号在操作地联接到映射的控制寄存器522的相应启用输入处接收。虽然图5未示出，但是映射的控制寄存器522与输入缓冲器之间的相应控制信号路径可包括电压移位电路，例如上移缓冲器116和下移缓冲器118，但不限于此。
在操作中，映射的控制寄存器522被布置成启用输入缓冲器512、输入缓冲器514、输入缓冲器516和输入缓冲器518中的相应一者(该输入缓冲器的供电电压与在输入引脚焊盘520处接收到或预期接收的输入信号的电压相称)，并且禁用输入缓冲器512、输入缓冲器514、输入缓冲器516和输入缓冲器518中的其它输入缓冲器以防止静态电流汲取。映射的控制寄存器522还被布置成当VIN小于VA(0)至VA(N)时禁用输入缓冲器512、输入缓冲器514和输入缓冲器516，并且启用输入缓冲器518，从而禁用在通用输入510处的静态电流汲取。
在一个或多个实施方案中，板载电压调节器(诸如板载电压调节器106和板载电压调节器508，但不限于此)可被配置为连续生成本文公开的调节供电电压。作为非限制性示例，此类板载电压调节器可以是用于向MCU的至少一些集成电路提供调节供电电压的“始终接通”型电压调节器，该MCU更通常地包括除通用输入或可选输入缓冲器之外的集成电路。
在一个或多个实施方案中，此类板载电压调节器可被配置为连续生成响应于电流源的调节供电电压，至少部分地基于包括板载电压调节器的设备的最低功率消耗或其它期望的功率消耗来指定该电流源。在一个或多个实施方案中，最低功率消耗可对应于包括板载电压调节器的设备的睡眠模式或最低功率模式。作为非限制性示例，由于在设备的特定功率模式期间的功率消耗限制，可从1uA或更小的电流生成调节供电电压，从而使用1uA或更小的电流为通用输入(例如，通用输入100或204，但不限于此)供电。
使用始终接通型电压调节器可能很方便，因为除了其它原因之外，MCU通常包括用于为通用输入供电以外的其他用途的此类电压调节器。值得注意的是，本领域普通技术人员会认识到所公开的实施方案所涵盖的用于生成调节供电电压的很多合适的布置，包括但不限于经由MCU的调节供电电压引脚提供调节供电电压的板载电压调节器或外部电压调节器。
本领域普通技术人员会认识到所描述的实施方案的很多优点和用途。一种此类使用案例是在设备处于低功率工作模式时在通用输入处用于进行有效的活动检测。静态电流汲取可能耗尽电源(诸如电池)或导致设备在低功率规格之外工作。
图6是示出唤醒电路600的框图，该唤醒电路用于经由GPIO 602操作地联接到传输介质(诸如用于以太网总线的同轴缆线或双绞线，但不限于此)。GPIO 602可以是或包括通用输入100，但不限于此。
诸如当通过总线发射和接收数据时，GPIO 602和活动检测器604可以在与低功率模式或操作域相关联的低功率域614中工作。当处于低功率模式下，电源管理单元606经由控制信号电源管理控制616配置GPIO 602以禁用静态电流汲取。作为非限制性示例，控制信号电源管理控制616可包括用于禁用图1的第二输入缓冲器114并且启用第一输入缓冲器112的ENA和ENB，从而在低功率模式下工作时禁用在GPIO 602处的静态电流汲取。当处于低功率模式下时，GPIO 602可接收总线活动608(例如，电压电平，但不限于此)，并且向活动检测器604提供这些信号的数字化版本，作为数字化总线活动610。活动检测器604被配置为检测有效的总线活动(例如，在阈值内或具有足够的持续时间的电压电平，但不限于此)，并且提供活动报告信号612以告知电源管理单元606已经检测到有效的总线活动。响应于指示有效的总线活动的活动报告信号612，电源管理单元606可以采取适当动作，包括但不限于为包括唤醒电路600的设备打开电源，并且经由控制信号电源管理控制616为工作电源模式配置GPIO 602。
图7是示出电路700的框图，在一些实施方案中，该电路可用于实现本文所公开的各种功能、操作、动作、过程和/或方法。电路700包括操作地联接到一个或多个装置(在本文中有时称为“存储装置704”)(诸如数据存储设备，但不限于此)的一个或多个处理器702(在本文中有时称为“处理器702”)。存储装置704包括存储在其上(例如，存储在计算机可读存储器上)的机器可执行代码706，并且处理器702包括逻辑电路708。机器可执行代码706包括描述可由逻辑电路708实现(例如，由该逻辑电路执行)的功能元件的信息。逻辑电路708适于实现(例如，执行)由机器可执行代码706描述的功能元件。当执行由机器可执行代码706描述的功能元件时，电路700应被视为被配置用于执行本文所公开的功能元件的专用硬件。在一些实施方案中，处理器702可被配置为按顺序、同时地(例如，在一个或多个不同的硬件平台上)或在一个或多个并行过程流中执行由机器可执行代码706描述的功能元件。
当由处理器702的逻辑电路708实现时，机器可执行代码706被配置为调整处理器702以执行本文所公开的实施方案的操作。例如，机器可执行代码706可被配置为调整处理器702以执行针对通用输入100、通用输入200、系统300、多电压源微控制器500和唤醒电路600所讨论的操作中的至少一部分操作或全部操作，但不限于此。
作为特定的非限制性示例，机器可执行代码可被配置为指示处理器702执行通用输入100、通用输入200、系统300、过程400、微控制器500和唤醒电路600的至少一些功能，但不限于此。
处理器702可包括通用处理器、专用处理器、中央处理单元(CPU)、MCU、可编程逻辑控制器(PLC)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑部件、分立硬件部件、其他可编程设备或被设计成执行本文所公开的功能的它们的任何组合。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。需注意，通用处理器(在本文中可也称为主机处理器或简称主机)可以是微处理器，但在替代方案中，处理器702可包括任何常规处理器、控制器、微控制器或状态机。处理器702也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。
在一些实施方案中，存储装置704包括易失性数据存储装置(例如，随机存取存储器(RAM)，但不受限于此)、非易失性数据存储装置(例如，闪存存储器、硬盘驱动器、固态驱动器、可擦可编程只读存储器(EPROM)，但不限于此)。在一些实施方案中，处理器702和存储装置704可被实现为单个设备(例如，半导体器件产品、片上系统(SOC)，但不限于此)。在一些实施方案中，处理器702和存储装置704可被实现为单独的设备。
在一些实施方案中，机器可执行代码706可包括计算机可读指令(例如，软件代码、固件代码，但不限于此)。作为非限制性示例，计算机可读指令可由存储装置704存储，由处理器702直接访问，并且由处理器702使用至少逻辑电路708执行。同样作为非限制性示例，计算机可读指令可被存储在存储装置704上，被传输到存储器设备(未示出)以供执行，并且由处理器702使用至少逻辑电路708来执行。因此，在一些实施方案中，逻辑电路708包括能够以电气方式配置的逻辑电路708。
在一些实施方案中，机器可执行代码706可描述要在逻辑电路708中实现以执行功能元件的硬件(例如，电路)。该硬件可以从低级晶体管布局到高级描述语言的各种抽象级别中的任何一种进行描述。在高级抽象下，可使用硬件描述语言(HDL)，诸如电气和电子工程师协会(IEEE)标准硬件描述语言(HDL)，但不限于此。作为非限制性示例，可以使用VerilogTM、SystemVerilogTM或超大规模集成(VLSI)硬件描述语言(VHDLTM)。
HDL描述可根据需要以多种其他抽象级别中的任一种转换成描述。作为非限制性示例，高级描述可被转换为逻辑级描述诸如寄存器传送语言(RTL)、栅极级(GL)描述、布局级描述或掩模级描述。作为非限制性示例，由逻辑电路708的硬件逻辑电路(例如，栅极、触发器、寄存器，但不限于此)执行的微操作可在RTL中描述并且然后通过合成工具转换成GL描述，并且GL描述可通过安置和路由工具转换成布局级描述，该布局级描述对应于可编程逻辑器件的集成电路、分立栅极或晶体管逻辑部件、分立硬件部件或它们的组合的物理布局。因此，在一些实施方案中，机器可执行代码706可包括HDL、RTL、GL描述、掩模级描述、其他硬件描述或它们的任何组合。
在机器可执行代码706包括硬件描述(以任何抽象级别)的实施方案中，系统(未示出，但包括存储装置704)可被配置为实现由机器可执行代码706描述的硬件描述。作为非限制性示例，处理器702可包括可编程逻辑器件(例如，FPGA或PLC)，并且逻辑电路708可以被电子控制以为将对应于硬件描述的电路实现到逻辑电路708中。同样作为非限制性示例，逻辑电路708可包括根据机器可执行代码706的硬件描述由制造系统(未示出，但包括存储装置704)制造的硬连线逻辑部件。
无论机器可执行代码706是否包括计算机可读指令或硬件描述，逻辑电路708都适于在实现机器可执行代码706的功能元件时执行由机器可执行代码706描述的功能元件。需注意，虽然硬件描述可能不直接描述功能元件，但硬件描述间接描述了由硬件描述所描述的硬件元件能够执行的功能元件。
用于本公开，尤其是所附权利要求书中的术语(例如，所附权利要求书的主体)通常旨在作为“开放”术语(例如，术语“包括”应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包括”应被解释为“包括但不限于”)。
另外，如果预期特定数量的引入的权利要求表述，则在权利要求中将明确叙述此类意图，并且在不进行此类表述的情况下，不存在此类意图。例如，为了帮助理解，以下所附权利要求书可以包含介绍性短语“至少一个”和“一个或多个”的用法，以介绍权利要求陈述。然而，使用此类短语不应理解为暗示由不定冠词“一个”或“一种”引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的实施方案，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词，诸如“一个”或“一种”(例如，“一个”和/或“一种”可被解释为指的是“至少一个”或“一个或多个”)；使用用于引入权利要求表述的定冠词的使用也是如此。
此外，即使明确列举了所引入的权利要求详述的具体编号，本领域的技术人员也将认识到，此类详述应被解释为是指的是至少所列举的数目(例如，在没有其它修饰符的情况下，“两个详述”的裸露详述是指至少两个详述或两个或更多个详述)。此外，在使用类似于“A、B和C等中的至少一者”或“A、B和C等中的一者或多者”的常规的那些实例情况下，此类构造一般旨在包括单独A、单独B、单独C、A和B一起、A和C一起、B和C一起或A、B和C一起。
此外，无论在说明书、权利要求书或附图中，呈现两个或更多个另外的术语的任何分离的词或短语应当理解为考虑包括术语中的一个、两个术语中的任意一个或两个术语两者的可能性。例如，短语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。
本公开的附加非限制性实施方案可包括：
实施方案1：一种微控制器的通用输入，该通用输入包括：输入引脚焊盘，该输入引脚焊盘被配置用于操作地联接到微控制器外部的设备；和电路，该电路被布置成选择性地禁用在通用输入处的静态电流汲取。
实施方案2：根据实施方案1所述的通用输入，该通用输入还包括：电源引脚焊盘，该电源引脚焊盘被配置用于操作地联接到微控制器的电压源。
实施方案3：根据实施方案1和实施方案2中任一项所述的通用输入，其中微控制器的电压源是外部电压源。
实施方案4：根据实施方案1至实施方案3中任一项所述的通用输入，其中被布置成选择性地禁用在通用输入处的静态电流汲取的电路被配置为当输入引脚焊盘处的输入电压低于微控制器的电压源的供电电压时禁用静态电流汲取。
实施方案5：根据实施方案1至实施方案4中任一项所述的通用输入，其中电压源用于微控制器的逻辑电路。
实施方案6：根据实施方案1至实施方案5中任一项所述的通用输入，该通用输入还包括板载电压调节器，该板载电压调节器包括：输入，该输入操作地联接到电源引脚焊盘；和输出，该输出操作地联接到被布置成选择性地禁用静态电流汲取的电路。
实施方案7：根据实施方案1至实施方案6中任一项所述的通用输入，其中被布置成选择性地禁用在通用输入处的静态电流汲取的电路被配置为响应于控制信号而禁用静态电流汲取。
实施方案8：一种微控制器，该微控制器包括：一个或多个通用输入；和一个或多个通用输入的第一通用输入的第一可选输入缓冲器，其中当第一通用输入处的输入电压小于供电电压时，可选择第一可选输入缓冲器的第一输入缓冲器以禁用在第一通用输入处的静态电流汲取。
实施方案9：根据实施方案8所述的微控制器，该微控制器还包括第一通用输入的第一可选输入缓冲器的第二输入缓冲器。
实施方案10：根据实施方案8和实施方案9中任一项所述的微控制器，该微控制器还包括：第一通用输入的控制逻辑部件，该控制逻辑部件被配置为提供用于启用第一输入缓冲器和第二输入缓冲器中的一者的控制信号。
实施方案11：根据实施方案8至实施方案10中任一项所述的微控制器，该微控制器还包括：控制寄存器，该控制寄存器操作地联接到第一输入缓冲器和第二输入缓冲器的相应启用输入。
实施方案12：根据实施方案8至实施方案11中任一项所述的微控制器，该微控制器还包括：第一电压移位器，该第一电压移位器被布置在第二输入缓冲器的启用输入路径上；和第二电压移位器，该第二电压移位器被布置在第二输入缓冲器的输出路径上。
实施方案13：根据实施方案8至实施方案12中任一项所述的微控制器，其中第一电压移位器被布置成将控制信号调整到第二输入缓冲器的电压电平，并且第二电压移位器被布置成将第二输入缓冲器的输出信号调整到逻辑电压电平。
实施方案14：根据实施方案8至实施方案13中任一项所述的微控制器，该微控制器还包括：第一通用输入的电压调节器，其中该电压调节器的输入操作地联接到电源引脚焊盘，并且该电压调节器的输出操作地联接到第一输入缓冲器。
实施方案15：根据实施方案8至实施方案14中任一项所述的微控制器，其中电压调节器被配置为接收供电电压并且提供响应于该供电电压的调节供电电压。
实施方案16：根据实施方案8至实施方案15中任一项所述的微控制器，其中电压调节器被配置为在最低电压模式期间连续地生成并提供调节供电电压。
实施方案17：根据实施方案8至实施方案16中任一项所述的微控制器，其中电压调节器被配置为生成在最低指定输入电压的设备阈值电压内的调节供电电压。
实施方案18：根据实施方案8至实施方案17中任一项所述的微控制器，其中电压调节器是板载电压调节器。
实施方案19：一种微控制器，该微控制器包括：第一电源引脚焊盘；第二电源引脚焊盘；和通用输入，该通用输入包括：第一输入缓冲器，该第一输入缓冲器操作地联接到第一电源引脚焊盘；第二输入缓冲器，该第二输入缓冲器操作地联接到第二电源引脚焊盘；第三输入缓冲器，该第三输入缓冲器操作地联接到电压调节器；和映射的控制寄存器，其中第一输入缓冲器、第二输入缓冲器和第三输入缓冲器的启用输入操作地联接到映射的控制寄存器。
实施方案20：根据实施方案19所述的微控制器，其中通用输入包括输入引脚焊盘，该输入引脚焊盘操作地联接到第一输入缓冲器、第二输入缓冲器和第三输入缓冲器。
实施方案21：一种方法，该方法包括：接收供电电压，向第一通用输入的第一可选输入缓冲器提供该供电电压；生成响应于该供电电压的调节供电电压；向第一可选输入缓冲器的第一输入缓冲器提供调节供电电压；向第一可选输入缓冲器的第二输入缓冲器提供供电电压；以及当第一通用输入处的输入电压小于供电电压时，选择第一输入缓冲器并且由此选择性地禁用在第一通用输入处的静态电流汲取。
虽然本文关于某些图示实施方案描述了本公开，但本领域的普通技术人员将认识到并理解本公开不受此限制。相反，在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下，可对图示实施方案和所述实施方案进行许多添加、删除和修改。此外，一个或多个实施方案的特征可以与一个或多个其他实施方案的特征组合，同时仍被包括在发明人所设想的本公开的范围内。

Claims (20)

1.一种微控制器的通用输入，所述通用输入包括：
输入引脚焊盘，所述输入引脚焊盘被配置用于操作地联接到微控制器外部的设备；以及
电路，所述电路被布置成选择性地禁用在所述通用输入处的静态电流汲取。
2.根据权利要求1所述的通用输入，所述通用输入还包括：
电源引脚焊盘，所述电源引脚焊盘被配置用于操作地联接到所述微控制器的电压源。
3.根据权利要求2所述的通用输入，其中所述微控制器的所述电压源是外部电压源。
4.根据权利要求2所述的通用输入，其中被布置成选择性地禁用在所述通用输入处的静态电流汲取的所述电路被配置为当在所述输入引脚焊盘处的输入电压低于所述微控制器的所述电压源的供电电压时禁用静态电流汲取。
5.根据权利要求2所述的通用输入，所述通用输入还包括板载电压调节器，所述板载电压调节器包括：
输入，所述输入操作地联接到所述电源引脚焊盘；以及
输出，所述输出操作地联接到被布置成选择性地禁用静态电流汲取的所述电路。
6.根据权利要求1所述的通用输入，其中被布置成选择性地禁用在所述通用输入处的静态电流汲取的所述电路被配置为响应于控制信号而禁用静态电流汲取。
7.一种微控制器，所述微控制器包括：
一个或多个通用输入；以及
所述一个或多个通用输入的第一通用输入的第一可选输入缓冲器，其中当在所述第一通用输入处的输入电压小于供电电压时，可选择所述第一可选输入缓冲器的第一输入缓冲器以禁用在所述第一通用输入处的静态电流汲取。
8.根据权利要求7所述的微控制器，所述微控制器还包括所述第一通用输入的所述第一可选输入缓冲器的第二输入缓冲器。
9.根据权利要求8所述的微控制器，所述微控制器还包括：
所述第一通用输入的控制逻辑部件，所述控制逻辑部件被配置为提供用于启用所述第一输入缓冲器和所述第二输入缓冲器中的一者的控制信号。
10.根据权利要求9所述的微控制器，所述微控制器还包括：
控制寄存器，所述控制寄存器操作地联接到所述第一输入缓冲器和所述第二输入缓冲器的相应启用输入。
11.根据权利要求8所述的微控制器，所述微控制器还包括：
第一电压移位器，所述第一电压移位器被布置在所述第二输入缓冲器的启用输入路径上；以及
第二电压移位器，所述第二电压移位器被布置在所述第二输入缓冲器的输出路径上。
12.根据权利要求11所述的微控制器，其中所述第一电压移位器被布置成将控制信号调整到所述第二输入缓冲器的电压电平，并且所述第二电压移位器被布置成将所述第二输入缓冲器的输出信号调整到逻辑电压电平。
13.根据权利要求8所述的微控制器，所述微控制器还包括：
所述第一通用输入的电压调节器，其中所述电压调节器的输入操作地联接到电源引脚焊盘，并且所述电压调节器的输出操作地联接到所述第一输入缓冲器。
14.根据权利要求13所述的微控制器，其中所述电压调节器被布置成接收所述供电电压并且提供响应于所述供电电压的调节供电电压。
15.根据权利要求14所述的微控制器，其中所述电压调节器被配置为在最低电压模式期间连续生成并提供所述调节供电电压。
16.根据权利要求14所述的微控制器，其中所述电压调节器被配置为生成在最低指定输入电压的设备阈值电压内的所述调节供电电压。
17.根据权利要求14所述的微控制器，其中所述电压调节器是板载电压调节器。
18.一种微控制器，所述微控制器包括：
第一电源引脚焊盘；
第二电源引脚焊盘；以及
通用输入，所述通用输入包括：
第一输入缓冲器，所述第一输入缓冲器操作地联接到所述第一电源引脚焊盘；
第二输入缓冲器，所述第二输入缓冲器操作地联接到所述第二电源引脚焊盘；
第三输入缓冲器，所述第三输入缓冲器操作地联接到电压调节器；以及
映射的控制寄存器，并且
其中所述第一输入缓冲器、第二输入缓冲器和第三输入缓冲器的启用输入操作地联接到所述映射的控制寄存器。
19.根据权利要求18所述的微控制器，其中所述通用输入包括输入引脚焊盘，所述输入引脚焊盘操作地联接到所述第一输入缓冲器、所述第二输入缓冲器和所述第三输入缓冲器。
20.一种方法，所述方法包括：
接收供电电压；
生成响应于所述供电电压的调节供电电压；
向第一可选输入缓冲器的第一输入缓冲器提供所述调节供电电压；
向所述第一可选输入缓冲器的第二输入缓冲器提供所述供电电压；以及
当在第一通用输入处的输入电压小于所述供电电压时，选择所述第一输入缓冲器并且由此选择性地禁用在所述第一通用输入处的静态电流汲取。
CN202080046200.4A 2019-06-27 2020-06-24 通用输入的可选输入缓冲器以及具有该缓冲器的微控制器 Pending CN114080573A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962867553P 2019-06-27 2019-06-27
US62/867,553 2019-06-27
PCT/US2020/070173 WO2020264558A1 (en) 2019-06-27 2020-06-24 Selectable input buffers of general purpose inputs and microcontrollers having the same

Publications (1)

Publication Number Publication Date
CN114080573A true CN114080573A (zh) 2022-02-22

Family

ID=71614985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080046200.4A Pending CN114080573A (zh) 2019-06-27 2020-06-24 通用输入的可选输入缓冲器以及具有该缓冲器的微控制器

Country Status (4)

Country Link
US (1) US20200409879A1 (zh)
CN (1) CN114080573A (zh)
DE (1) DE112020003106T5 (zh)
WO (1) WO2020264558A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116997965A (zh) 2021-03-08 2023-11-03 微芯片技术股份有限公司 选择性交叉耦合反相器以及相关设备、系统和方法
TWI813271B (zh) * 2022-04-28 2023-08-21 大陸商北京歐錸德微電子技術有限公司 電源轉換電路、顯示驅動晶片及資訊處理裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323704B1 (en) * 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
US7023238B1 (en) * 2004-01-07 2006-04-04 Altera Corporation Input buffer with selectable threshold and hysteresis option
US7973563B2 (en) * 2008-02-15 2011-07-05 Silicon Labs Spectra, Inc. Programmable IO architecture
US8930591B2 (en) * 2012-06-30 2015-01-06 Silicon Laboratories Inc. Apparatus for improved signal communication in electronic circuitry and associated methods
US9360928B2 (en) * 2012-07-27 2016-06-07 Atmel Corporation Dual regulator systems
US9912335B2 (en) * 2015-07-08 2018-03-06 Nxp B.V. Configurable power domain and method

Also Published As

Publication number Publication date
DE112020003106T5 (de) 2022-04-21
US20200409879A1 (en) 2020-12-31
WO2020264558A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
JP5932935B2 (ja) ディスプレイパネルをディスプレイ送信エンジンに接続する物理層インターフェースについての電力管理
US7827427B2 (en) System-on-chip embodying sleep mode by using retention input/out device
US8381163B2 (en) Power-gated retention flops
US7622954B2 (en) Level shifter with memory interfacing two supply domains
US20210231746A1 (en) Apparatus and method to debug a voltage regulator
CN101821740B (zh) 面积及功率节省标准单元方法
US8904078B2 (en) High speed serial peripheral interface system
US20200409879A1 (en) Selectable input buffers of general purpose inputs and microcontrollers having the same
EP2521266A2 (en) Driver with impedance control
US8872554B2 (en) Externally configurable power-on-reset systems and methods for integrated circuits
TW201428501A (zh) 可配置式串列介面
WO2019032407A1 (en) MULTIPLEXING METHOD BETWEEN POWER SUPPLY SIGNALS FOR LIMITED VOLTAGE CIRCUITS
US8513981B2 (en) Squelch detection method and circuit using rectifying circuit for detecting out-of-band signal
US9312850B2 (en) Testable power-on-reset circuit
US10673436B1 (en) Failsafe device
DE112014004440T5 (de) Konfliktvermeidung für sequenzielles Einschalten elektronischer Systeme
US11777488B2 (en) Charge transfer between gate terminals of sub-threshold current reduction circuit transistors and related apparatuses and methods
US20140237308A1 (en) Test control using existing ic chip pins
US9094019B2 (en) Level switching circuit and method for controlling rail-to-rail enabling signal
US11316521B2 (en) Power supply regulation for programmable logic devices
US8402297B2 (en) Method and apparatus for indicating multi-power rail status of integrated circuits
US20110006808A1 (en) Methods, circuits, systems and arrangements for undriven or driven pins
US20090200875A1 (en) Apparatus for supporting design of semiconductor integrated circuit device and method for designing semiconductor integrated circuit device
US8760196B2 (en) Squelch detection method and circuit using dual rectifying circuit for detecting out-of-band signal
US20210409024A1 (en) Recognizing transistor-transistor logic levels (ttl) at an input circuit with increased immunity to static current draw

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination