JP2012234988A5 - - Google Patents

Description

上記課題を解決するための本発明は、シリコン基板の第１部分を覆い、前記シリコン基板の前記第１部分に隣接する第２部分を覆わないように配された窒化シリコン膜をマスクとして前記シリコン基板を熱酸化することにより、酸化シリコン膜を形成する第１工程と、前記窒化シリコン膜をマスクとして前記酸化シリコン膜のバーズビーク部の下へ斜めイオン注入を行うことにより、第１導電型の不純物領域を形成する第２工程と、前記窒化シリコン膜を除去した後に、前記第１導電型とは反対の第２導電型の不純物領域を前記第１部分に有する半導体素子を形成する第３工程と、を備える半導体装置の製造方法である。

Claims (12)

1. シリコン基板の第１部分を覆い、前記シリコン基板の前記第１部分に隣接する第２部分を覆わないように配された窒化シリコン膜をマスクとして前記シリコン基板を熱酸化することにより、酸化シリコン膜を形成する第１工程と、
   前記窒化シリコン膜をマスクとして前記酸化シリコン膜のバーズビーク部の下へ斜めイオン注入を行うことにより、第１導電型の不純物領域を形成する第２工程と、
   前記窒化シリコン膜を除去した後に、前記第１導電型とは反対の第２導電型の不純物領域を前記第１部分に有する半導体素子を形成する第３工程と、を備えることを特徴とする半導体装置の製造方法。
2. 前記斜めイオン注入の注入角は、前記バーズビーク部の上面の前記第２部分とは反対側の端と、前記バーズビーク部の前記上面の前記第２部分側の端と、を結ぶ直線が前記シリコン基板の主面の法線に対して成す角度以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記注入角は、前記バーズビーク部の下面の前記第２部分とは反対側の端と、前記バーズビーク部の前記下面の前記第２部分側の端と、を結ぶ直線の、前記バーズビーク部の前記上面の前記第２部分側の前記端を通る法線が前記主面の前記法線に対して成す角度以上であることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第２部分は前記第１部分を囲んでおり、前記第２工程の前記イオン注入を、前記シリコン基板の主面に平行な方向における少なくとも２方向から行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記第１工程および前記第２工程において、前記シリコン基板と前記窒化シリコン膜との間には、酸化シリコン層と、前記酸化シリコン層と前記窒化シリコン膜との間に位置するポリシリコン層が設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 前記斜めイオン注入の注入エネルギーが、前記第３工程で形成される前記不純物領域が前記バーズビーク部に接するように設定されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
7. 前記斜めイオン注入を、前記シリコン基板と前記酸化シリコン膜の界面で不純物濃度が最大となるように行うことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
8. 前記斜めイオン注入のドーズ量が、１×１０^１２以上１×１０^１４以下ｉｏｎｓ／ｃｍ^２であることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
9. 前記窒化シリコン膜を除去した後に前記第１部分を覆うレジスト膜を形成し、当該レジスト膜をマスクとして、前記酸化シリコン膜の下に第１導電型の不純物領域を形成する第４工程を備えることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
10. 前記第１工程の前または前記第２工程の後であって、前記第３工程の前に、前記第１部分へイオン注入を行って、第１導電型の不純物領域を形成する第５工程を備え、
    前記第５工程で形成する前記不純物領域の不純物濃度は、前記第２工程で形成する前記不純物領域の不純物濃度よりも低いことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
11. 前記半導体素子は光電変換素子であって、前記第３工程では、前記第２導電型の不純物領域と前記シリコン基板の表面との間に、第１導電型の不純物領域を形成することを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法を用いることを特徴とするＣＭＯＳイメージセンサーの製造方法であって、前記酸化シリコン膜の厚みが１００〜６００ｎｍであることを特徴とするＣＭＯＳイメージセンサーの製造方法。