JP3047822B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3047822B2
JP3047822B2 JP8229124A JP22912496A JP3047822B2 JP 3047822 B2 JP3047822 B2 JP 3047822B2 JP 8229124 A JP8229124 A JP 8229124A JP 22912496 A JP22912496 A JP 22912496A JP 3047822 B2 JP3047822 B2 JP 3047822B2
Authority
JP
Japan
Prior art keywords
type
silicon substrate
film
oxide film
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8229124A
Other languages
English (en)
Other versions
JPH1074754A (ja
Inventor
文彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8229124A priority Critical patent/JP3047822B2/ja
Priority to US08/920,903 priority patent/US5940715A/en
Priority to KR1019970045884A priority patent/KR100253448B1/ko
Publication of JPH1074754A publication Critical patent/JPH1074754A/ja
Application granted granted Critical
Publication of JP3047822B2 publication Critical patent/JP3047822B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に素子分離領域端におけるＭＯＳトランジ
スタのしきい値電圧の上昇および下降を抑制する素子分
離の形成方法に関する。
【０００２】
【従来の技術】半導体装置の素子分離領域の形成方法と
しては、例えばＬＯＣＯＳ（Ｌｏｃａｌ−Ｏｘｉｄａｔ
ｉｏｎ−ｏｆ−Ｓｉｌｉｃｏｎ）法のような選択酸化法
が広く行なわれている。この選択酸化法においては、バ
ーズ・ビークと呼ばれる横方向の酸化が顕著であり、微
細な素子形成領域を形成するためにはバーズ・ビークの
抑制が必要となる。また、ＭＯＳトランジスタのチャネ
ル幅を狭くした場合にはしきい値電圧の絶対値が上昇し
てしまう狭チャネル効果を防止することが必要である。
【０００３】半導体装置の断面模式図である図１０を参
照すると、ＮチャネルＭＯＳトランジスタにおける狭チ
ャネル効果を防止する技術（第１の従来技術と記す）
は、次のような構造のトランジスタの採用によりなされ
る。Ｐ型シリコン基板４０１表面の素子分離領域には、
ＬＯＣＯＳ法によるフィールド酸化膜４０５ａが設けら
れている。Ｐ型シリコン基板４０１表面の素子形成領域
におけるチャネル領域の表面上には、熱酸化によるゲー
ト酸化膜４０７ａを介してゲート電極４０８ａが設けら
れている。さらにＰ型シリコン基板４０１中には、Ｐ型
のパンチスルー・ストッパ層４０６ａが設けられてい
る。このパンチスルー・ストッパ層４０６ａは、ゲート
酸化膜４０７ａとは分離され、少なくともフィールド酸
化膜４０５ａの底部の平坦な部分に接触している。この
パンチスルー・ストッパ層４０６ａは、フィールド酸化
膜４０５ａが形成された後、イオン注入等により形成さ
れている。
【０００４】上記構造において、バーズ・ビークを抑制
した形状でフィールド酸化膜４０５ａの形成が行なわれ
るとき、（フィールド酸化膜４０５ａの縁端部である）
素子分離領域端部には電界の集中する部分４３１が生
じ、この部分のしきい値電圧が低下しやすくなる。ま
た、パンチスルー・ストッパ層４０６ａは、フィールド
酸化膜４０５ａの底部の平坦な部分の近傍に濃度ピーク
が位置するように高エネルギーのイオン注入により形成
されるため、Ｐ型シリコン基板４０１表面近傍のＰ型不
純物濃度に影響を与えるほど上方に（拡散しない）達し
ない。さらにフィールド酸化膜４０５ａ形成等の熱処理
によるＰ型不純物の偏析から、フィールド酸化膜４０５
ａの縁端部近傍に不純物濃度の低い領域４３２が形成さ
れてしまう。以上のような原因により、図１１に示すよ
うに、ＮチャネルＭＯＳトランジスタにおいては、チャ
ネル幅が狭くなるにつれてしきい値電圧が下降する逆狭
チャネル効果が生じる。このような逆狭チャネル効果が
出現すると、広いチャネル幅でのしきい値電圧を適切に
設定した場合、狭いチャネル幅ではしきい値電圧の下降
によってサブ・スレッショルド・リーク電流が流れてし
まい、低消費電力化にとって不利になる。また、これを
防止するためにしきい値電圧を高く設定すると、トラン
ジスタのオン電流が低下してしまい、トランジスタの高
速化にとって不利になる。
【０００５】一方、ＰチャネルＭＯＳトランジスタで
は、ＮチャネルＭＯＳトランジスタと異なり逆狭チャネ
ル効果は生じないが、選択酸化によるフィールド酸化膜
の形成に際してのＮ型不純物の偏析により、フィールド
酸化膜の縁端部近傍でＮ型不純物濃度が極めて高くな
り、狭チャネル効果が顕著になる。
【０００６】上記のようなＮチャネルＭＯＳトランジス
タにおける逆狭チャネル効果の発生を防止する技術（第
２の従来技術と記す）が、例えば特開平４−１９６３４
１号公報に開示されている。ここでは、フィールド酸化
膜の縁端部に接触したシリコン基板の表面に、Ｐ型不純
物濃度調整領域を設けることにより、フィールド酸化膜
の縁端部近傍のシリコン基板の表面に形成される不純物
濃度の低い領域を実効的にキャンセルしている。
【０００７】半導体装置の製造工程の断面模式図である
図１２を参照すると、上記特開平４−１９６３４１号公
報による半導体装置は以下のように形成される。
【０００８】まず、不純物濃度が例えば１×１０17ｃｍ
-3程度のＰ型シリコン基板４０１の表面上に、耐酸化性
膜である膜厚２００ｎｍ程度の窒化シリコン膜が減圧気
相成長法（ＬＰＣＶＤ）により堆積される。この窒化シ
リコン膜がパターニングされ、Ｐ型シリコン基板４０１
表面の素子形成予定領域上を覆う窒化シリコン膜４０２
ｂが残置される。この窒化シリコン膜４０２ｂをマスク
にした例えば１０００℃程度の熱酸化（選択酸化）によ
り、Ｐ型シリコン基板４０１表面の素子分離領域に膜厚
４００ｎｍ程度のフィールド酸化膜４０５ｂが形成され
る〔図１２（ａ）〕。
【０００９】次に、３０ｋｅＶ程度，２×１０13ｃｍ-2
程度，Ｐ型シリコン基板４０１表面に対して３０°程度
の角度で例えばＢＦ2 等のＰ型不純物の斜め回転イオン
注入が行なわれることにより、フィールド酸化膜４０５
ｂの縁端部に接触したＰ型シリコン基板４０１の表面
に、Ｐ型イオン注入層（図示せず）が形成される。さら
に熱処理が施されて上記Ｐ型イオン注入層が活性化され
ることにより、フィールド酸化膜４０５ｂの縁端部に接
触したＰ型シリコン基板４０１の表面に、Ｐ型不純物濃
度調整領域４２４が形成される〔図１２（ｂ）〕。
【００１０】窒化シリコン膜４０２ｂが除去された後、
１５０ｋｅＶ程度，１×１０13ｃｍ-2程度で例えばボロ
ン（Ｂ）等のＰ型不純物のイオン注入が全面に行なわれ
て、Ｐ型シリコン基板４０１中に第２のＰ型イオン注入
層（図示せず）が形成される。このイオン注入では、第
２のＰ型イオン注入層の濃度ピークがフィールド酸化膜
４０５ｂの底部の平坦な部分の近傍に位置し，さらに後
工程で形成されるＮ+型拡散層からなるソース・ドレイ
ン領域の底部に接触しないように条件設定がなされてい
る。さらに熱処理により第２のＰ型イオン注入層が活性
化されることにより、Ｐ型シリコン基板４０１中にＰ型
のパンチスルー・ストッパ層４０６ｂが形成される。こ
れらのパンチスルー・ストッパ層４０６ｂは、少なくと
もフィールド酸化膜４０５ｂの底部の平坦な部分に接触
している〔図１２（ｃ）〕。
【００１１】その後、Ｐ型シリコン基板４０１表面の素
子形成予定領域には、熱酸化によりゲート酸化膜４０７
ｂが形成される。さらにゲート電極４０８ｂ，Ｎ+ 型拡
散層からなるソース・ドレイン領域（図示せず）等が形
成され、ＮチャネルＭＯＳトランジスタが形成される
〔図１２（ｄ）〕。
【００１２】上記特開平４−１９６３４１号公報に開示
された半導体装置の製造方法は、ＰチャネルＭＯＳトラ
ンジスタにおける狭チャネル効果の抑制にも利用でき
る。この場合には耐酸化性膜である窒化シリコン膜とフ
ィールド酸化膜とをマスクにして（Ｎ型不純物ではな
く）Ｐ型不純物のイオン注入等を行なってフィールド酸
化膜の縁端部に接触したＮ型シリコン基板の表面にＮ型
不純物濃度調整領域を設けることにより、この部分にお
けるＮ型不純物濃度の上昇を実効的にキャンセルしてい
る。
【００１３】
【発明が解決しようとする課題】しかしながら上記第２
の従来技術には、ＮチャネルＭＯＳトランジスタにおけ
る逆狭チャネル効果の抑制が制御性よくなされない等の
問題点が残っている。半導体装置の断面模式図である図
１３を参照して、これらの問題点を説明する。
【００１４】まず図１３（ａ）に示すように、上記第２
の従来技術によるＰ型不純物濃度調整領域の形成は、フ
ィールド酸化膜４０５ｂａが形成された後に窒化シリコ
ン膜４０２ｂａとフィールド酸化膜４０５ｂａとをマス
クにして局所的に薄くなっている部分にイオン注入を行
なうこと等によりなされている。ここで、選択酸化後の
フィールド酸化膜４０５ｂａの形状は、窒化シリコン膜
４０２ｂａに接する素子分離領域の端部でもＰ型シリコ
ン基板４０１の上方へかなり盛り上っている。このた
め、素子分離領域端部近傍における窒化シリコン膜４０
２ｂａに覆われていない部分のＰ型シリコン基板４０１
表面のみへＢＦ2 等のＰ型不純物をイオン注入するため
には、有効に使用できるのは図中点線で示したように極
めて狭い領域である。したがって、フィールド酸化膜４
０５ｂａの膜厚および形状，イオン注入の注入角度等が
変動した場合、Ｐ型不純物濃度調整領域が形成されない
ことがある。すなわち第２の従来技術では、逆狭チャネ
ル効果の抑制の制御性に難点がある。
【００１５】また、上記第２の従来技術が記載された上
記特開平４−１９６３４１号公報には、Ｐ型不純物濃度
調整領域の別の形成方法が開示されている。図１３
（ｂ）を参照すると、この形成方法は、次のようにな
る。まず、選択酸化により形成された当初のフィールド
酸化膜の膜厚をエッチングにより薄くして（後退させ
て）フィールド酸化膜４０５ｂｂにする。その後、これ
らのフィールド酸化膜４０５ｂｂと窒化シリコン膜４０
２ｂｂとをマスクにして、露出した素子分離領域端部の
Ｐ型シリコン基板４０１の表面に、ＢＦ2 等のＰ型不純
物をイオン注入してこれらの部分にＰ型不純物濃度調整
領域を形成する。このイオン注入は、Ｐ型シリコン基板
４０１の主表面に垂直に行なわれる。この場合には、素
子分離領域端部でＰ型シリコン基板４０１がえぐられた
ような形状になり、後工程で形成されるＮチャネルＭＯ
Ｓトランジスタのソース・ドレイン領域となるＮ+ 型拡
散層のこれら端部での接合の深さが実効的に深くなる。
このため、同じＭＯＳトランジスタに属する２つのＮ+
型拡散層の間のパンチスルー耐性が劣化し、微細な素子
分離領域を形成することが困難になるという問題点が生
じる。
【００１６】さらに上記第２の従来技術には、Ｐチャネ
ルＭＯＳトランジスタにおける狭チャネル効果の抑制も
制御性よくなされないという問題点が残っている。Ｐチ
ャネルＭＯＳトランジスタの形成の場合にもＮ型不純物
濃度調整領域の形成がＰ型不純物のイオン注入によるた
め、上記ＮチャネルＭＯＳトランジスタと同様の不具合
が発生しやすくなる。
【００１７】したがって本発明の目的は、ＮチャネルＭ
ＯＳトランジスタにおいては狭チャネル効果および逆狭
チャネル効果を，ＰチャネルＭＯＳトランジスタにおい
ては狭チャネル効果をそれぞれ効果的かつ安定に抑制
し、それぞれのトランジスタにおいて微細な素子分離を
実現できる半導体装置の製造方法を提供することにあ
る。
【００１８】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、一導電型のシリコン基板の表面
上に少なくとも耐酸化性膜を形成し、耐酸化性膜の表面
上にシリコン基板の表面の素子形成予定領域上を覆うフ
ォト・レジスト膜パターンを形成し、フォト・レジスト
膜パターンをマスクにして少なくとも耐酸化性膜のパタ
ーニングを行ない、フォト・レジスト膜パターンをマス
クにしてシリコン基板の表面に溝を形成する工程と、少
なくとも上記フォト・レジスト膜パターンをマスクにし
て所要条件でのＰ型不純物の斜め回転イオン注入を行な
い、上記溝の表面にＰ型イオン注入層を形成する工程
と、上記フォト・レジスト膜パターンを除去する工程
と、上記耐酸化性膜をマスクにした所定条件での選択酸
化により上記Ｐ型イオン注入層より深い位置に底面を有
したフィールド酸化膜を上記シリコン基板の表面に形成
するとともに、上記素子形成予定領域の縁端部にフィー
ルド酸化膜に接触し，シリコン基板の当初の不純物濃度
と同程度の不純物濃度を有した一導電型不純物濃度調整
領域を形成する工程と、上記耐酸化性膜を除去し、所定
条件での一導電型不純物のイオン注入等を行ない、上記
シリコン基板中に少なくとも上記フィールド酸化膜の底
部の平坦な部分と接触する一導電型のパンチスルー・ス
トッパ層を形成する工程とを有する。好ましくは、上記
フォト・レジスト膜を除去した後、熱処理により上記Ｐ
型イオン注入層を活性化する工程を有することを特徴と
する。
【００１９】本発明の半導体装置の製造方法の第２の態
様は、一導電型のシリコン基板の表面上に少なくとも耐
酸化性膜を形成し、耐酸化性膜の表面上にシリコン基板
の表面の素子形成予定領域上を覆うフォト・レジスト膜
パターンを形成し、フォト・レジスト膜パターンをマス
クにして少なくとも耐酸化性膜のパターニングを行なう
工程と、少なくとも上記フォト・レジスト膜パターンを
マスクにして所要条件でのＰ型不純物の斜め回転イオン
注入を行ない、上記シリコン基板の表面にＰ型イオン注
入層を形成する工程と、少なくとも上記フォト・レジス
ト膜パターンをマスクにしたエッチングにより、上記シ
リコン基板の表面に上記Ｐ型イオン注入層を貫通する所
要の深さの溝を形成する工程と、上記フォト・レジスト
膜パターンを除去する工程と、上記耐酸化性膜をマスク
にした所定条件での選択酸化により上記Ｐ型イオン注入
層より深い位置に底面を有したフィールド酸化膜を上記
シリコン基板の表面に形成するとともに、上記素子形成
予定領域の縁端部にフィールド酸化膜に接触し，シリコ
ン基板の当初の不純物濃度と同程度の不純物濃度を有し
た一導電型不純物濃度調整領域を形成する工程と、上記
耐酸化性膜を除去し、所定条件での一導電型不純物のイ
オン注入等を行ない、上記シリコン基板中に少なくとも
上記フィールド酸化膜の底部の平坦な部分と接触する一
導電型のパンチスルー・ストッパ層を形成する工程とを
有することを特徴とする。
【００２０】
【００２１】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【００２２】半導体装置の製造工程の断面模式図である
図１を参照すると、本発明の第１の実施の形態の第１の
実施例はＮチャネルＭＯＳトランジスタの形成に適用さ
れた実施例であり、以下のとおりになる。
【００２３】まず、不純物濃度が例えば１×１０17ｃｍ
-3〜１×１０18ｃｍ-3程度のＰ型シリコン基板１０１の
表面上に、耐酸化性膜である膜厚５０ｎｍ〜３００ｎｍ
程度の窒化シリコン膜が減圧気相成長法（ＬＰＣＶＤ）
により堆積される。この窒化シリコン膜の堆積に先だっ
て、熱酸化によりＰ型シリコン基板１０１の表面に膜厚
５ｎｍ〜３０ｎｍ程度の酸化シリコン膜（パッド酸化
膜）を形成しておいてもよい。この窒化シリコン膜がフ
ォト・レジスト膜パターン（図示せず）をマスクにして
パターニングされ、Ｐ型シリコン基板１０１表面の素子
形成予定領域上を覆う窒化シリコン膜１０２が残置され
る。少なくともこの窒化シリコン膜１０２をマスクにし
て、ボロン（Ｂ）（あるいはＢＦ2 等）のＰ型不純物
が、Ｐ型シリコン基板１０１の主表面に対して垂直にイ
オン注入されてＰ型イオン注入層１０３が形成される。
このときのイオン注入の条件は、Ｐ型イオン注入層１０
３の不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3
程度（Ｐ型シリコン基板１０１の不純物濃度より１桁程
度高い濃度）になり、注入の深さが将来形成されるフィ
ールド酸化膜の平坦な底部より浅いＰ型シリコン基板１
０１表面近傍になるように設定される〔図１（ａ）〕。
【００２４】次に、上記フォト・レジスト膜パターンを
除去した後、９５０℃〜１１００℃程度の熱酸化（選択
酸化）が行なわれ、Ｐ型シリコン基板１０１表面の素子
分離領域には膜厚１００ｎｍ〜５００ｎｍ程度のフィー
ルド酸化膜１０５ａが形成され、同時に、上記Ｐ型イオ
ン注入層１０３が活性化されてこれらのフィールド酸化
膜１０５ａの縁端部に接触したＰ型シリコン基板１０１
の表面には１×１０17ｃｍ-3〜１×１０18ｃｍ-3程度の
不純物濃度を有したＰ型不純物濃度調整領域１０４ａが
形成される。これらのＰ型不純物濃度調整領域１０４ａ
の不純物濃度は、フィールド酸化膜１０５ａ形成のため
の熱酸化時の偏析により、Ｐ型イオン注入層１０３の不
純物濃度より１桁程度低くなる〔図１（ｂ）〕。
【００２５】窒化シリコン膜１０２ａが除去された後、
例えばボロン等のＰ型不純物のイオン注入が全面に行な
われて、Ｐ型シリコン基板１０１中に第２のＰ型イオン
注入層（図示せず）が形成される。このイオン注入で
は、第２のＰ型イオン注入層の濃度ピークがフィールド
酸化膜１０５ａの底部の平坦な部分の近傍に位置するよ
うに条件設定がなされている。さらに熱処理により第２
のＰ型イオン注入層が活性化されることにより、Ｐ型シ
リコン基板１０１中に、１×１０18ｃｍ-3〜１×１０19
ｃｍ-3程度の不純物濃度を有したＰ型のパンチスルー・
ストッパ層１０６が形成される。これらのパンチスルー
・ストッパ層１０６は、後工程で形成されるＮ+ 型拡散
層からなるソース・ドレイン領域の底部より深く位置
し，少なくともフィールド酸化膜１０５ａの底部の平坦
な部分に接触している〔図１（ｃ）〕。
【００２６】その後、Ｐ型シリコン基板１０１表面の素
子形成予定領域には、熱酸化によりゲート酸化膜１０７
が形成される。さらにゲート電極１０８，Ｎ+ 型拡散層
からなるソース・ドレイン領域（図示せず）等が形成さ
れ、本第１の実施例によるＮチャネルＭＯＳトランジス
タが形成される〔図１（ｄ）〕。
【００２７】半導体装置の主要製造工程の断面模式図で
ある図２を参照すると、本第１の実施の形態の第２の実
施例もＮチャネルＭＯＳトランジスタの形成に適用され
た実施例であり、以下のとおりになっている。
【００２８】まず、本第１の実施の形態の上記第１の実
施例と同様に、１×１０17ｃｍ-3〜１×１０18ｃｍ-3程
度の不純物濃度を有したＰ型シリコン基板１０１の表面
上に膜厚５０ｎｍ〜３００ｎｍ程度の窒化シリコン膜が
堆積され、フォト・レジスト膜パターンをマスクにして
この窒化シリコン膜がエッチングされて、Ｐ型シリコン
基板１０１の表面上にパターニングされた窒化シリコン
膜１０２が形成される。この窒化シリコン膜の堆積に先
だって、熱酸化によりＰ型シリコン基板１０１の表面に
膜厚５ｎｍ〜３０ｎｍ程度のパッド酸化膜を形成してお
いてもよい。さらに、少なくともこの窒化シリコン膜１
０２をマスクにして、例えばボロン等のＰ型不純物がＰ
型シリコン基板１０１の主表面に対して垂直にイオン注
入され、１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度の不
純物濃度を有したＰ型イオン注入層１０３が形成される
〔図２（ａ）〕。
【００２９】次に、上記フォト・レジスト膜パターンが
除去される。８５０℃〜９００℃程度での熱処理によ
り、Ｐ型イオン注入層１０３が活性化されてＰ型拡散層
１１４に変換される。この熱処理ではＰ型不純物の熱拡
散も生じることから、Ｐ型イオン注入層１０３に比べて
Ｐ型拡散層１１４は横方向および深さ方向へ多少広がる
ことになる〔図２（ｂ）〕。
【００３０】続いて、本第１の実施の形態の上記第１の
実施例と同様に、９５０℃〜１１００℃程度の熱酸化
（選択酸化）が行なわれ、Ｐ型シリコン基板１０１表面
の素子分離領域には膜厚１００ｎｍ〜５００ｎｍ程度の
フィールド酸化膜１０５ｂが形成される。この選択酸化
においては、フィールド酸化膜１０５ｂの形成と同時に
上記Ｐ型拡散層１１４においてもＰ型不純物の再拡散が
起ることから、Ｐ型拡散層１１４は、フィールド酸化膜
１０５ｂの縁端部に接触したＰ型シリコン基板１０１の
表面にのみに、１×１０17ｃｍ-3〜１×１０18ｃｍ-3程
度の不純物濃度を有したＰ型不純物濃度調整領域１０４
ｂとして残置される〔図２（ｃ）〕。その後、本第１の
実施の形態の上記第１の実施例と同様の製造方法によ
り、Ｐ型のパンチスルー・ストッパ層，ゲート酸化膜，
ゲート電極，Ｎ+ 型拡散層からなるソース・ドレイン領
域等が形成される。
【００３１】本第１の実施の形態の上記第１および第２
の実施例ではＰ型イオン注入層１０３の形成のためのイ
オン注入はＰ型シリコン基板１０１の主表面に対して垂
直に行なわれていたが、本第１の実施の形態ではこれに
限定されるものではない。半導体装置の主要製造工程の
断面模式図である図３を参照すると、本第１の実施の形
態の第３の実施例もＮチャネルＭＯＳトランジスタの形
成に適用された実施例であり、以下のとおりになってい
る。
【００３２】まず、本第１の実施の形態の上記第１の実
施例と同様に、１×１０17ｃｍ-3〜１×１０18ｃｍ-3程
度の不純物濃度を有したＰ型シリコン基板１０１の表面
上に膜厚５０ｎｍ〜３００ｎｍ程度の窒化シリコン膜が
堆積され、フォト・レジスト膜パターンをマスクにして
この窒化シリコン膜がエッチングされて、Ｐ型シリコン
基板１０１の表面上にパターニングされた窒化シリコン
膜１０２が形成される。この窒化シリコン膜の堆積に先
だって、熱酸化によりＰ型シリコン基板１０１の表面に
膜厚５ｎｍ〜３０ｎｍ程度のパッド酸化膜を形成してお
いてもよい。さらに、少なくともこの窒化シリコン膜１
０２をマスクにして、Ｐ型シリコン基板１０１の主表面
に対して所望の角度での例えばボロン等のＰ型不純物の
斜め回転イオン注入が行なわれ、１×１０18ｃｍ-3〜１
×１０19ｃｍ-3程度の不純物濃度を有したＰ型イオン注
入層１０３ｃが形成される〔図３（ａ）〕。
【００３３】上記斜め回転イオン注入に前後して、上記
フォト・レジスト膜パターンの除去が行なわれる。その
後、本第１の実施の形態の上記第１の実施例と同様に、
９５０℃〜１１００℃程度の選択酸化が行なわれ、Ｐ型
シリコン基板１０１表面の素子分離領域には膜厚１００
ｎｍ〜５００ｎｍ程度のフィールド酸化膜１０５ｃが形
成され、同時に、上記Ｐ型イオン注入層１０３ｃが活性
化されてこれらのフィールド酸化膜１０５ｃの縁端部に
接触したＰ型シリコン基板１０１の表面には１×１０17
ｃｍ-3〜１×１０18ｃｍ-3程度の不純物濃度を有したＰ
型不純物濃度調整領域１０４ｃが形成される。これらの
Ｐ型不純物濃度調整領域１０４ｃの不純物濃度も、フィ
ールド酸化膜１０５ｃ形成のための熱酸化時の偏析によ
り、Ｐ型イオン注入層１０３ｃの不純物濃度より１桁程
度低くなる〔図３（ｂ）〕。
【００３４】Ｐ型シリコン基板表面に沿った不純物濃度
のプロファイルを示すグラフである図４とＮチャネルＭ
ＯＳトランジスタにおけるしきい値電圧のチャネル幅依
存性を説明するためのグラフである図５とＮチャネルＭ
ＯＳトランジスタにおけるしきい値電圧のチャネル幅依
存性を比較説明するためのグラフである図６とを参照し
て、上記第１，第２および第３の実施例に関する作用，
効果を概念的に説明する。
【００３５】本第１の実施と形態によるＮチャネルＭＯ
Ｓトランジスタの形成過程におけるＰ型イオン注入層の
形成は上記第２の従来技術と相違してフィールド酸化膜
の形成前に行なわれことから、上記第２の従来技術のよ
うなフィールド酸化膜直後の形状等に依存したＰ型イオ
ン注入層自体の制御性の不具合は発生しない。さらに、
フィールド酸化膜の選択酸化条件と設定膜厚と配慮して
このＰ型イオン注入層形成時のイオン注入条件の設定が
なさされるならば、これらＰ型イオン注入層が選択酸化
等の熱処理を経てなる本第１の実施の形態のＰ型不純物
濃度調整領域は、目的とする不純物濃度分布に設定する
ことが容易になる。
【００３６】本第１の実施の形態におけるＮチャネルＭ
ＯＳトランジスタの場合、これらトランジスタが形成さ
れたＰ型シリコン基板の表面の素子領域縁端部での不純
物濃度は、図４に示したように、フィールド酸化膜の形
成時の選択酸化に際して偏析により低濃度化したＰ型シ
リコン基板自体のＰ型不純物分布と、上記第１，第２お
よび第３の実施例におけるＰ型イオン注入層のＰ型不純
物分布からこの選択酸化を含んだ熱処理に伴なって再分
布されてなるＰ型不純物濃度調整領域のＰ型不純物分布
とを重ね合せた結果から得られる。ここで、フィールド
酸化膜の選択酸化条件と設定膜厚と配慮してＰ型イオン
注入層形成時のイオン注入条件を設定することにより、
Ｐ型シリコン基板の表面の素子領域縁端部でのＰ型シリ
コン基板自体のＰ型不純物分布の低下をＰ型不純物濃度
調整領域のＰ型不純物分布により補うことが可能にな
る。
【００３７】上記現象をしきい値電圧のチャネル幅依存
性という観点から説明すると、図５に示すようになる。
Ｐ型不純物濃度調整領域が存在しないならば、逆狭チャ
ネル効果のみが出現する。上記条件を満たすＰ型不純物
濃度調整領域が存在して、フィールド酸化膜形成に伴な
うＰ型シリコン基板の表面の素子領域縁端部での不純物
濃度の低下が生じないならば、狭チャネル効果のみが出
現する。これらの合成効果として、しきい値電圧はチャ
ネル幅依存性がほとんど無いようになる。
【００３８】以上の作用原理から、図６に示すように、
本第１の実施の形態をＮチャネルＭＯＳトランジスタへ
適用した場合、しきい値電圧はほとんどチャネル幅に依
存しなくなる。これに対して、上記第２の従来技術で
は、Ｐ型イオン注入層の形成の制御性の難点から、Ｎチ
ャネルＭＯＳトランジスタにおける逆狭チャネル効果が
安定に制御されにくいことから、しきい値電圧のチャネ
ル幅依存性は逆狭チャネル効果側にシフトしやすくな
る。
【００３９】また、本第１の実施の形態の上記第１，第
２および第３の実施例では、フィールド酸化膜を形成
し、さらにこれらの膜厚を薄くした後にＰ型イオン注入
層を形成するのではないことから、これらＰ型イオン注
入層の後に形成されるＮ+ 型拡散層からなるソース・ド
レイン領域の接合の深さが深くなることが回避される。
このため、上記第１，第２および第３の実施例によれ
ば、パンチスルー特性の劣化を発生することなしに素子
分離領域の微細化が可能になる。
【００４０】上記第１の実施の形態の上記第１，第２お
よび第３の実施例におけるＮチャネルＭＯＳトランジス
タはいずれもＰ型シリコン基板の表面に形成されている
が、本第１の実施の形態の本第１，第２および第３の実
施例はこれに限定されるものではなく、これらＮチャネ
ルＭＯＳトランジスタがＰウェルの表面に形成される場
合にも適用できる。
【００４１】上記第１の実施の形態の上記第１，第２お
よび第３の実施例はいずれもＮチャネルＭＯＳトランジ
スタの製造方法に係わるものであるが、本第１の実施の
形態はこれに限定されるものではなく、ＰチャネルＭＯ
Ｓトランジスタの製造方法にも適用することができる。
例えばＮ型シリコン基板表面にＰチャネルＭＯＳトラン
ジスタを形成する際に、フィールド酸化を行なうとＮ型
不純物の偏析から素子分離領域縁端部のＮ型シリコン基
板表面におけるＮ型不純物濃度は上昇する。それ故、Ｐ
チャネルＭＯＳトランジスタでは、逆狭チャネル効果は
発生しないが狭チャネル効果はＮチャネルＭＯＳトラン
ジスタより顕著になる。そのため、フィールド酸化膜の
形成の前にＰ型イオン注入層を形成しておくならば、こ
のＰ型イオン注入層に含まれるＰ型不純物によりフィー
ルド酸化膜形成時のＮ型不純物濃度の実効的な上昇がこ
れにより緩和され、その結果として狭チャネル効果を効
果的かつ安定に抑制することが可能になる。
【００４２】半導体装置の製造工程の断面模式図である
図７を参照すると、本発明の第２の実施の形態の一実施
例はＮチャネルＭＯＳトランジスタの形成に適用された
実施例であり、以下のとおりになる。
【００４３】まず、上記第１の実施の形態の上記第１の
実施例と同様に、不純物濃度が例えば１×１０17ｃｍ-3
〜１×１０18ｃｍ-3程度のＰ型シリコン基板２０１の表
面上に、耐酸化性膜である膜厚５０ｎｍ〜３００ｎｍ程
度の窒化シリコン膜がＬＰＣＶＤにより堆積される。こ
の窒化シリコン膜の堆積に先だって、熱酸化によりＰ型
シリコン基板２０１の表面にパッド酸化膜を形成してお
いてもよい。この窒化シリコン膜がフォト・レジスト膜
パターン（図示せず）をマスクにしてパターニングさ
れ、Ｐ型シリコン基板２０１表面の素子形成予定領域上
を覆う窒化シリコン膜２０２が残置される。続いて、上
記フォト・レジスト膜パターンをマスクにした異方性エ
ッチングにより、Ｐ型シリコン基板２０１表面に深さが
１０ｎｍ〜１００ｎｍ程度の溝２１１が形成される〔図
７（ａ）〕。
【００４４】次に、少なくとも窒化シリコン膜２０２を
マスクにして、上記第１の実施の形態の上記第３の実施
例と同様の例えばボロンの斜め回転イオン注入が行なわ
れ、溝２１１の表面には１×１０18ｃｍ-3〜１×１０19
ｃｍ-3程度の不純物濃度を有したＰ型イオン注入層２０
３が形成される〔図７（ｂ）〕。なおこのイオン注入を
Ｐ型シリコン基板２０１の主表面に垂直に行なうことは
好ましくない。このようなイオン注入では、溝２１１底
部の表面には充分なＰ型イオン注入層が形成されるが、
溝２１１側壁部の表面に形成されるＰ型イオン注入層の
不純物濃度は低くなり、本発明の目的の達成が不可能に
なる。
【００４５】上記斜め回転イオン注入に前後して、上記
フォト・レジスト膜パターンの除去が行なわれる。その
後、上記第１の実施の形態の上記第１の実施例と同様
に、９５０℃〜１１００℃程度の選択酸化が行なわれ、
溝２１１の部分には膜厚１００ｎｍ〜５００ｎｍ程度の
フィールド酸化膜２０５が形成され、同時に、上記Ｐ型
イオン注入層２０３が活性化されてこれらのフィールド
酸化膜２０５の縁端部に接触したＰ型シリコン基板２０
１の表面には１×１０17ｃｍ-3〜１×１０18ｃｍ-3程度
の不純物濃度を有したＰ型不純物濃度調整領域２０４が
形成される。これらのＰ型不純物濃度調整領域２０４の
不純物濃度も、フィールド酸化膜２０５形成のための熱
酸化時の偏析により、Ｐ型イオン注入層２０３の不純物
濃度より１桁程度低くなる〔図７（ｃ）〕。
【００４６】窒化シリコン膜２０２が除去された後、上
記第１の実施の形態の上記第１の実施例と同様に、例え
ばボロン等のＰ型不純物のイオン注入が全面に行なわれ
て、Ｐ型シリコン基板２０１中に第２のＰ型イオン注入
層（図示せず）が形成される。このイオン注入では、第
２のＰ型イオン注入層の濃度ピークがフィールド酸化膜
２０５の底部の平坦な部分の近傍に位置するように条件
設定がなされている。さらに熱処理により第２のＰ型イ
オン注入層が活性化されることにより、Ｐ型シリコン基
板２０１中に、１×１０18ｃｍ-3〜１×１０19ｃｍ-3程
度の不純物濃度を有したＰ型のパンチスルー・ストッパ
層２０６が形成される。これらのパンチスルー・ストッ
パ層２０６は、後工程で形成されるＮ+ 型拡散層からな
るソース・ドレイン領域の底部より深く位置し，少なく
ともフィールド酸化膜２０５の底部の平坦な部分に接触
している〔図７（ｄ）〕。
【００４７】その後、Ｐ型シリコン基板２０１表面の素
子形成予定領域には、熱酸化によりゲート酸化膜２０７
が形成される。さらにゲート電極２０８，Ｎ+ 型拡散層
からなるソース・ドレイン領域（図示せず）等が形成さ
れ、本一実施例によるＮチャネルＭＯＳトランジスタが
形成される〔図７（ｅ）〕。
【００４８】上記第２の実施の形態の上記一実施例は、
上記第１の実施の形態の上記第１，第２および第３の実
施例の有した効果を有している。さらに本一実施例は、
フィールド酸化膜形成後の表面段差が上記第１の実施の
形態の上記第１，第２および第３の実施例より小さなこ
とから、上記第１の実施の形態の上記第１，第２および
第３の実施例に比べて以降のフォト・リソグラフィ工程
が容易になるという効果を有している。
【００４９】なお、上記第２の実施の形態の上記一実施
例におけるＮチャネルＭＯＳトランジスタはＰ型シリコ
ン基板の表面に形成されているが、本第２の実施の形態
の本一実施例はこれに限定されるものではなく、これら
ＮチャネルＭＯＳトランジスタがＰウェルの表面に形成
される場合にも適用できる。また、本第２の実施の形態
の本一実施例は、上記第１の実施の形態の上記第２の実
施例と同様に、Ｐ型イオン注入層の形成とフィールド酸
化膜の形成との間に熱処理によりＰ型イオン注入層をＰ
型拡散層にすることもできる。
【００５０】さらにまた、上記第２の実施の形態の上記
一実施例はＮチャネルＭＯＳトランジスタの製造方法に
係わるものであるが、本第２の実施の形態はこれに限定
されるものではなく、ＰチャネルＭＯＳトランジスタの
製造方法にも適用することが可能である。例えばＮ型シ
リコン基板表面にＰチャネルＭＯＳトランジスタを形成
する際に、Ｎ型シリコン基板表面における素子分離領域
となる領域に溝を形成し，この溝の表面にＰ型イオン注
入層を形成し，さらにフィールド酸化を行なうことによ
り、ＰチャネルＭＯＳトランジスタの狭チャネル効果を
効果的かつ安定に抑制することが可能になる。
【００５１】半導体装置の製造工程の断面模式図である
図８を参照すると、本発明の第３の実施の形態の第１の
実施例はＮチャネルＭＯＳトランジスタの形成に適用さ
れた実施例であり、以下のとおりになる。
【００５２】まず、上記第１の実施の形態の上記第１の
実施例と同様に、不純物濃度が例えば１×１０17ｃｍ-3
〜１×１０18ｃｍ-3程度のＰ型シリコン基板３０１ａの
表面上に、耐酸化性膜である膜厚５０ｎｍ〜３００ｎｍ
程度の窒化シリコン膜がＬＰＣＶＤにより堆積される。
この窒化シリコン膜の堆積に先だって、熱酸化によりＰ
型シリコン基板３０１ａの表面にパッド酸化膜を形成し
ておいてもよい。この窒化シリコン膜がフォト・レジス
ト膜パターン３１３ａをマスクにしてパターニングさ
れ、Ｐ型シリコン基板３０１ａ表面の素子形成予定領域
上を覆う窒化シリコン膜３０２ａが残置される。次に、
フォト・レジスト膜パターン３１３ａおよび窒化シリコ
ン膜３０２ａをマスクにして、上記第１の実施の形態の
上記第３の実施例と同様の例えばボロンの斜め回転イオ
ン注入が行なわれ、Ｐ型シリコン基板３０１ａの表面に
は１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度の不純物濃
度を有したＰ型イオン注入層３０３ａが形成される〔図
８（ａ）〕。
【００５３】続いて、上記フォト・レジスト膜パターン
３１３ａ等をマスクにした異方性エッチングが行なわれ
る。これにより、Ｐ型シリコン基板３０１ａ表面に深さ
が１０ｎｍ〜１００ｎｍ程度の溝３１１ａが形成され、
Ｐ型イオン注入層３０３ａが分断されてＰ型イオン注入
層３０３ａａが残置される〔図８（ｂ）〕。
【００５４】フォト・レジスト膜パターン３１３ａが除
去された後、上記第１の実施の形態の上記第１の実施例
と同様に、９５０℃〜１１００℃程度の選択酸化が行な
われ、溝３１１ａの部分には膜厚１００ｎｍ〜５００ｎ
ｍ程度のフィールド酸化膜３０５ａが形成され、同時
に、上記Ｐ型イオン注入層３０３ａａが活性化されてこ
れらのフィールド酸化膜３０５ａの縁端部に接触したＰ
型シリコン基板３０１ａの表面には１×１０17ｃｍ-3〜
１×１０18ｃｍ-3程度の不純物濃度を有したＰ型不純物
濃度調整領域３０４ａが形成される。これらのＰ型不純
物濃度調整領域３０４ａの不純物濃度も、フィールド酸
化膜３０５ａ形成のための熱酸化時の偏析により、Ｐ型
イオン注入層３０３ａａの不純物濃度より１桁程度低く
なる〔図８（ｃ）〕。
【００５５】窒化シリコン膜３０２ａが除去された後、
上記第１の実施の形態の上記第１の実施例と同様に、例
えばボロン等のＰ型不純物のイオン注入が全面に行なわ
れて、Ｐ型シリコン基板３０１ａ中に第２のＰ型イオン
注入層（図示せず）が形成される。このイオン注入で
は、第２のＰ型イオン注入層の濃度ピークがフィールド
酸化膜３０５ａの底部の平坦な部分の近傍に位置するよ
うに条件設定がなされている。さらに熱処理により第２
のＰ型イオン注入層が活性化されることにより、Ｐ型シ
リコン基板３０１ａ中に、１×１０18ｃｍ-3〜１×１０
19ｃｍ-3程度の不純物濃度を有したＰ型のパンチスルー
・ストッパ層３０６ａが形成される。これらのパンチス
ルー・ストッパ層３０６ａは、後工程で形成されるＮ+
型拡散層からなるソース・ドレイン領域の底部より深く
位置し，少なくともフィールド酸化膜３０５ａの底部の
平坦な部分に接触している〔図８（ｄ）〕。
【００５６】その後、Ｐ型シリコン基板３０１ａ表面の
素子形成予定領域には、熱酸化によりゲート酸化膜３０
７ａが形成される。さらにゲート電極３０８ａ，Ｎ+ 型
拡散層からなるソース・ドレイン領域（図示せず）等が
形成され、本第１の実施例によるＮチャネルＭＯＳトラ
ンジスタが形成される〔図８（ｅ）〕。
【００５７】本第３の実施の形態の本第１の実施例は、
上記第２の実施の形態の上記一実施例の有した効果を有
している。さらに本第１の実施例では、Ｐ型不純物濃度
調整領域３０４ａとＰ型のパンチスルー・ストッパ層３
０６ａとの間隔を上記第２の実施の形態の上記一実施例
（Ｐ型不純物濃度調整領域２０４とＰ型のパンチスルー
・ストッパ層２０６との間隔）より大きくすることがで
きる。このため、ソース・ドレイン領域とパンチスルー
・ストッパ層との間の接合リークに関しては、上記第２
の実施の形態の上記一実施例より本第３の実施の形態の
本第１の実施例の方が優位に立つことになる。
【００５８】半導体装置の製造工程の断面模式図である
図９を参照すると、本発明の第３の実施の形態の第２の
実施例はＰチャネルＭＯＳトランジスタの形成に適用さ
れた実施例であり、以下のとおりになる。
【００５９】まず、不純物濃度が例えば１×１０17ｃｍ
-3〜１×１０18ｃｍ-3程度のＮ型シリコン基板３０１ｂ
の表面上に、耐酸化性膜である膜厚５０ｎｍ〜３００ｎ
ｍ程度の窒化シリコン膜がＬＰＣＶＤにより堆積され
る。この窒化シリコン膜の堆積に先だって、熱酸化によ
りＮ型シリコン基板３０１ｂの表面にパッド酸化膜を形
成しておいてもよい。この窒化シリコン膜がフォト・レ
ジスト膜パターン３１３ｂをマスクにしてパターニング
され、Ｎ型シリコン基板３０１ｂ表面の素子形成予定領
域上を覆う窒化シリコン膜３０２ｂが残置される。次
に、フォト・レジスト膜パターン３１３ｂおよび窒化シ
リコン膜３０２ｂをマスクにして、例えばボロンの斜め
回転イオン注入が行なわれ、Ｎ型シリコン基板３０１ｂ
の表面には０．５×１０17ｃｍ-3〜０．５×１０18ｃｍ
-3程度の不純物濃度を有したＰ型イオン注入層３０３ｂ
が形成される〔図９（ａ）〕。
【００６０】続いて、上記フォト・レジスト膜パターン
３１３ｂ等をマスクにした異方性エッチングが行なわれ
る。これにより、Ｎ型シリコン基板３０１ｂ表面に深さ
が１０ｎｍ〜１００ｎｍ程度の溝３１１ｂが形成され、
Ｐ型イオン注入層３０３ｂが分断されてＰ型イオン注入
層３０３ｂａが残置される〔図９（ｂ）〕。
【００６１】フォト・レジスト膜パターン３１３ｂが除
去された後、９５０℃〜１１００℃程度の選択酸化が行
なわれ、溝３１１ｂの部分には膜厚１００ｎｍ〜５００
ｎｍ程度のフィールド酸化膜３０５ｂが形成され、同時
に、上記Ｐ型イオン注入層３０３ｂａが活性化されてこ
れらのフィールド酸化膜３０５ｂの縁端部に接触したＮ
型シリコン基板３０１ｂの表面には１×１０17ｃｍ-3〜
１×１０18ｃｍ-3程度の不純物濃度（Ｎ型シリコン基板
３０１ａの不純物濃度と同程度）を有したＮ型不純物濃
度調整領域３０４ｂが形成される。この不純物濃度調整
領域３０４ｂの形成は、フィールド酸化膜３０５ｂ形成
時における素子分離領域縁端部でのＮ型不純物の偏析
（パイル・アップ）によるＮ型不純物濃度の上昇が上記
Ｐ型イオン注入層３０３ｂａ中のＰ型不純物によりキャ
ンセルされた結果による〔図９（ｃ）〕。
【００６２】窒化シリコン膜３０２ｂが除去された後、
例えば燐（Ｐ）等のＮ型不純物のイオン注入が全面に行
なわれて、Ｎ型シリコン基板３０１ｂ中にＮ型イオン注
入層（図示せず）が形成される。このイオン注入では、
Ｎ型イオン注入層の濃度ピークがフィールド酸化膜３０
５ｂの底部の平坦な部分の近傍に位置するように条件設
定がなされている。さらに熱処理によりＮ型イオン注入
層が活性化されることにより、Ｎ型シリコン基板３０１
ｂ中に、１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度の不
純物濃度を有したＮ型のパンチスルー・ストッパ層３０
６ｂが形成される。これらのパンチスルー・ストッパ層
３０６ｂは、後工程で形成されるＰ+ 型拡散層からなる
ソース・ドレイン領域の底部より深く位置し，少なくと
もフィールド酸化膜３０５ｂの底部の平坦な部分に接触
している〔図９（ｄ）〕。
【００６３】その後、Ｎ型シリコン基板３０１ｂ表面の
素子形成予定領域には、熱酸化によりゲート酸化膜３０
７ｂが形成される。さらにゲート電極３０８ｂ，Ｐ+ 型
拡散層からなるソース・ドレイン領域（図示せず）等が
形成され、本第２の実施例によるＰチャネルＭＯＳトラ
ンジスタが形成される〔図９（ｅ）〕。
【００６４】本第３の実施の形態の本第２と実施例は、
上記第２の実施の形態をＰチャネルＭＯＳトランジスタ
に適用したときに有した効果を有している。なお、本第
３の実施の形態の本第２の実施例ではＰチャネルＭＯＳ
トランジスタがＮ型シリコン基板に形成されているが、
本第３の実施の形態の本第２の実施例はこれに限定され
るものではなく、ＮウェルにＰチャネルＭＯＳトランジ
スタを形成する場合にも適用できる。
【００６５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、一導電型のシリコン基板を覆う耐
酸化性膜をパターニングした後，選択酸化によるフィー
ルド酸化膜を形成する前にＰ型不純物のイオン注入を行
なっていることから、フィールド酸化膜形成後の素子分
離領域の縁端部近傍のシリコン基板表面に一導電型不純
物濃度調整領域が形成される。その結果、本発明の採用
により、ＮチャネルＭＯＳトランジスタにおいては狭チ
ャネル効果および逆狭チャネル効果を，ＰチャネルＭＯ
Ｓトランジスタにおいては狭チャネル効果をそれぞれ効
果的かつ安定に抑制し、それぞれのトランジスタにおい
て微細な素子分離を実現することが容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の第１の実施例の製
造工程の断面模式図である。
【図２】上記第１の実施の形態の第２の実施例の主要製
造工程の断面模式図である。
【図３】上記第１の実施の形態の第３の実施例の主要製
造工程の断面模式図である。
【図４】上記第１の実施の形態の上記第１，第２および
第３の実施例の作用効果を説明するための図であり、Ｐ
型シリコン基板表面に沿った不純物濃度のプロファイル
を示すグラフである。
【図５】上記第１の実施の形態の上記第１，第２および
第３の実施例の作用効果を説明するための図であり、Ｎ
チャネルＭＯＳトランジスタにおけるしきい値電圧のチ
ャネル幅依存性を説明するためのグラフである。
【図６】上記第１の実施の形態の上記第１，第２および
第３の実施例の作用効果を説明するための図であり、Ｎ
チャネルＭＯＳトランジスタにおけるしきい値電圧のチ
ャネル幅依存性を比較説明するためのグラフである。
【図７】本発明の第２の実施の形態の一実施例の製造工
程の断面模式図である。
【図８】本発明の第３の実施の形態の第１の実施例の製
造工程の断面模式図である。
【図９】上記第３の実施の形態の第２の実施例の製造工
程の断面模式図である。
【図１０】第１の従来技術による半導体装置の断面模式
図である。
【図１１】上記第１の従来技術の問題点を説明するため
の図であり、ＮチャネルＭＯＳトランジスタにおけるし
きい値電圧のチャネル幅依存性を説明するためのグラフ
である。
【図１２】第２の従来技術による半導体装置の製造工程
の断面模式図である。
【図１３】上記第２の従来技術の問題点を説明するため
の断面模式図である。
【符号の説明】
１０１，２０１，３０１ａ，４０１ Ｐ型シリコン基
板 １０２，２０２，３０２ａ，３０２ｂ，４０２ｂ，４０
２ｂａ，４０２ｂｂ窒化シリコン膜 １０３，２０３，３０３ａ，３０３ａａ，３０３ｂ，３
０３ｂａ Ｐ型イオン注入層 １０４ａ，１０４ｂ，１０４ｃ，２０４，３０４ａ，４
２４ Ｐ型不純物濃度調整領域 １０５ａ，１０５ｂ，１０５ｃ，２０５，３０５ａ，３
０５ｂ，４０５ａ，４０５ｂ，４０５ｂａ，４０５ｂｂ
フィールド酸化膜 １０６，２０６，３０６ａ，３０６ｂ，４０６ａ，４０
６ｂ パンチスルー・ストッパ層 １０７，２０７，３０７ａ，３０７ｂ，４０７ａ，４０
７ｂ ゲート酸化膜 １０８，２０８，３０８ａ，３０８ｂ，４０８ａ，４０
８ｂ ゲート電極 １１４ Ｐ型拡散層 ２１１，３１１ａ，３１１ｂ 溝 ３１３ａ，３１３ｂ フォト・レジスト膜パターン ３０１ｂ Ｎ型シリコン基板 ３０４ｂ Ｎ型不純物濃度調整領域 ４３１ 電界の集中する部分 ４３２ 不純物濃度の低い部分
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/76 H01L 29/78

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 一導電型のシリコン基板の表面上に少な
    くとも耐酸化性膜を形成し、該耐酸化性膜の表面上に該
    シリコン基板の表面の素子形成予定領域上を覆うフォト
    ・レジスト膜パターンを形成し、該フォト・レジスト膜
    パターンをマスクにして少なくとも該耐酸化性膜のパタ
    ーニングを行ない該フォト・レジスト膜パターンをマス
    クにして該シリコン基板の表面に溝を形成する工程と、
    少なくとも前記フォト・レジスト膜パターンをマスクに
    して所要条件でのＰ型不純物の斜め回転イオン注入を行
    ない、前記溝の表面にＰ型イオン注入層を形成する工程
    と、前記フォト・レジスト膜パターンを除去する工程
    と、前記耐酸化性膜をマスクにした所定条件での選択酸
    化により前記Ｐ型イオン注入層より深い位置に底面を有
    したフィールド酸化膜を前記シリコン基板の表面に形成
    するとともに、前記素子形成予定領域の縁端部に該フィ
    ールド酸化膜に接触し，該シリコン基板の当初の不純物
    濃度と同程度の不純物濃度を有した一導電型不純物濃度
    調整領域を形成する工程と、前記耐酸化性膜を除去し、
    所定条件での一導電型不純物のイオン注入等を行ない、
    前記シリコン基板中に少なくとも前記フィールド酸化膜
    の底部の平坦な部分と接触する一導電型のパンチスルー
    ・ストッパ層を形成する工程とを有することを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 前記フォト・レジスト膜を除去した後、
    熱処理により前記Ｐ型イオン注入層を活性化する工程を
    有することを特徴とする請求項１記載の半導体装置の製
    造方法。
  3. 【請求項３】 一導電型のシリコン基板の表面上に少な
    くとも耐酸化性膜を形成し、該耐酸化性膜の表面上に該
    シリコン基板の表面の素子形成予定領域上を覆うフォト
    ・レジスト膜パターンを形成し、該フォト・レジスト膜
    パターンをマスクにして少なくとも該耐酸化性膜のパタ
    ーニングを行なう工程と、少なくとも前記フォト・レジ
    スト膜パターンをマスクにして所要条件でのＰ型不純物
    の斜め回転イオン注入を行ない、前記シリコン基板の表
    面にＰ型イオン注入層を形成する工程と、少なくとも前
    記フォト・レジスト膜パターンをマスクにしたエッチン
    グにより、前記シリコン基板の表面に前記一導電型イオ
    ン注入層を貫通する所要の深さの溝を形成する工程と、
    前記フォト・レジスト膜パターンを除去する工程と、前
    記耐酸化性膜をマスクにした所定条件での選択酸化によ
    り前記Ｐ型イオン注入層より深い位置に底面を有したフ
    ィールド酸化膜を前記シリコン基板の表面に形成すると
    ともに、前記素子形成予定領域の縁端部に該フィールド
    酸化膜に接触し，該シリコン基板の当初の不純物濃度と
    同程度の不純物濃度を有した一導電型不純物濃度調整領
    域を形成する工程と、前記耐酸化性膜を除去し、所定条
    件での一導電型不純物のイオン注入等を行ない、前記シ
    リコン基板中に少なくとも前記フィールド酸化膜の底部
    の平坦な部分と接触する一導電型のパンチスルー・スト
    ッパ層を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
JP8229124A 1996-08-29 1996-08-29 半導体装置の製造方法 Expired - Fee Related JP3047822B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8229124A JP3047822B2 (ja) 1996-08-29 1996-08-29 半導体装置の製造方法
US08/920,903 US5940715A (en) 1996-08-29 1997-08-29 Method for manufacturing semiconductor device
KR1019970045884A KR100253448B1 (ko) 1996-08-29 1997-08-29 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8229124A JP3047822B2 (ja) 1996-08-29 1996-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1074754A JPH1074754A (ja) 1998-03-17
JP3047822B2 true JP3047822B2 (ja) 2000-06-05

Family

ID=16887133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8229124A Expired - Fee Related JP3047822B2 (ja) 1996-08-29 1996-08-29 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5940715A (ja)
JP (1) JP3047822B2 (ja)
KR (1) KR100253448B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW375772B (en) * 1998-01-09 1999-12-01 United Microelectronics Corp Field implant method
JP5950507B2 (ja) * 2011-05-02 2016-07-13 キヤノン株式会社 半導体装置の製造方法およびｃｍｏｓイメージセンサーの製造方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3874919A (en) * 1974-03-13 1975-04-01 Ibm Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body
JPH04196341A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 半導体装置の製造方法
US5700728A (en) * 1994-11-07 1997-12-23 United Microelectronics Corporation Method of forming an MNOS/MONOS by employing large tilt angle ion implantation underneath the field oxide
US5550074A (en) * 1996-01-19 1996-08-27 United Microelectronics Corp. Process for fabricating MOS transistors having anti-punchthrough implant regions formed by the use of a phase-shift mask

Also Published As

Publication number Publication date
KR100253448B1 (ko) 2000-04-15
JPH1074754A (ja) 1998-03-17
US5940715A (en) 1999-08-17
KR19980019219A (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
US6642581B2 (en) Semiconductor device comprising buried channel region
US5465000A (en) Threshold adjustment in vertical DMOS devices
US5371024A (en) Semiconductor device and process for manufacturing the same
US6255154B1 (en) Semiconductor device and method of manufacturing the same
KR0132281B1 (ko) 반도체 장치의 형성방법
JP3386101B2 (ja) 半導体装置の製造方法
JP3281847B2 (ja) 半導体装置の製造方法
JP3611901B2 (ja) 半導体装置の製造方法
JP3448546B2 (ja) 半導体装置とその製造方法
JPH07122657A (ja) 半導体メモリとその製法
JP3047822B2 (ja) 半導体装置の製造方法
US5218224A (en) Semiconductor device including inversion preventing layers having a plurality of impurity concentration peaks in direction of depth
EP0402851B1 (en) Semiconductor device including inversion preventing layers having a plurality of impurity concentration peaks in direction of depth and method of manufacturing the same
JP3425043B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP2003046082A (ja) 半導体装置及びその製造方法
JP4062799B2 (ja) 半導体装置およびその製造方法
US5747354A (en) Semiconductor device having an improved anti-radioactivity and method of fabricating the same
JPH07106557A (ja) 半導体装置およびその製造方法
JP3259479B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH0322708B2 (ja)
JP2953915B2 (ja) 半導体集積回路装置及びその製造方法
JPH1050817A (ja) 半導体装置及びその製造方法
JPH0541516A (ja) 半導体装置及び製造方法
KR100518530B1 (ko) 보더리스 콘택홀을 갖는 반도체 소자 및 그 제조방법
JP3397986B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees