JP2002222854A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002222854A JP2002222854A JP2001017465A JP2001017465A JP2002222854A JP 2002222854 A JP2002222854 A JP 2002222854A JP 2001017465 A JP2001017465 A JP 2001017465A JP 2001017465 A JP2001017465 A JP 2001017465A JP 2002222854 A JP2002222854 A JP 2002222854A
- Authority
- JP
- Japan
- Prior art keywords
- isolation
- diffusion layer
- oxide film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 従来の半導体装置およびその製造方法は、ト
ランジスタの拡散層と素子分離領域の分離拡散層とが重
なるために、接合耐圧の低下が発生する等の課題があっ
た。 【解決手段】 シリコン基板１上における素子分離領域
に分離酸化膜２を形成する工程と、分離酸化膜２の一方
の端部から他方の端部までの距離よりも狭い開口幅を有
するフォトレジストマスク３を形成する工程と、フォト
レジストマスク３をイオン注入に対するマスクとして分
離拡散層を形成するためのボロン（Ｂ）をイオン注入す
る工程とを有する。
ランジスタの拡散層と素子分離領域の分離拡散層とが重
なるために、接合耐圧の低下が発生する等の課題があっ
た。 【解決手段】 シリコン基板１上における素子分離領域
に分離酸化膜２を形成する工程と、分離酸化膜２の一方
の端部から他方の端部までの距離よりも狭い開口幅を有
するフォトレジストマスク３を形成する工程と、フォト
レジストマスク３をイオン注入に対するマスクとして分
離拡散層を形成するためのボロン（Ｂ）をイオン注入す
る工程とを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体基板上に
形成された複数の高耐圧素子の間を素子分離するため
に、素子分離領域を備える半導体装置およびその製造方
法に関するものである。
形成された複数の高耐圧素子の間を素子分離するため
に、素子分離領域を備える半導体装置およびその製造方
法に関するものである。
【０００２】
【従来の技術】図３から図５は、従来の半導体装置の製
造方法に係る素子分離領域の主要工程を示す断面図であ
る。図において、２１はシリコン基板、２２はシリコン
酸化膜、２３はシリコン窒化膜、２４はフォトレジスト
マスク、２５はイオン注入による分離注入層、３１は素
子分離領域における分離酸化膜、３２は分離拡散層、４
１は分離酸化膜３１の両側に形成されるトランジスタに
おけるソース・ドレイン拡散層、４２は分離酸化膜３１
の端部である。図３から図５を用いて、従来の半導体装
置およびその製造方法を説明する。
造方法に係る素子分離領域の主要工程を示す断面図であ
る。図において、２１はシリコン基板、２２はシリコン
酸化膜、２３はシリコン窒化膜、２４はフォトレジスト
マスク、２５はイオン注入による分離注入層、３１は素
子分離領域における分離酸化膜、３２は分離拡散層、４
１は分離酸化膜３１の両側に形成されるトランジスタに
おけるソース・ドレイン拡散層、４２は分離酸化膜３１
の端部である。図３から図５を用いて、従来の半導体装
置およびその製造方法を説明する。
【０００３】先ず、シリコン基板２１上の全面に、例え
ば熱酸化法を用いてシリコン酸化膜２２を形成する。次
に、シリコン基板２１上の全面において、シリコン酸化
膜２２上に例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン窒化膜
２３を形成する。次に、フォトリソグラフィ技術により
フォトレジストを素子分離が必要な領域に対して開口す
るようにパターニングを行い、フォトレジストマスク２
４を形成する。次に、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いてフォトレジスト
マスク２４が開口するパターン内のシリコン窒化膜２３
とシリコン酸化膜２２とをエッチングにより順次除去す
る。次に、イオン注入技術を用いてフォトレジストマス
ク２４が開口するパターン内に所定のイオン注入条件に
よってボロン（Ｂ）を注入し、分離注入層２５を形成す
る（図３）。
ば熱酸化法を用いてシリコン酸化膜２２を形成する。次
に、シリコン基板２１上の全面において、シリコン酸化
膜２２上に例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン窒化膜
２３を形成する。次に、フォトリソグラフィ技術により
フォトレジストを素子分離が必要な領域に対して開口す
るようにパターニングを行い、フォトレジストマスク２
４を形成する。次に、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いてフォトレジスト
マスク２４が開口するパターン内のシリコン窒化膜２３
とシリコン酸化膜２２とをエッチングにより順次除去す
る。次に、イオン注入技術を用いてフォトレジストマス
ク２４が開口するパターン内に所定のイオン注入条件に
よってボロン（Ｂ）を注入し、分離注入層２５を形成す
る（図３）。
【０００４】次に、フォトレジストマスク２４を例えば
アッシング法を用いて除去する。次に、例えば熱酸化法
を用いて、分離酸化膜３１を形成する。次に、例えばＲ
ＩＥ法を用いてシリコン窒化膜２３とシリコン酸化膜２
２とをエッチングにより順次除去する。この時、分離酸
化膜３１の下部には分離拡散層３２が形成されている
（図４）。
アッシング法を用いて除去する。次に、例えば熱酸化法
を用いて、分離酸化膜３１を形成する。次に、例えばＲ
ＩＥ法を用いてシリコン窒化膜２３とシリコン酸化膜２
２とをエッチングにより順次除去する。この時、分離酸
化膜３１の下部には分離拡散層３２が形成されている
（図４）。
【０００５】次に、例えば熱酸化法を用いてゲート酸化
膜を形成した後、例えばポリシリコン等の材料から成る
ゲート電極配線を形成する。次にフォトリソグラフィ技
術により所定のパターンを有する図示されないフォトレ
ジストマスクを形成し、ゲート酸化膜に対してエッチン
グを行い、図示されないフォトレジストマスクを除去す
る。次に、フォトリソグラフィ技術により図示されない
フォトレジストマスクを形成し、イオン注入、フォトレ
ジストマスク除去を順次施すことによって、ソース・ド
レイン拡散層４１を形成する（図５）。
膜を形成した後、例えばポリシリコン等の材料から成る
ゲート電極配線を形成する。次にフォトリソグラフィ技
術により所定のパターンを有する図示されないフォトレ
ジストマスクを形成し、ゲート酸化膜に対してエッチン
グを行い、図示されないフォトレジストマスクを除去す
る。次に、フォトリソグラフィ技術により図示されない
フォトレジストマスクを形成し、イオン注入、フォトレ
ジストマスク除去を順次施すことによって、ソース・ド
レイン拡散層４１を形成する（図５）。
【０００６】
【発明が解決しようとする課題】従来の半導体装置およ
びその製造方法は以上のように構成されているので、分
離酸化膜３１の端部４２において、分離酸化膜３１の両
端に形成されるソース・ドレイン拡散層４１と分離酸化
膜３１の下部に形成される分離拡散層３２とが重なり、
接合耐圧の低下が発生するという課題があった。
びその製造方法は以上のように構成されているので、分
離酸化膜３１の端部４２において、分離酸化膜３１の両
端に形成されるソース・ドレイン拡散層４１と分離酸化
膜３１の下部に形成される分離拡散層３２とが重なり、
接合耐圧の低下が発生するという課題があった。
【０００７】また、従来の半導体装置およびその製造方
法では、分離酸化膜３１を形成する際の熱処理により素
子分離領域における分離拡散層３２が拡散されるので、
狭チャネルの高耐圧トランジスタでは基板常数が上がる
ということが避けられないという課題があった。
法では、分離酸化膜３１を形成する際の熱処理により素
子分離領域における分離拡散層３２が拡散されるので、
狭チャネルの高耐圧トランジスタでは基板常数が上がる
ということが避けられないという課題があった。
【０００８】発明が解決しようとする課題について更に
詳細を説明する。素子分離領域において、ゲート電極配
線が分離酸化膜上にあるときに、反転層を形成できる電
圧を反転電圧と定義すると、半導体素子の耐圧を上げる
ためには反転電圧を上げる必要がある。この反転電圧を
上げる方法は、素子分離領域における分離拡散層の不純
物濃度を上げる方法と、分離酸化膜の膜厚を厚くする方
法とが考えられる。
詳細を説明する。素子分離領域において、ゲート電極配
線が分離酸化膜上にあるときに、反転層を形成できる電
圧を反転電圧と定義すると、半導体素子の耐圧を上げる
ためには反転電圧を上げる必要がある。この反転電圧を
上げる方法は、素子分離領域における分離拡散層の不純
物濃度を上げる方法と、分離酸化膜の膜厚を厚くする方
法とが考えられる。
【０００９】しかしながら、素子分離領域における分離
拡散層の不純物濃度を上げた場合、ソース・ドレイン拡
散層と分離拡散層との接合耐圧がよりいっそう低下す
る。一方、分離酸化膜の膜厚を厚くした場合、半導体基
板上の段差が大きくなるので、後工程におけるフォトリ
ソグラフィ工程や、エッチング工程などにおける加工を
難しくする。また、分離酸化膜の膜厚を厚くすることに
より、バーズビークが広がるので高耐圧トランジスタ以
外の通常のトランジスタにおける活性層領域を狭くす
る。このため、素子分離領域における分離拡散層の不純
物濃度を上げる方法と、分離酸化膜の膜厚を厚くする方
法とを用いて反転電圧を高くすることが困難であるなど
の課題があった。
拡散層の不純物濃度を上げた場合、ソース・ドレイン拡
散層と分離拡散層との接合耐圧がよりいっそう低下す
る。一方、分離酸化膜の膜厚を厚くした場合、半導体基
板上の段差が大きくなるので、後工程におけるフォトリ
ソグラフィ工程や、エッチング工程などにおける加工を
難しくする。また、分離酸化膜の膜厚を厚くすることに
より、バーズビークが広がるので高耐圧トランジスタ以
外の通常のトランジスタにおける活性層領域を狭くす
る。このため、素子分離領域における分離拡散層の不純
物濃度を上げる方法と、分離酸化膜の膜厚を厚くする方
法とを用いて反転電圧を高くすることが困難であるなど
の課題があった。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、素子分離領域における分離酸化膜
の膜厚を厚くすることなく、また、分離拡散層の拡散に
よる狭チャネルトランジスタの基板常数を上げることも
なく、高耐圧でかつ素子分離領域における反転電圧が高
い素子間分離を実現することができる半導体装置および
その製造方法を得ることを目的とする。
めになされたもので、素子分離領域における分離酸化膜
の膜厚を厚くすることなく、また、分離拡散層の拡散に
よる狭チャネルトランジスタの基板常数を上げることも
なく、高耐圧でかつ素子分離領域における反転電圧が高
い素子間分離を実現することができる半導体装置および
その製造方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上の素子分離領域に形成された分離絶
縁膜と、分離絶縁膜の両端に形成された拡散層と、拡散
層と離隔した位置であって分離絶縁膜の下部から半導体
基板の深さ方向にのびて形成された分離拡散層とを備え
るようにしたものである。
置は、半導体基板上の素子分離領域に形成された分離絶
縁膜と、分離絶縁膜の両端に形成された拡散層と、拡散
層と離隔した位置であって分離絶縁膜の下部から半導体
基板の深さ方向にのびて形成された分離拡散層とを備え
るようにしたものである。
【００１２】この発明に係る半導体装置の製造方法は、
半導体基板上における素子分離領域に分離絶縁膜を形成
する工程と、分離絶縁膜の一方の端部から他方の端部ま
での距離よりも狭い開口幅を有するマスクを形成する工
程と、マスクの開口した領域であって分離絶縁膜の下部
から半導体基板の深さ方向にのびて分離拡散層を形成す
る工程と、分離絶縁膜の両端に拡散層を形成する工程と
を有するようにしたものである。
半導体基板上における素子分離領域に分離絶縁膜を形成
する工程と、分離絶縁膜の一方の端部から他方の端部ま
での距離よりも狭い開口幅を有するマスクを形成する工
程と、マスクの開口した領域であって分離絶縁膜の下部
から半導体基板の深さ方向にのびて分離拡散層を形成す
る工程と、分離絶縁膜の両端に拡散層を形成する工程と
を有するようにしたものである。
【００１３】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１および図２は、この発明の実施の形
態１による半導体装置およびその製造方法に係る素子分
離領域の主要工程を示す断面図である。図において、１
はシリコン基板（半導体基板）、２は素子分離領域にお
ける分離酸化膜（分離絶縁膜）、３はフォトレジストマ
スク、４はイオン注入による分離注入層、１１は分離酸
化膜２の両側に形成されるトランジスタにおけるソース
・ドレイン拡散層（拡散層）、１２は分離拡散層、１３
は分離酸化膜２の端部である。図１および図２を用い
て、この発明の実施の形態１による半導体装置およびそ
の製造方法を説明する。
説明する。 実施の形態１．図１および図２は、この発明の実施の形
態１による半導体装置およびその製造方法に係る素子分
離領域の主要工程を示す断面図である。図において、１
はシリコン基板（半導体基板）、２は素子分離領域にお
ける分離酸化膜（分離絶縁膜）、３はフォトレジストマ
スク、４はイオン注入による分離注入層、１１は分離酸
化膜２の両側に形成されるトランジスタにおけるソース
・ドレイン拡散層（拡散層）、１２は分離拡散層、１３
は分離酸化膜２の端部である。図１および図２を用い
て、この発明の実施の形態１による半導体装置およびそ
の製造方法を説明する。
【００１４】先ず、シリコン基板１上の全面に、例えば
熱酸化法を用いてシリコン酸化膜を形成する。次に、シ
リコン基板１上の全面において、前記シリコン酸化膜上
に例えばＣＶＤ法を用いてシリコン窒化膜を形成する。
次に、フォトリソグラフィ技術によりフォトレジストを
素子分離が必要な領域に対して開口するようにパターニ
ングを行い、第１のフォトレジストマスクを形成する。
次に、例えばＲＩＥ法を用いて第１のフォトレジストマ
スクが開口するパターン内のシリコン窒化膜とシリコン
酸化膜とをエッチングにより順次除去する。次に、第１
のフォトレジストマスクを例えばアッシング法を用いて
除去する。次に、例えば熱酸化法を用いて、分離酸化膜
２を形成する。次に、例えばＲＩＥ法を用いてシリコン
窒化膜とシリコン酸化膜とをエッチングにより順次除去
する。
熱酸化法を用いてシリコン酸化膜を形成する。次に、シ
リコン基板１上の全面において、前記シリコン酸化膜上
に例えばＣＶＤ法を用いてシリコン窒化膜を形成する。
次に、フォトリソグラフィ技術によりフォトレジストを
素子分離が必要な領域に対して開口するようにパターニ
ングを行い、第１のフォトレジストマスクを形成する。
次に、例えばＲＩＥ法を用いて第１のフォトレジストマ
スクが開口するパターン内のシリコン窒化膜とシリコン
酸化膜とをエッチングにより順次除去する。次に、第１
のフォトレジストマスクを例えばアッシング法を用いて
除去する。次に、例えば熱酸化法を用いて、分離酸化膜
２を形成する。次に、例えばＲＩＥ法を用いてシリコン
窒化膜とシリコン酸化膜とをエッチングにより順次除去
する。
【００１５】次に、フォトリソグラフィ技術によりフォ
トレジストを素子分離が必要な領域に対して開口するよ
うにパターニングを行い、第２のフォトレジストマスク
（マスク）３を形成する。このとき、第２のフォトレジ
ストマスク３は第１のフォトレジストマスクよりも狭い
開口幅を有し、かつ分離酸化膜２の一方の端部から他方
の端部までの距離よりも狭い開口幅を有するようにパタ
ーニングする。次に、イオン注入技術を用いて第２のフ
ォトレジストマスク３が開口するパターン内に所定のイ
オン注入条件によってボロン（Ｂ）を注入し、分離注入
層４を形成する（図１）。
トレジストを素子分離が必要な領域に対して開口するよ
うにパターニングを行い、第２のフォトレジストマスク
（マスク）３を形成する。このとき、第２のフォトレジ
ストマスク３は第１のフォトレジストマスクよりも狭い
開口幅を有し、かつ分離酸化膜２の一方の端部から他方
の端部までの距離よりも狭い開口幅を有するようにパタ
ーニングする。次に、イオン注入技術を用いて第２のフ
ォトレジストマスク３が開口するパターン内に所定のイ
オン注入条件によってボロン（Ｂ）を注入し、分離注入
層４を形成する（図１）。
【００１６】次に、第２のフォトレジストマスク３を例
えばアッシング法を用いて除去する。 次に、例えば熱
酸化法を用いてゲート酸化膜を形成した後、例えばポリ
シリコン等の材料から成るゲート電極配線を形成する。
次にフォトリソグラフィ技術により所定のパターンを有
する図示されないフォトレジストマスクを形成し、ゲー
ト酸化膜に対してエッチングを行い、図示されないフォ
トレジストマスクを除去する。次に、ソース・ドレイン
拡散層１１を、フォトリソグラフィ技術による図示され
ないフォトレジストマスクを形成し、イオン注入、フォ
トレジストマスク除去を順次施すことにより形成する
（図２）。
えばアッシング法を用いて除去する。 次に、例えば熱
酸化法を用いてゲート酸化膜を形成した後、例えばポリ
シリコン等の材料から成るゲート電極配線を形成する。
次にフォトリソグラフィ技術により所定のパターンを有
する図示されないフォトレジストマスクを形成し、ゲー
ト酸化膜に対してエッチングを行い、図示されないフォ
トレジストマスクを除去する。次に、ソース・ドレイン
拡散層１１を、フォトリソグラフィ技術による図示され
ないフォトレジストマスクを形成し、イオン注入、フォ
トレジストマスク除去を順次施すことにより形成する
（図２）。
【００１７】以上のように、この実施の形態１によれ
ば、分離拡散層１２を形成するためのイオン注入におけ
るマスクとして用いた第２のフォトレジストマスク３
が、素子分離領域全体を開口するようにパターニングさ
れた第１のフォトレジストマスクよりも狭い開口幅を有
し、かつ分離酸化膜２の一方の端部から他方の端部まで
の距離よりも狭い開口幅を有するようにパターニングす
るようにしたので、分離酸化膜２の端部１３において、
分離酸化膜２の両端に形成されるソース・ドレイン拡散
層１１と分離酸化膜２の下部に形成される分離拡散層１
２とが重ならないから、高い接合耐圧が得られるという
効果を奏する。
ば、分離拡散層１２を形成するためのイオン注入におけ
るマスクとして用いた第２のフォトレジストマスク３
が、素子分離領域全体を開口するようにパターニングさ
れた第１のフォトレジストマスクよりも狭い開口幅を有
し、かつ分離酸化膜２の一方の端部から他方の端部まで
の距離よりも狭い開口幅を有するようにパターニングす
るようにしたので、分離酸化膜２の端部１３において、
分離酸化膜２の両端に形成されるソース・ドレイン拡散
層１１と分離酸化膜２の下部に形成される分離拡散層１
２とが重ならないから、高い接合耐圧が得られるという
効果を奏する。
【００１８】また、この実施の形態１によれば、分離酸
化膜２を形成した後に素子分離領域における分離拡散層
１２を形成するようにしたので、素子分離領域における
分離拡散層１２が熱処理により拡散されることがないた
め、狭チャネルの高耐圧トランジスタにおいて基板常数
が上がるということを抑制できるという効果を奏する。
化膜２を形成した後に素子分離領域における分離拡散層
１２を形成するようにしたので、素子分離領域における
分離拡散層１２が熱処理により拡散されることがないた
め、狭チャネルの高耐圧トランジスタにおいて基板常数
が上がるということを抑制できるという効果を奏する。
【００１９】また、この実施の形態１によれば、分離酸
化膜２の端部１３においてソース・ドレイン拡散層１１
と分離拡散層１２とを離隔して形成するようにしたの
で、分離酸化膜２の膜厚を厚くする必要がないため、シ
リコン基板１上での段差が低減でき、後工程におけるフ
ォトリソグラフィ工程や、エッチング工程などにおける
加工を容易にできるという効果を奏する。さらに、バー
ズビークの長さを低減することができるので、通常のト
ランジスタを同時に形成する際に活性層領域を狭くなる
ことを抑制できると共に、通常のトランジスタ領域にお
ける微細化が可能になるという効果を奏する。
化膜２の端部１３においてソース・ドレイン拡散層１１
と分離拡散層１２とを離隔して形成するようにしたの
で、分離酸化膜２の膜厚を厚くする必要がないため、シ
リコン基板１上での段差が低減でき、後工程におけるフ
ォトリソグラフィ工程や、エッチング工程などにおける
加工を容易にできるという効果を奏する。さらに、バー
ズビークの長さを低減することができるので、通常のト
ランジスタを同時に形成する際に活性層領域を狭くなる
ことを抑制できると共に、通常のトランジスタ領域にお
ける微細化が可能になるという効果を奏する。
【００２０】
【発明の効果】以上のように、この発明によれば、半導
体基板上の素子分離領域に形成された分離絶縁膜と、分
離絶縁膜の両端に形成された拡散層と、拡散層と離隔し
た位置であって分離絶縁膜の下部から半導体基板の深さ
方向にのびて形成された分離拡散層とを備えるように構
成したので、分離絶縁膜の端部において、分離絶縁膜の
両端に形成される拡散層と分離絶縁膜の下部に形成され
る分離拡散層とが重ならないので、高い接合耐圧が得ら
れるという効果を奏する。
体基板上の素子分離領域に形成された分離絶縁膜と、分
離絶縁膜の両端に形成された拡散層と、拡散層と離隔し
た位置であって分離絶縁膜の下部から半導体基板の深さ
方向にのびて形成された分離拡散層とを備えるように構
成したので、分離絶縁膜の端部において、分離絶縁膜の
両端に形成される拡散層と分離絶縁膜の下部に形成され
る分離拡散層とが重ならないので、高い接合耐圧が得ら
れるという効果を奏する。
【００２１】この発明によれば、半導体基板上における
素子分離領域に分離絶縁膜を形成する工程と、分離絶縁
膜の一方の端部から他方の端部までの距離よりも狭い開
口幅を有するマスクを形成する工程と、マスクの開口し
た領域であって分離絶縁膜の下部から半導体基板の深さ
方向にのびて分離拡散層を形成する工程と、分離絶縁膜
の両端に拡散層を形成する工程とを有するように構成し
たので、高い接合耐圧が得られるとともに、素子分離領
域における分離拡散層が熱処理により拡散されることが
ないので、狭チャネルの高耐圧トランジスタにおいて基
板常数が上がるということを抑制できるという効果を奏
する。
素子分離領域に分離絶縁膜を形成する工程と、分離絶縁
膜の一方の端部から他方の端部までの距離よりも狭い開
口幅を有するマスクを形成する工程と、マスクの開口し
た領域であって分離絶縁膜の下部から半導体基板の深さ
方向にのびて分離拡散層を形成する工程と、分離絶縁膜
の両端に拡散層を形成する工程とを有するように構成し
たので、高い接合耐圧が得られるとともに、素子分離領
域における分離拡散層が熱処理により拡散されることが
ないので、狭チャネルの高耐圧トランジスタにおいて基
板常数が上がるということを抑制できるという効果を奏
する。
【図１】 この発明の実施の形態１による半導体装置の
製造方法に係る素子分離領域の主要工程の一部を示す断
面図である。
製造方法に係る素子分離領域の主要工程の一部を示す断
面図である。
【図２】 この発明の実施の形態１による半導体装置の
製造方法に係る素子分離領域の主要工程の一部を示す断
面図である。
製造方法に係る素子分離領域の主要工程の一部を示す断
面図である。
【図３】 従来の半導体装置の製造方法に係る素子分離
領域の主要工程の一部を示す断面図である。
領域の主要工程の一部を示す断面図である。
【図４】 従来の半導体装置の製造方法に係る素子分離
領域の主要工程の一部を示す断面図である。
領域の主要工程の一部を示す断面図である。
【図５】 従来の半導体装置の製造方法に係る素子分離
領域の主要工程の一部を示す断面図である。
領域の主要工程の一部を示す断面図である。
１ シリコン基板（半導体基板）、２ 分離酸化膜（分
離絶縁膜）、３ 第２のフォトレジストマスク（マス
ク）、４ 分離注入層、１１ ソース・ドレイン拡散層
（拡散層）、１２ 分離拡散層、１３ 端部。
離絶縁膜）、３ 第２のフォトレジストマスク（マス
ク）、４ 分離注入層、１１ ソース・ドレイン拡散層
（拡散層）、１２ 分離拡散層、１３ 端部。
Claims (2)
- 【請求項１】 半導体基板上の素子分離領域に形成され
た分離絶縁膜と、当該分離絶縁膜の両端に形成された拡
散層と、当該拡散層と離隔した位置であって前記分離絶
縁膜の下部から前記半導体基板の深さ方向にのびて形成
された分離拡散層とを備える半導体装置。 - 【請求項２】 半導体基板上における素子分離領域に分
離絶縁膜を形成する工程と、前記分離絶縁膜の一方の端
部から他方の端部までの距離よりも狭い開口幅を有する
マスクを形成する工程と、前記マスクの開口した領域で
あって前記分離絶縁膜の下部から前記半導体基板の深さ
方向にのびて分離拡散層を形成する工程と、前記分離絶
縁膜の両端に拡散層を形成する工程とを有する半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017465A JP2002222854A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017465A JP2002222854A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222854A true JP2002222854A (ja) | 2002-08-09 |
Family
ID=18883673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017465A Withdrawn JP2002222854A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234988A (ja) * | 2011-05-02 | 2012-11-29 | Canon Inc | 半導体装置の製造方法およびｃｍｏｓイメージセンサーの製造方法 |
-
2001
- 2001-01-25 JP JP2001017465A patent/JP2002222854A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234988A (ja) * | 2011-05-02 | 2012-11-29 | Canon Inc | 半導体装置の製造方法およびｃｍｏｓイメージセンサーの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746924B1 (en) | Method of forming asymmetric extension mosfet using a drain side spacer | |
| US6103563A (en) | Nitride disposable spacer to reduce mask count in CMOS transistor formation | |
| US6066530A (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| US6221706B1 (en) | Aluminum disposable spacer to reduce mask count in CMOS transistor formation | |
| JP2002222854A (ja) | 半導体装置およびその製造方法 | |
| JPH1140538A (ja) | 半導体装置の製造方法 | |
| KR0179823B1 (ko) | 반도체장치의 제조방법 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| KR0151226B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6709938B2 (en) | Source/drain extension fabrication process with direct implantation | |
| JP2006100579A (ja) | 半導体装置の製造方法 | |
| US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| KR0179860B1 (ko) | 씨모스 소자의 제조방법 | |
| JPH0115148B2 (ja) | ||
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH07321193A (ja) | 半導体装置の製造方法 | |
| JPH10270545A (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JP5020055B2 (ja) | 半導体装置の製造方法 | |
| US20020003289A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| KR0155301B1 (ko) | 중첩구조를 구비한 모스 전계효과 트랜지스터의 제조방법 | |
| JP2004158806A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR100213245B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |