KR0151226B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR0151226B1
KR0151226B1 KR1019940034508A KR19940034508A KR0151226B1 KR 0151226 B1 KR0151226 B1 KR 0151226B1 KR 1019940034508 A KR1019940034508 A KR 1019940034508A KR 19940034508 A KR19940034508 A KR 19940034508A KR 0151226 B1 KR0151226 B1 KR 0151226B1
Authority
KR
South Korea
Prior art keywords
film
forming
layer
oxide film
active region
Prior art date
Application number
KR1019940034508A
Other languages
English (en)
Other versions
KR960026545A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940034508A priority Critical patent/KR0151226B1/ko
Publication of KR960026545A publication Critical patent/KR960026545A/ko
Application granted granted Critical
Publication of KR0151226B1 publication Critical patent/KR0151226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자의 집적도를 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것으로, 반도체 기판 상에 활성영역을 노출시키는 산화방지막 패턴을 형성하고 상기 활성영역 내에 산화막을 형성하되, 상기 산화방지막 패턴 하부에 상기 산화막의 단부가 확장되어 이루어진 소자분리막을 형성하고, 상기 활성영역 내의 상기 산화막을 제거하여 상기 반도체기판을 노출시킨 후, 상기 산화방지막 패턴을 제거한 다음, 상기 노출된 상기 반도체 기판 상에 활성영역을 이룰 반도체층을 형성하는 과정으로 이루어진다.

Description

반도체 소자의 소자분리막 형성방법
제1도는 종래방법에 따른 필드산화막 형성 후의 단면도.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 반도체소자의 소자분리막 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 패드산화막
23 : 폴리실리톤막 24 : 질화막
25 : 감광막 패턴 26 : 산화막
27 : 단결정 반도체층 28 : 게이트 산화막
29 : 게이트 전극
본 발명은 반도체 장치 제조 분야에 관한 것으로, 특히 소자의 집적도를 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 소자 제조공정에서 소자간의 전기적인 절연을 위해 일반적으로 산화막과 질화막을 사용하여 소자분리지역을 국부적으로 산화시키는 LOCOS(Local Oxidation of Silicon; 이하 로코스라 약칭함) 방법이 주로 사용되고 있다.
로코스 공정은 실리콘기판 위에 산화막 및 질화막을 차례로 형성하고, 질화막 및 산화막을 선택적으로 제거하여 소자분리지역을 노출시킨 후, 열산화공정을 실시하여 소자분리지역을 국부적으로 산화시키는 방법으로, 이때 질화막은 산화막 성장을 억제하는 역할을 하며, 산화막은 질화막에 의한 스트레스를 완화시키는 완충(buffer) 역할을 한다.
종래의 로코스 공정에 필드산화막 형성 방법을 제1도를 통하여 설명하면 다음과 같다. 도시된 바와 같이 실리콘기판(11) 상에 열산화막(12), 폴리실리콘막(13) 및 질화막(14)을 차례로 적층한 다음, 사진식각법으로 상기 질화막(14), 폴리실리콘막(13) 및 열산화막(12)을 선택적으로 제거하여 필드영역의 상기 실리콘기판(13)을 노출시킨 후 열산화 공정을 실시하여 필드산화막(15)을 형성한다.
상기와 같이 이루어지는 종래기술은 필드산화막의 단부가 질화막의 하부에 이르러, 버즈빅(bird's beak)(B)이라 불리는 형상의 산화막이 활성영역을 침범하여 활성영역을 축소시키는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 소자의 집적도 향상에 저해되지 않는 소자분리막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 소자의 소자분리막 형성방법에 있어서, 반도체 기판 상에 활성영역을 노출시키는 산화방지막 패턴을 형성하는 제1단계; 상기 활성영역 내에 산화막을 형성하되, 상기 산화방지막 패턴 하부에 상기 산화막의 단부가 확장되어 이루어진 소자분리막을 형성하는 제2단계; 상기 활성영역 내의 상기 산화막을 제거하여 상기 반도체기판을 노출시키는 제3단계; 상기 산화방지막 패턴을 제거하여 상기 소자분리막을 노출시키는 제4단계; 및 상기 제3단계에서 노출된 상기 반도체 기판 상에 활성영역을 이룰 반도체층을 형성하는 제5단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상술한다.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 반도체소자의 소자분리막 형성 공정 단면도로서, 설명을 간단히 하기 위하여 반도체 소자가 두 개의 활성영역으로 이루어진다고 가정하여 나타낸 것이다.
먼저, 제2a도에 도시한 바와 같이 실리콘기판(21) 상에 패드산화막(22), 패드폴리실리콘막(23) 및 질화막(24)을 차례로 적층한 다음, 상기 질화막(24) 상에 감광막 패턴(25)을 형성하여 소정의 폭(d)을 갖는 활성영역을 노출시킨다.
다음으로, 제2b도에 도시한 바와 같이 상기 감광막 패턴(25)을 식각마스크로 상기 질화막(24)을 식각하여 그 하부의 폴리실리콘막(23)을 노출시킨 다음, 상기 감광막 패턴(25)을 제거하고, 채널 스탑(channel stop)을 위한 불순물을 이온주입한다. 이때 NMOS트렌지스터를 형성할 경우 붕소(B)를 이온주입한다.
다음으로, 제2c도에 도시한 바와 같이 상기 질화막(24)을 산화방지막으로 하여 열산화 공정을 실시해서 산화막(26)을 형성한다. 이때, 소정 길이(I)의 버즈빅이 발생되고, 활성영역이 이웃하는 부분(A)에서는 활성영역 양단에서 형성되는 버즈빅이 만나기 때문에 활성영역이 이웃하지 않는 부분(B)의 단부 보다 산화막이 두껍게 형성된다.
다음으로, 제2d도에 도시한 바와 같이 상기 질화막(24)을 식각방지막으로하여, 비등방성 식각법으로 상기 산화막(26)을 식각해서 상기 실리콘기판(21)을 노출시킨다.
다음으로, 제2e도에 도시한 바와 같이 상기 산화막이 제거되고 노출된 실리콘기판(21)상에 단결정 반도체층(27)을 에피탁셜하게 선택적 증착 방법으로 형성한 다음, 상기 질화막(24) 및 폴리실리콘막(23)을 제거한다. 이때, 상기 단결정 반도체층(27)은 상기 제거된 산화막의 두께와 동일하게 형성한다. 즉, 상기 산화막이 제거된 자리에 상기 단결정 반도체층(27)을 형성한다.
다음으로, 제2f도에 도시한 바와 같이 문턱전압 조절용불순물을 이온주입한 다음, 상기 패드산화막(22)을 제거하고, 종래의 일반적인 공정을 따라 게이트 산화막(28) 및 게이트 전극(29)을 형성한다.
상기와 같이 이루어지는 본 발명은 로코스공정에 의해 발생하는 버즈빅 부분을 초미세 소자분리막으로 이용함으로써, 반도체 소자의 집적도 향상의 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

  1. 반도체 소자의 소자분리막 형성방법에 있어서, 반도체 기판 상에 활성영역을 노출시키는 산화방지막 패턴을 형성하는 제1단계; 상기 활성영역 내에 산화막을 형성하되, 상기 산화방지막 패턴 하부에 상기 산화막의 단부가 확장되어 이루어진 소자분리막을 형성하는 제2단계; 상기 활성영역 내의 상기 산화막을 제거하여 상기 반도체 기판을 노출시키는 제3단계; 상기 산화방지막 패턴을 제거하여 상기 소자분리막을 노출시키는 제4단계; 및 상기 제3단계에서 노출된 상기 반도체 기판 상에 활성영역을 이룰 반도체층을 형성하는 제5단계를 포함하는 반도체 소자의 소자분리막 형성 방법.
  2. 제1항에 있어서. 상기 제1단계는, 상기 반도체 기판 상에 패드산화막, 폴리실리콘막 및 질화막을 차례로 적층하는 단계; 및 상기 질화막, 폴리실리콘막 및 패드산화막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2단계는, 로코스(Local Oxidation of Silicon) 공정을 실시하여 상기 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  4. 제3항에 있어서, 상기 소자분리막은 상기 로코스 공정으로 형성된 상기 산화막의 버즈빅(bird's beak) 부분으로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  5. 제4항에 있어서, 상기 제3단계는, 상기 산화방지막 패턴을 식각마스크로하여 상기 활성영역 내의 산화막을 비등방성 식각으로 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  6. 제4항에 있어서, 상기 제5단계는, 상기 반도체층은 에피택셜하게 형성된 단결정층인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  7. 제6항에 있어서, 상기 반도체층은 상기 제3단계에서 제거된 상기 산화막의 두께와 동일한 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  8. 제6항에 있어서, 상기 반도체층은 선택증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
KR1019940034508A 1994-12-15 1994-12-15 반도체 소자의 소자분리막 형성방법 KR0151226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034508A KR0151226B1 (ko) 1994-12-15 1994-12-15 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034508A KR0151226B1 (ko) 1994-12-15 1994-12-15 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR960026545A KR960026545A (ko) 1996-07-22
KR0151226B1 true KR0151226B1 (ko) 1998-12-01

Family

ID=19401739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034508A KR0151226B1 (ko) 1994-12-15 1994-12-15 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR0151226B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732737B1 (ko) * 2000-06-30 2007-06-27 주식회사 하이닉스반도체 반도체 소자분리막 형성방법

Also Published As

Publication number Publication date
KR960026545A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6746924B1 (en) Method of forming asymmetric extension mosfet using a drain side spacer
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0151226B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100237751B1 (ko) 반도체 장치의 미세구조 형성 방법
US6214674B1 (en) Method of fabricating high voltage device suitable for low voltage device
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
KR100297169B1 (ko) 반도체소자의소자분리방법
KR0161118B1 (ko) 반도체 소자 제조방법
KR960006428B1 (ko) 반도체 소자의 게이트전극 형성방법
KR0125313B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100198600B1 (ko) 반도체 장치의 플레이너 격리영역 형성방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
JP3148227B2 (ja) 半導体装置の製造方法
KR100266687B1 (ko) 트랜지스터 제조방법
KR100198632B1 (ko) 반도체 소자의 제조방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR100233264B1 (ko) 아날로그 반도체소자 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR100226259B1 (ko) 반도체 소자 및 그의 제조방법
KR960012262B1 (ko) 모스(mos) 트랜지스터 제조방법
JP2002222854A (ja) 半導体装置およびその製造方法
KR100249150B1 (ko) 필드산화막 형성방법
KR100249021B1 (ko) 반도체장치의 소자격리방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법
KR950002199B1 (ko) Ldd구조의 mosfet 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee