JP2012199596A - 半導体モジュール - Google Patents

Abstract

【課題】半導体チップから発生した熱を放熱フィンに効率よく伝えるとともに、放熱フィンの排熱性を向上させること。
【解決手段】通風箱体１には、通風路２を形成するとともに、通風路２に連通された開口部３ａ〜３ｅを形成し、開口部３ａ〜３ｅを介して半導体パッケージ４ａ〜４ｅを通風箱体１にそれぞれ装着することで半導体モジュールを構成し、半導体パッケージ４ａ〜４ｅに設けられた放熱フィン１６は、通風路２に沿って配置する。
【選択図】図１

Description

本発明は半導体モジュールに関し、特に、インバータに用いられる半導体モジュールの放熱構造に関する。

インバータに用いられる半導体モジュールでは、半導体チップから発生する熱を効率よく放熱させるため、半導体チップが実装されるベース板に放熱フィンを取り付けることが一般的に行われている。ここで、ベース板に実装される半導体チップ間の絶縁を確保するために、半導体チップとベース板との間には、絶縁層が介挿されている（特許文献１）。

また、特許文献２には、互いに絶縁されるヒートシンクをそれぞれ受けるようなサイズに作られた複数の開口を主支持シェルに形成し、開口にはめ込まれたヒートシンクをシェルの絶縁材料によって互いに絶縁させる技術が開示されている。

また、特許文献３には、パワーチップを搭載するリードフレームにヒートシンクを直接設け、ヒートシンクの一の面のみが露出するようモールド樹脂内に埋め込む技術が開示されている。

特開平５−１２１８４４号公報 特表２００４−５２９５０５号公報 特開２００５−２２８８４９号公報

しかしながら、半導体チップとベース板との間に絶縁層を介挿させる方法によれば、絶縁層が半導体チップとヒートシンクとの間の熱抵抗を増大させる要因になるため、放熱性が低下するという問題があった。

また、特許文献２、３に開示された方法では、互いに分割されたヒートシンクを、絶縁材料によって互いに絶縁されるため、ヒートシンクからの放熱経路が絶縁材料にて遮断され、排熱性が低下するという問題があった。

本発明は、上記に鑑みてなされたものであって、半導体チップから発生した熱を放熱フィンに効率よく伝えるとともに、放熱フィンの排熱性を向上させることが可能な半導体モジュールを提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明の半導体モジュールは、通風路が形成された通風箱体と、前記通風箱体に装着された複数の半導体パッケージと、前記半導体パッケージにそれぞれ設けられ、前記通風路に沿って配置された複数の放熱フィンとを備え、前記通風箱体は、通風方向に対し並行に配置され露出面が絶縁性を有する仕切りを有することを特徴とする。

この発明によれば、半導体チップから発生した熱を放熱フィンに効率よく伝えるとともに、放熱フィンの排熱性を向上させることが可能という効果を奏する。

図１は、本発明に係る半導体モジュールの実施の形態１の概略構成を示す斜視図である。 図２は、図１の半導体モジュールの実施の形態１の通風箱体および通風箱体に装着される半導体パッケージの概略構成を示す斜視図である。 図３−１は、図１のＡ１−Ａ１´線に沿って切断した構成を示す断面図である。 図３−２は、図１のＢ１−Ｂ１´線に沿って切断した構成を示す断面図である。 図４は、本発明に係る半導体モジュールの実施の形態２のファン２５側から見た概略構成を示す斜視図である。 図５は、本発明に係る半導体モジュールの実施の形態２のファン２５の反対側から見た概略構成を示す斜視図である。 図６−１は、図４のＡ２−Ａ２´線に沿って切断した構成を示す断面図である。 図６−２は、図４のＢ２−Ｂ２´線に沿って切断した構成を示す断面図である。 図７は、本発明に係る半導体モジュールの実施の形態３の概略構成を示す回路図である。 図８は、図７のＣ−Ｃ´線に沿って切断した時の半導体パッケージ５４ａの概略構成を示す断面図である。 図９は、本発明に係る半導体モジュールの実施の形態４の概略構成を示す回路図である。

以下に、本発明に係る半導体モジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明に係る半導体モジュールの実施の形態１の概略構成を示す斜視図、図２は、図１の半導体モジュールの実施の形態１の通風箱体および通風箱体に装着される半導体パッケージの概略構成を示す斜視図である。

図１および図２において、通風箱体１には、通風路２が形成されるとともに、通風路２に連通された開口部３ａ〜３ｅが形成されている。なお、通風箱体１は、樹脂などの絶縁体で構成するようにしてもよいしアルミニウムや銅などの金属に絶縁樹脂を塗布したものを用いるようにしてもよい。そして、開口部３ａ〜３ｅを介して半導体パッケージ４ａ〜４ｅが通風箱体１にそれぞれ装着されることで、半導体モジュールが構成されている。

また、半導体パッケージ４ａ〜４ｅには放熱フィン１６がそれぞれ設けられている。そして、放熱フィン１６は、通風路２に沿って配置されている。

ここで、放熱フィン１６は、半導体パッケージ４ａ〜４ｅごとに電位が互いに異なっていてもよい。そして、電位が互いに異なる放熱フィン１６は、半導体パッケージ４ａ〜４ｅごとに通風路２内で互いに間隔を空けて配置することで、放熱フィン１６間の絶縁を確保することができ、通風箱体１により回路ブロック毎の電位差に対して容易に物理的な間隔をあけて対応できる。

図３−１は、図１のＡ１−Ａ１´線に沿って切断した構成を示す断面図、図３−２は、図１のＢ１−Ｂ１´線に沿って切断した構成を示す断面図である。図３−１および図３−２において、半導体パッケージ４ａには、半導体チップ１４が実装される金属製のベース板１１が設けられている。そして、ベース板１１上には、導体パターン１２が形成されている。なお、ベース板１１および導体パターン１２の材料としては、アルミニウムや銅などの金属を用いることができる。また、導体パターン１２の代わりにリードフレームを用いるようにしてもよい。そして、導体パターン１２上には、半田層１３を介して半導体チップ１４が実装されている。なお、半導体チップ１４には、インバータなどのパワーエレクトロニクス素子として使用される絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳトランジスタまたはバイポーラトランジスタなどを形成することができる。

また、半導体パッケージ４ａには、半導体チップ１４を封止する樹脂１８が設けられるとともに、樹脂１８の外部に突出するように配置された端子電極１７が設けられている。なお、半導体チップ１４を封止する方法としては、半導体チップ１４を樹脂１８にてモールドする方法以外にも、セラミックパッケージ内に半導体チップ１４を搭載するようにしてもよい。そして、半導体チップ１４は、ボンディングワイヤ１５を介して端子電極１７に電気的に接続されている。

また、ベース板１１の下面には放熱フィン１６が取り付けられ、半導体チップ１４は、放熱フィン１６との間に絶縁層が介挿されることなく半導体パッケージ４ａに実装されている。なお、半導体パッケージ４ｂ〜４ｅについても、半導体パッケージ４ａと同様に構成することができる。

そして、放熱フィン１６は、半導体パッケージ４ａ〜４ｅごとに通風路２内で互いに間隔を空けて配置されている。

そして、半導体チップ１４から発生した熱は、半田層１３、導体パターン１２およびベース板１１を介して放熱フィン１６に直接伝達される。そして、放熱フィン１６に伝達された熱は、通風路２に沿って外部に排熱される。

これにより、半導体チップ１４と放熱フィン１６との間の熱抵抗を低下させることが可能となり、半導体チップ１４から発生した熱を放熱フィン１６に効率よく伝達させることが可能となるとともに、放熱フィン１６に伝達された熱が通風箱体１内に滞留するのを防止することができ、放熱フィン１６の排熱性を向上させることが可能となる。

なお、上述した実施の形態１では、ベース板１１上に導体パターン１２を形成する方法について説明したが、ベース板１１上に導体パターン１２を形成することなく、半田層１３を介して半導体チップ１４をベース板１１に直接実装するようにしてもよい。

実施の形態２．
図４は、本発明に係る半導体モジュールの実施の形態２のファン２５側から見た概略構成を示す斜視図、図５は、本発明に係る半導体モジュールの実施の形態２のファン２５の反対側から見た概略構成を示す斜視図である。

図４および図５において、通風箱体２１には、通風路２２が形成されるとともに、通風路２２に連通された開口部が形成されている。なお、通風箱体２１は、樹脂などの絶縁体で構成するようにしてもよいしアルミニウムや銅などの金属に絶縁樹脂を塗布したものを用いるようにしてもよい。ここで、通風箱体２１には、通風路２２に送風するファン２５が装着されている。そして、開口部を介して半導体パッケージ２４ａ〜２４ｃが通風箱体２１にそれぞれ装着されることで、半導体モジュールが構成されている。

また、半導体パッケージ２４ａ〜２４ｃには放熱フィン３６がそれぞれ設けられている。そして、放熱フィン３６は、通風路２２に沿って配置されている。

ここで、放熱フィン３６は、半導体パッケージ２４ａ〜２４ｃごとに電位が互いに異なっていてもよい。そして、電位が互いに異なる放熱フィン３６は、半導体パッケージ２４ａ〜２４ｃごとに通風路２２内で互いに間隔を空けて配置することで、放熱フィン３６間の絶縁を確保することができる。

また、半導体パッケージ２４ａ〜２４ｃの端子電極は回路基板２６に挿入し半田付け等により電気的に接続され、通風箱体２１に固定されている。そして、回路基板２６上には、コンデンサなどの電子部品２８が実装されている。そして、電子部品２８は、回路基板２６を介して半導体パッケージ２４ａ〜２４ｃに電気的に接続されている。なお、電子部品２８は、半導体パッケージ２４ａ〜２４ｃの駆動回路や制御電源回路などの構成部品として用いることができる。

図６−１は、図４のＡ２−Ａ２´線に沿って切断した構成を示す断面図、図６−２は、図４のＢ２−Ｂ２´線に沿って切断した構成を示す断面図である。図６−１および図６−２において、半導体パッケージ２４ａには、半導体チップ３４が実装されるベース板３１が設けられている。そして、ベース板３１上には、導体パターン３２が形成されている。なお、ベース板３１および導体パターン３２の材料としては、アルミニウムや銅などの金属を用いることができる。また、導体パターン３２の代わりにリードフレームを用いるようにしてもよい。そして、導体パターン３２上には、半田層３３を介して半導体チップ３４が実装されている。なお、半導体チップ３４には、インバータなどのパワーエレクトロニクス素子として使用される絶縁ゲートバイポーラトランジスタ、ＭＯＳトランジスタまたはバイポーラトランジスタなどを形成することができる。

また、半導体パッケージ２４ａには、半導体チップ３４を封止する樹脂３８が設けられるとともに、樹脂３８の外部に突出するように配置された端子電極３７が設けられている。なお、半導体チップ３４を封止する方法としては、半導体チップ３４を樹脂３８にてモールドする方法以外にも、セラミックパッケージ内に半導体チップ３４を搭載するようにしてもよい。そして、半導体チップ３４は、ボンディングワイヤ３５を介して端子電極３７に電気的に接続されるとともに、端子電極３７は、回路基板２６に挿入されている。

また、ベース板３１の下面には放熱フィン３６が取り付けられ、半導体チップ３４は、放熱フィン３６との間に絶縁層が介挿されることなく半導体パッケージ２４ａに実装されている。なお、半導体パッケージ２４ｂ〜２４ｃについても、半導体パッケージ２４ａと同様に構成することができる。

そして、放熱フィン３６は、半導体パッケージ２４ａ〜２４ｃごとに通風路２２内で互いに間隔を空けて配置されている。

そして、半導体チップ３４から発生した熱は、半田層３３、導体パターン３２およびベース板３１を介して放熱フィン３６に直接伝達される。そして、放熱フィン３６に伝達された熱は、ファン２５によって通風路２２内が送風されながら、通風路２２に沿って外部に排熱される。

これにより、半導体チップ３４と放熱フィン３６との間の熱抵抗を低下させることが可能となり、半導体チップ３４から発生した熱を放熱フィン３６に効率よく伝達させることが可能となるとともに、放熱フィン３６を空冷させることができ、放熱フィン３６の排熱性を向上させることが可能となる。

なお、上述した実施の形態２では、ベース板３１上に導体パターン３２を形成する方法について説明したが、ベース板３１上に導体パターン３２を形成することなく、半田層３３を介して半導体チップ３４をベース板３１に直接実装するようにしてもよい。

実施の形態３．
図７は、本発明に係る半導体モジュールの実施の形態３の概略構成を示す回路図である。図７において、半導体モジュールには、互いに分割された半導体パッケージ５４ａ〜５４ｅが設けられることでインバータが構成されている。

ここで、半導体パッケージ５４ａは、コンバータを構成する回路ブロックを半導体パッケージ化したものであり、コンバータダイオードＤ１１〜Ｄ１６が実装されている。なお、コンバータダイオードＤ１１〜Ｄ１３は、半導体パッケージ５４ａの導体層６２ａに直接実装されるとともに、コンバータダイオードＤ１４〜Ｄ１６は、絶縁層６９ａを介して半導体パッケージ５４ａの導体層に実装されている。

また、半導体パッケージ５４ｂは、インバータのＰ側アームおよびブレーキ回路を構成する回路ブロックを半導体パッケージ化したものである。すなわち、絶縁ゲートバイポーラトランジスタＴ１〜Ｔ３および還流ダイオードＤ１〜Ｄ３により、インバータのＰ側アーム回路ブロックが構成されるとともに、絶縁ゲートバイポーラトランジスタＴ７およびダイオードＤ７により、インバータのブレーキ回路ブロックが構成されている。なお、絶縁ゲートバイポーラトランジスタＴ１〜Ｔ３および還流ダイオードＤ１〜Ｄ３は、半導体パッケージ５４ｂの導体層に直接実装されるとともに、絶縁ゲートバイポーラトランジスタＴ７およびダイオードＤ７は、絶縁層６９ｂを介して半導体パッケージ５４ｂの導体層に実装されている。

また、半導体パッケージ５４ｃは、インバータのＵＮ相アーム回路を構成する回路ブロックを半導体パッケージ化したものである。すなわち、絶縁ゲートバイポーラトランジスタＴ４および還流ダイオードＤ４により、インバータのＵＮ相アーム回路ブロックが構成されている。なお、絶縁ゲートバイポーラトランジスタＴ４および還流ダイオードＤ４は、半導体パッケージ５４ｃの導体層に直接実装されている。

また、半導体パッケージ５４ｄは、インバータのＶＮ相アーム回路を構成する回路ブロックを半導体パッケージ化したものである。すなわち、絶縁ゲートバイポーラトランジスタＴ５および還流ダイオードＤ５により、インバータのＶＮ相アーム回路ブロックが構成されている。なお、絶縁ゲートバイポーラトランジスタＴ５および還流ダイオードＤ５は、半導体パッケージ５４ｄの導体層に直接実装されている。

また、半導体パッケージ５４ｅは、インバータのＷＮ相アーム回路を構成する回路ブロックを半導体パッケージ化したものである。すなわち、絶縁ゲートバイポーラトランジスタＴ６および還流ダイオードＤ６により、インバータのＷＮ相アーム回路ブロックが構成されている。なお、絶縁ゲートバイポーラトランジスタＴ６および還流ダイオードＤ６は、半導体パッケージ５４ｅの導体層に直接実装されている。

ここで、コンバータダイオードＤ１１〜Ｄ１３は、コンバータダイオードＤ１４〜Ｄ１６にそれぞれ直列接続されている。そして、コンバータダイオードＤ１１、Ｄ１４の直列回路と、コンバータダイオードＤ１２、Ｄ１５の直列回路と、コンバータダイオードＤ１３、Ｄ１６の直列回路とは互いに並列接続されている。

また、絶縁ゲートバイポーラトランジスタＴ１〜Ｔ６には、還流ダイオードＤ１〜Ｄ６がそれぞれ逆並列接続されている。そして、絶縁ゲートバイポーラトランジスタＴ１〜Ｔ３は、絶縁ゲートバイポーラトランジスタＴ４〜Ｔ６にそれぞれ直列接続されている。また、絶縁ゲートバイポーラトランジスタＴ７とダイオードＤ７は直列接続されている。

そして、絶縁ゲートバイポーラトランジスタＴ１、Ｔ４の直列回路と、絶縁ゲートバイポーラトランジスタＴ２、Ｔ５の直列回路と、絶縁ゲートバイポーラトランジスタＴ３、Ｔ６の直列回路と、絶縁ゲートバイポーラトランジスタＴ７およびダイオードＤ７の直列回路とは互いに並列接続されている。

そして、半導体パッケージ５４ａ〜５４ｅは、例えば、図１の開口部３ａ〜３ｅを介して通風箱体１にそれぞれ装着することで、半導体モジュールを構成することができる。あるいは、半導体パッケージ５４ａ〜５４ｅは、図４の通風箱体２１に装着するようにしてもよい。

図８は、図７のＣ−Ｃ´線に沿って切断した時の半導体パッケージ５４ａの概略構成を示す断面図である。図８において、半導体パッケージ５４ａには、半導体チップ６４ａ、６４ｂが実装されるベース板６１が設けられている。なお、半導体チップ６４ａには、図７のコンバータダイオードＤ１１〜Ｄ１３を形成することができる。また、半導体チップ６４ｂには、図７のコンバータダイオードＤ１４〜Ｄ１６を形成することができる。

そして、ベース板６１上の一部には、導体パターン６２ａが形成されるとともに、ベース板６１上の一部には、絶縁層６９ａを介して導体パターン６２ｂが形成されている。なお、ベース板６１および導体パターン６２ａ、６２ｂの材料としては、アルミニウムや銅などの金属を用いることができる。また、導体パターン６２ａ、６２ｂの代わりにリードフレームを用いるようにしてもよい。そして、導体パターン６２ａ、６２ｂ上には、半田層６３ａ、６３ｂをそれぞれ介して半導体チップ６４ａ、６４ｂがそれぞれ実装されている。

また、半導体パッケージ５４ａには、半導体チップ６４ａ、６４ｂを封止する樹脂６８が設けられるとともに、樹脂６８の外部に突出するように配置された端子電極６７ａ、６７ｂが設けられている。なお、半導体チップ６４ａ、６４ｂを封止する方法としては、半導体チップ６４ａ、６４ｂを樹脂６８にてモールドする方法以外にも、セラミックパッケージ内に半導体チップ６４ａ、６４ｂを搭載するようにしてもよい。そして、半導体チップ６４ａ、６４ｂは、ボンディングワイヤ６５ａ、６５ｂをそれぞれ介して端子電極６７ａ、６７ｂにそれぞれ電気的に接続されている。

また、ベース板６１の下面には放熱フィン６６が取り付けられている。そして、半導体チップ６４ａは、放熱フィン６６との間に絶縁層が介挿されることなく半導体パッケージ５４ａに実装されるとともに、半導体チップ６４ｂは、放熱フィン６６との間の絶縁層６９ａを介して半導体パッケージ５４ａに実装されている。なお、半導体パッケージ５４ｂ〜５４ｅについても、半導体パッケージ５４ａと同様に構成することができる。

そして、放熱フィン６６は、半導体パッケージ５４ａ〜５４ｅごとに通風路２内で互いに間隔を空けて配置されている。

そして、半導体チップ６４ａから発生した熱は、半田層６３ａ、導体パターン６２ａおよびベース板６１を介して放熱フィン６６に直接伝達される。また、半導体チップ６４ｂから発生した熱は、半田層６３ｂ、導体パターン６２ｂ、絶縁層６９ａおよびベース板６１を介して放熱フィン６６に直接伝達される。そして、放熱フィン６６に伝達された熱は、通風路２に沿って外部に排熱される。

これにより、コンバータダイオードＤ１１〜Ｄ１３とコンバータダイオードＤ１４〜Ｄ１６の電位が互いに異なる場合においても、コンバータダイオードＤ１１〜Ｄ１３とコンバータダイオードＤ１４〜Ｄ１６とが実装される半導体パッケージ５４ａを分割することなく、半導体チップ６４ａと放熱フィン６６との間の熱抵抗を低下させることが可能となり、コンバータダイオードＤ１１〜Ｄ１６間の配線経路が複雑化するのを防止しつつ、半導体チップ６４ａから発生した熱を放熱フィン６６に効率よく伝達させることが可能となるとともに、放熱フィン６６に伝達された熱が通風箱体１内に滞留するのを防止することができ、放熱フィン６６の排熱性を向上させることが可能となる。

実施の形態４．
図９は、本発明に係る半導体モジュールの実施の形態４の概略構成を示す回路図である。図９において、半導体パッケージ７１には、コンバータダイオードＤ１１〜Ｄ１３が実装され、半導体パッケージ７２には、コンバータダイオードＤ１４が実装され、半導体パッケージ７３には、コンバータダイオードＤ１５が実装され、半導体パッケージ７４には、コンバータダイオードＤ１６が実装されている。

また、半導体パッケージ７５には、ダイオードＤ７が実装され、半導体パッケージ７６には、絶縁ゲートバイポーラトランジスタＴ７が実装され、半導体パッケージ７７には、絶縁ゲートバイポーラトランジスタＴ１〜Ｔ３および還流ダイオードＤ１〜Ｄ３が実装されている。

また、半導体パッケージ７８には、絶縁ゲートバイポーラトランジスタＴ４および還流ダイオードＤ４が実装され、半導体パッケージ７９には、絶縁ゲートバイポーラトランジスタＴ５および還流ダイオードＤ５が実装され、半導体パッケージ８０には、絶縁ゲートバイポーラトランジスタＴ６および還流ダイオードＤ６が実装されている。

ここで、実施の形態３に対し、ダイオードＤ７、コンバータダイオードＤ１４〜Ｄ１６および絶縁ゲートバイポーラトランジスタＴ７を個々の回路ブロックに分割することにより、回路ブロックの総数は増えるが、図７の絶縁層６９ａ、６９ｂを介在させる必要がなくなる。

以上のように本発明に係る半導体モジュールは、半導体チップと放熱フィンとの間の熱抵抗を低下させることが可能となるとともに、放熱フィンに伝達された熱を通風路に沿って外部に排熱させることができ、半導体チップから発生した熱を放熱フィンに効率よく伝えるとともに、放熱フィンの排熱性を向上させる方法に適している。

１，２１ 通風箱体、 ２，２２ 通風路、 ３ａ〜３ｅ 開口部、 ４ａ〜４ｅ，２４ａ〜２４ｃ，５４ａ〜５４ｅ，７１〜８０ 半導体パッケージ、 １１，３１，６１ ベース板、 １２，３２，６２ａ，６２ｂ 導体パターン、 １３，３３，６３ａ，６３ｂ 半田層、 １４，３４，６４ａ，６４ｂ 半導体チップ、 １５，３５，６５ａ，６５ｂ ボンディングワイヤ、 １６，３６，６６ 放熱フィン、 １７，３７，６７ａ，６７ｂ 端子電極、 １８，３８，６８ 樹脂、 ２０，２５ ファン、 ２６ 回路基板、 ２８ 電子部品、 ６９ａ，６９ｂ 絶縁層、 Ｔ１〜Ｔ７ 絶縁ゲートバイポーラトランジスタ、 Ｄ１〜Ｄ６ 還流ダイオード、 Ｄ７ ダイオード、 Ｄ１１〜Ｄ１６ コンバータダイオード。

Claims (8)

1. 通風路が形成された通風箱体と、
   前記通風箱体に装着された複数の半導体パッケージと、
   前記半導体パッケージにそれぞれ設けられ、前記通風路に沿って配置された複数の放熱フィンと、
   を備え、
   前記通風箱体は、通風方向に対し並行に配置され露出面が絶縁性を有する仕切りを有する
   ことを特徴とする半導体モジュール。
2. 前記通風箱体に装着され、前記通風路に送風するファンをさらに備える
   ことを特徴とする請求項１に記載の半導体モジュール。
3. 前記放熱フィンとの間に絶縁層が介挿されることなく前記半導体パッケージに実装された第１の半導体チップを備える
   ことを特徴とする請求項１または２に記載の半導体モジュール。
4. 前記放熱フィンとの間に絶縁層を介して前記半導体パッケージに実装された第２の半導体チップを備える
   ことを特徴とする請求項３に記載の半導体モジュール。
5. 電位が互いに異なる放熱フィンは、前記半導体パッケージごとに前記通風路内で互いに間隔を空けて配置されている
   ことを特徴とする請求項３または４に記載の半導体モジュール。
6. 前記半導体パッケージの端子電極が挿入され、前記通風箱体に装着された回路基板と、
   前記回路基板に搭載され、前記半導体パッケージに電気的に接続された電子部品と、
   をさらに備える
   ことを特徴とする請求項１から５のいずれか１項に記載の半導体モジュール。
7. コンバータダイオードが実装された第１の半導体パッケージと、
   Ｐ側絶縁ゲートバイポーラトランジスタが実装された第２の半導体パッケージと、
   ＵＮ相絶縁ゲートバイポーラトランジスタが実装された第３の半導体パッケージと、
   ＶＮ相絶縁ゲートバイポーラトランジスタが実装された第４の半導体パッケージと、
   ＷＮ相絶縁ゲートバイポーラトランジスタが実装された第５の半導体パッケージとが前記通風箱体に装着されている
   ことを特徴とする請求項１から６のいずれか１項に記載の半導体モジュール。
8. 前記第１の半導体パッケージには、Ｎ母線側のコンバータダイオードが絶縁層を介して実装され、
   前記第２の半導体パッケージには、ブレーキ回路が絶縁層を介して実装されている
   ことを特徴とする請求項７に記載の半導体モジュール。

Images