JP2004529505A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2004529505A
JP2004529505A JP2003502885A JP2003502885A JP2004529505A JP 2004529505 A JP2004529505 A JP 2004529505A JP 2003502885 A JP2003502885 A JP 2003502885A JP 2003502885 A JP2003502885 A JP 2003502885A JP 2004529505 A JP2004529505 A JP 2004529505A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
power
support means
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003502885A
Other languages
English (en)
Other versions
JP4051027B2 (ja
Inventor
マングタニ ビジャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2004529505A publication Critical patent/JP2004529505A/ja
Application granted granted Critical
Publication of JP4051027B2 publication Critical patent/JP4051027B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

モータ制御回路に関して独立型回路であり、高価な単一または複数の絶縁基板を必要とせず、ダイからヒートシンク（１２０）への熱流を妨げないパワー半導体デバイスモジュールである。

Description

【技術分野】
【０００１】
本発明は半導体デバイスパワーモジュールに関し、より詳細には、製造コストおよび信頼性を単純化するようなデバイスについての新規な構造に関する。
【背景技術】
【０００２】
複数のパワー半導体ダイ（ｄｉｅ）を、絶縁金属基板（ＩＭＳ）などのセラミックベースの基板支持に固定して、デバイス間を相互接続すると共にパワーダイ制御用制御回路を備えたプリント回路板（ＰＣＢ）を支持する主支持シェル（main support shell）内にこれらのパワー半導体ダイを担持させる半導体モジュールは周知である。直接接合銅（ＤＢＣ）基板をＩＭＳの代わりに使用することもできる。電源端子が、モータなどの負荷に接続するためにＩＭＳから延び、ＰＣＢは、外部制御信号源に接続するための端子コネクタを担持する。このようなデバイスは通常、ＩＭＳがシェルの小さい開口内に固定され（その結果、高価なＩＭＳの領域を最小にすることができる）、ＩＭＳの底面を押し付けてヒートシンクの平面と接触させるように構成される。
【０００３】
ＰＣＢは一般に、ＩＭＳの平面上の１つの平面内に支持され、ＩＭＳ領域から横方向に除去される。ＰＣＢの底部は、構成要素をＰＣＢの底面および頂面に取り付けることができるように支持シェルの頂面の上に間隔を置いて配置される。
【０００４】
この構造では、ＩＭＳ上のパワーダイの制御電極、例えばＭＯＳＦＥＴおよびＩＧＢＴのゲート電極、温度感知電極、電流感知電極、およびケルビン電極へのワイアボンドは、パワーダイの頂面（top surface）のうちの低い面から、ＰＣＢの上面(upper surface)の上平面(upper plane)まで延びなければならず、管理するのが困難な長いワイアボンドが生み出される。
【０００５】
さらに、従来技術の構造では、相互接続されたパワー半導体ダイ、分路、温度センサ、および電流センサを含む、通常はＩＭＳである基板が、絶縁ベースシェルにまず取り付けられる。次に、ＰＣＢがベースシェルに取り付けられ、ワイアボンドが、シリコンダイとＰＣＢに対する基板との間に形成される。次に、キャップがＩＭＳの上に配置され、カプセル材、例えばシリコーンが、キャップの開口を通じてキャップ内部のＩＭＳの頂部に導入され、シリコーンが硬化する。モジュールの多い部品数を削減することに有利である。
【０００６】
一般に、セラミックベースの基板は、様々な半導体ダイを担持するのに頻繁に利用される。これらの基板は通常、基板３２０について図１３および図１４に示す構造を有し、底部銅層３２１と、中央絶縁セラミック３２２（Ａｌ2Ｏ3またはＡｌＮでよい）と、図示する６つの絶縁領域３２３、３２４、３２５、３２６、３２７、および３２８などの様々な領域中にパターン形成された頂部銅層（top copper layer）とを有する。頂部銅層に対して任意の他のパターンを形成することもできる。領域３２３から３２８は、はんだ付け、または導電性エポキシなどによってそれらに固定されたパワー半導体デバイスダイ３３０〜３３５をそれぞれ有する。ダイ３３０〜３３５の底部電極は絶縁されるが、導電性トレースまたはワイアボンドによって所望の通りに互いに接続することができる。図１３および図１４の基板３２０は、直接接合銅（direct bonded copper:ＤＢＣ）基板でもよい。
【０００７】
このような基板の機械的保全性(mechanical integrity)を保証し、かつセラミックが割れることを防止するために、このような基板の長さは、通常約２インチ（５．０８ｃｍ）未満に限定される。したがって、パワーモジュールがより大きな基板を必要とするとき、２つ以上の短い基板を使用しなければならない。したがって、図１５に示すように、２つの同一の基板３２０および３４０が、共通ベースプレート３４１に取り付けられる。共通ベースプレート３４１は、より高性能の応用例向けに、銅製またはＡｌＳｉＣ製である。
【０００８】
基板３２０および３４０は、通常通り、はんだリフロー技法または導電性エポキシによって共通ベースプレート３４１に取り付けられる。次いで基板３２０、３４０、およびベースプレート３４１のサブアセンブリは、ベースプレート３４１の底部がフラットヒートシンク３５１に接続するために露出されて、プラスチック支持シェル３５０内に固定される。次いで、適切なプリント電流板および端子が設けられる。シリコンダイおよび基板はワイアボンディングされ、またはＰＣＢに接続され、端子および基板は、適切なポットボリューム内に封入される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述の構造はいくつかの欠点を有する。その欠点には、
１．ベースプレート３４１に関するツーリングコストおよび材料コスト
２．ベースプレート３４１を使用するのに必要な追加の処理
３．プレート３４１の頂部および底部の追加の界面による、シリコンダイとヒートシンク３５１との間の追加の熱抵抗
４．追加の界面による、パワー循環能力および温度循環能力の劣化
を含む。
【００１０】
追加の共通ベースプレートによってもたらされる欠点なしに、パワーモジュールで複数の基板を利用することが望ましい。
【００１１】
周知の従来技術の構造では、上述のように、モジュール全体は、ねじなどによって単一の一体型ヒートシンクに取り付けられる。個々のデバイスは、高価なＩＭＳまたはＤＢＣを使用することによって、共通ヒートシンクを伝わる伝導に対して互いに電気的に絶縁される。ＩＭＳまたはＤＢＣなどの基板を使用することにより、ダイとヒートシンクの間の熱抵抗が増加する。
【００１２】
モータ制御回路に関しては独立型回路であり、高価な単一または複数の絶縁基板を必要とせず、かつダイからヒートシンクへの熱流を妨げないパワーモジュールを提供することが望ましい。
【課題を解決するための手段】
【００１３】
本発明の第１の特徴によれば、支持絶縁シェル構造が、シェルの底部の上のより高い平面内に、ＰＣＢの平面により接近してＩＭＳを支持するように変更される。モジュールを受ける主ヒートシンクも、ＩＭＳの隆起した底面と係合する、隆起した平頂メサを有するように変更される。したがって、ＩＭＳ（または他の類似の基板）とＰＣＢとの高さの差が減少し、これらは、密に隣接する平行な各平面内にある。「密に隣接する」とは、ＩＭＳの厚さの約２倍未満であることを意味する。
【００１４】
この新規な構造により、いくつかの利点が生み出される。まず、ＩＭＳ上のダイの頂部とＰＣＢの頂部との高さの差が減少することにより、ワイアボンドのワイア接合性および品質が向上し、したがって製造歩留まりが向上する。
【００１５】
第２に、ワイアボンドの長さが縮小され、デバイス動作中のワイアボンドに対する機械的ストレスが軽減される。
【００１６】
第３に、カプセル材で充填する必要のある、ＩＭＳの上の空洞の容積が縮小され、使用するポッティング材料の容積が縮小される。
【００１７】
本発明の第２の特徴によれば、パワーダイ、ならびに電流センサおよび温度センサを担持する基板、分路などがＰＣＢに直接取り付けられてＰＣＢを支持し、従来の絶縁ベースシェルが不要となる。ＰＣＢはＩＭＳ基板の頂部を露出するための適切な開口を有し、シリコン基板とＰＣＢとの間をボンディングするためのアクセス可能なワイアボンディングの場所が残る。次に、キャップがアセンブリの頂部に取り付けられ、接着剤またはねじ構造によって固定される。キャップは、ヒートシンクの表面に向かって押し付けられる。全モジュールの電気的テストは、ヒートシンクの装着およびカプセル化の前に実施することができる。
【００１８】
制御回路が複雑であり、かつヒートシンクの底面の制御構成要素が望ましい場合、その領域でヒートシンクを切り取り、必要なスペースを設けることができる。
【００１９】
本発明における基板は、シェルに接着され、ヒートシンクに押し付けられて接触するのではなく、熱的特性を改善するために、接着剤でヒートシンクに直接取り付けられる。あるいは、頂部キャップを通るねじが、基板およびＰＣＢをヒートシンクに固定することもできる。
【００２０】
本発明の別の態様によれば、複数の基板がプラスチックシェルの各開口にそれぞれ装着され、中間の共通伝導性ベースが不要となる。ＰＣＢは基板の上に配設され、シリコンダイ、基板、およびＰＣＢと端子との間の必要な相互接続およびワイアボンディングのための、各基板の頂部へのアクセスを提供する開口を含む。
【００２１】
望むなら、ＰＣＢは、別のＰＣＢ、あるいはその他の構成要素またはワイアを他の装置に接続するための、はんだ付け可能／スナップマウントピン、端子、コネクタなどの追加の相互接続を含むことができる。
【００２２】
別の実装では、ＰＣＢを省略することができ、絶縁シェルは、リードフレームに対してワイアボンド接続が行われた挿入成形リードフレームを含むことができる。このリードは、相互接続を作成するためにモジュール外部のＰＣＢにはんだ付けすることができる。
【００２３】
本発明のさらに別の実装では、内部ＰＣＢを外部ＰＣＢで置き換えることができ、基板は、（リフローハンダによって基板に接続された）端子ピンを含むことができ、端子ピンは、外部ＰＣＢに接続される。
【００２４】
本発明のさらに別の実装では、別々の基板を縦方向に整列して、ＰＣＢを絶縁支持シェルに装着するのに必要な装着ねじの数を減らすことができる。
【００２５】
本発明のさらに別の態様では、従来技術の単一ヒートシンクが、モジュールの主支持絶縁シェルに固定され、互いに間隔を置いて配置され、かつ絶縁シェルによって互いに絶縁される、複数の別々のヒートシンクに分割される。ダイは、はんだリフローまたは伝導性エポキシ技法などによってそれぞれのヒートシンクに取り付けられる。したがって、底部電極が同じ電位にある１つまたは複数のダイは、それぞれのヒートシンクの頂部ベア伝導性表面に直接固定される。したがって、異なる電位のダイを分離するのにＩＭＳは不要であり、ダイは、それぞれのヒートシンクに熱的に密に接続される。ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタなどのパワーダイのどんな混合も使用できることに留意されたい。
【発明を実施するための最良の形態】
【００２６】
まず図１および図２を参照すると、典型的な従来技術のモジュールが示されている。したがって、成形シェル支持ベース１２がＰＣＢ１３を支持し、ＩＭＳ１５（図２）を装着する底部開口１４を有する。ＩＭＳは、上側と下側の導電層が中央の絶縁フィルムで絶縁される材料のフラットシートである。導電層は、下側の厚い銅またはアルミニウムのヒートシンクと、上側の薄い銅層とを含み、薄い上側の銅層は、ダイ２０および２１などのパワーダイを装着および相互接続することができる導電性装着パッドを形成するようにパターン形成することができる。ダイ取り付けは、はんだリフローまたは導電性エポキシなどによって得ることができる。
【００２７】
ＩＭＳ１５の底面は、シェル１２中の絶縁ボルト３１、３２、３３（図１および図２Ａ）によって押し付けられ、単一のヒートシンク３０（図２）の平坦な上面と接触する。ＩＭＳ１５は、開口１４(図２)内の肩付き溝４０にはめ込まれることに留意されたい。さらに、プリント回路板１３は、シェルフ４１の底部の構成要素のためにスペースを設けるように、シェル１２内のシェルフ４１の頂部に置かれる。
【００２８】
次いで、ダイ２０および２１からプリント回路板１３上の端子までワイアボンディングが行われ、このワイアボンディングは、パワーダイ２０および２１の動作を制御する制御端子５０からの制御信号を導通する。出力端子５５〜５６に電力供給するためにもワイアボンドが形成される。
【００２９】
高グレードポッティング化合物、例えば適切な柔軟なシラスティック６０は、図３に示すように、キャップ７０よって包含される、ＩＭＳ１５の上の空洞を充填する。キャップ７０をまず定位置に接続し、シラスティックまたは他のポッティング材料をキャップの開口を通じて注入し、その後に硬化させることができることに留意されたい。低グレードポッティング材料を使用して、シェル１３の内部全体を充填することもできる。
【００３０】
フィルタコンデンサ８０をモジュールと共に含めることもできる。
【００３１】
図１および図２に示す構造は、全寸法７．５ｃｍ×５ｃｍ×１ｃｍを有することができ、インバータ、入力回路、保護回路、およびマイクロプロセッサを含む全モータ制御回路を収容することができる。インバータおよび他のパワーダイはＩＭＳ１５に固定され、他の構成要素はＰＣＢ１３上にある。
【００３２】
図３に、キャップ７０が定位置に置かれ、シラスティック６０が封入されている、図２の構造の拡大した部分を示す。ＩＭＳ１５とＰＣＢ１３のワイアボンド表面の高さが異なることを理解されよう。この結果として、ＩＭＳ１５表面と、ＩＭＳ１５からＰＣＢ１３あるいは端子５５および５６の端子パッド（図１および図２）にワイアボンディングすべきワイア９０および９１（図３）とを覆うのに、多量のカプセル材が必要となる。さらに、ワイアボンドは長く、管理するのが比較的難しい。
【００３３】
図２で、ＰＣＢ１３の平面を大幅に低くすることは可能である。しかしそれにより、ＰＣＢ１３の下側に構成要素を配置することが不可能となり、したがって多数の構成要素が必要な場合にＰＣＢ１３のためにより広い領域が必要となる。さらに、ＰＣＢ１３もヒートシンク３０に接近し、ＰＣＢ１３が熱くなる。
【００３４】
本発明の第１の特徴によれば、図４に示すように、ショルダ４０がＰＣＢ１３の平面に向かってずっと高い位置に移動するように絶縁シェル１２の構造を変更することができる。次いでＩＭＳ１５の底部がシェル１２の底部の平面よりかなり上に移動する。したがって、平坦な上面を有するメサ１００がヒートシンク３０上に形成され、メサ１００は、開口１４を取り囲むショルダ４０内に閉じ込められるＩＭＳ１５の底面を押しつけるように構成される。
【００３５】
図４に示すように、得られる構造により、ダイ２０および２１の上面が、ＩＭＳ１５を取り囲むＰＣＢ１３の平面に接近する。したがって、高グレード、すなわち高価なシラスティック６０で充填しなければならないＩＭＳ１５の上の容積がかなり削減される。ワイアボンド９０および９１の長さは短くなり、動作中のワイアボンドに対する機械的ストレスが軽減され、ワイアの接合性および品質が向上し、製造歩留まりが向上する。
【００３６】
図４Ａおよび図４Ｂに、本発明の第２の特徴と、同じ識別符号を有する図１から図４と同様の部品とを示す。まず、図４Ａでは、拡大された開口４００を有するようにＰＣＢ１３が変更されていることに留意されたい。ＩＭＳ１５は、その外縁部で、下にある開口４００の縁に接合される。次いでダイ、基板、およびＰＣＢが適切にワイアボンディングされ、サブアセンブリが電気的にテストされる。
【００３７】
次いで絶縁キャップ４１０が図示されるように装着され、ＩＭＳ１５の上面とワイアボンドがその中に封入される。ＰＣＢ１３を通過するねじ４１１および４１２は、ヒートシンク３０を貫通し、キャップ４１０、ＰＣＢ１３、およびＩＭＳ１５が定位置に固定される。キャップおよびＩＭＳは、適切な接着剤によってヒートシンク３０に固定することができる。次いでキャップは、キャップの開口（図示せず）を通じて適切なポッティング化合物で充填され、次いで化合物が硬化する。
【００３８】
図４Ａおよび図４Ｂの新規な構造により、図１から図４の従来の絶縁ベースシェル１２が不要となる。さらに、ＩＭＳ１５と基板１５の熱的接続が向上し、キャッピングの前に回路の事前テストが可能である。
【００３９】
ＰＣＢ１３の下側に構成要素が望まれる場合、図４Ｂの点線４３０、４４０で示すようにヒートシンク３０を切り取り、ヒートシンク３０の周辺部分に必要な空間を設けることができることに留意されたい。
【００４０】
次に図５から図９を参照すると、図１から図４に類似の構成要素が同じ参照符号を有しており、主支持シェル１２が、図５に示すように、互いに絶縁すべきヒートシンクをそれぞれ受けるようなサイズに作られた複数の開口１１０、１１１、１１２、１１３、１１４、および１１５を有するように本発明の別の特徴に従って変更されている。
【００４１】
図６から図９に、開口１１３に装着されるヒートシンク１２０のうちの１つを示す。ヒートシンク１２０は、平坦なダイ受け上面１２１、フィン付きボディ１２２、および外部フランジ１２３を有する。ヒートシンク１２０と、同一のヒートシンク１２１、１２２、１２３、１２４、および１２５（図８および図９）のボディは、それぞれ開口１１３、１１４、１１５、１１０、１１１、および１１２にはめ込まれる。これらは、ヒートシンク１２０のフランジ１２３などのフランジの下側に接合するなど、どんな所望の方式でもシェル１２に固定することができる。明らかに、ヒートシンクはシェル１２の絶縁材料によって互いに絶縁される。
【００４２】
ヒートシンク１２０から１２５を設置する前または後に、ダイ１３０、１３１、１３２、１３３、１３４、および１３５（図８および図９）などの個々のパワー半導体ダイ１３４が、それぞれヒートシンク１２０から１２５の表面１２１などの頂面に接続される。ダイは、熱的および電気的に各ヒートシンクにそれぞれ直接結合することができる底部電極を有するパワーダイである。次いでダイ１３０から１３５の頂部電極を電気的に接続して、ダイを相互接続し外部リードに接続されるワイアボンドによって、どんな所望の回路も形成される。これらの外部リードまたは端子を、ヒートシンク１２３、１２４、および１２５（したがってダイ１３３、１３４、および１３５の底部電極）のそれぞれに接続される端子１５０、ダイ１３３、１３４、および１３５と、ヒートシンク１２０、１２１、および１２２にそれぞれワイアボンディングされる端子１５１、１５２、および１５３、ダイ１３０、１３１、および１３２の頂部金属電極にそれぞれ接続される端子１５４、１５５、および１５６、ならびに１３３から１３５および１３０から１３２のゲート電極または制御電極にそれぞれ接続される制御端子１６０、１６１、１６２、１６３、１６４、および１６５として示す。端子１５０から１６５は共通リードフレームの要素とすることができることに留意されたい。
【００４３】
制御端子１６０から１６５に印加される制御信号を供給または処理するために、図１から図４のボード１３などの制御プリント回路板を、図５から図９のシェル１２内のダイ１３０から１３５の高さの上に固定できることに留意されたい。
【００４４】
本発明ではまた、図５から図９に示すように、別々のヒートシンクを使用することにより、ダイ１３０から１３５のそれぞれを適切に絶縁するための高価なＩＭＳ基板が不要となり、熱性能の改善も得られる。
【００４５】
図５から図９の実施形態の構造は、それぞれのダイについて別々のヒートシンクを示しているが、複数のダイを帯状のヒートシンク上に装着できることを理解されよう。例えば、図１０および図１１に、３つのヒートシンク１８０、１８１、および１８２を使用する実施形態を示す。各ヒートシンクは、それぞれ、ＰチャネルＭＯＳＦＥＴ １８３、１８４、および１８５と、ＮチャネルＭＯＳＦＥＴ １８６、１８７、１８８を担持する。ヒートシンク１８０から１８２のそれぞれは、間隔を置いて配置された２つのダイを受ける平坦な上面、絶縁シェル１２の開口に接合することができるフランジ（図１１のフランジ１９０）、フィン１９１、または他の所望の構造を有する。構造および回路はどんな所望の方式でも完成することができる。
【００４６】
図１２に示すように、様々なサイズのヒートシンクを混在させることも可能である。すなわち、図１２に示すように、１つの長いヒートシンク２００が、間隔を置いて配置され、（底部電極で）相互接続されたＭＯＳＦＥＴ ２０１、２０２、および２０３を担持することができ、一方、図８および図９のヒートシンク１２０、１２１、および１２２などの別々のヒートシンクが、完全に電気的に絶縁されたパワーＭＯＳＦＥＴ １３０、１３１、および１３２をそれぞれ担持することができる。
【００４７】
次に図１６、図１７、および図１８を参照すると、本発明の別の態様の別の実施形態が示されている。すなわち、基板３２０と３４０にそれぞれ類似する２つの別々の基板３６０および３６１が、絶縁支持ハウジング３８２（図１５のハウジング３５０と同様）内の装着ねじによって、ヒートシンクに別々に押し付けられる。基板３６０および３６１は、それぞれ別々の開口３６３および３６４内に含まれ（図１７および図１８）、それらの上面は、ＰＣＢ ３７２の開口３７０および３７１を通じて露出する。ＰＣＢ ３７２はハウジング３８２内に装着され、ハウジング３８２から一体的に延びるボスに貫通するねじ３９０、３９１、３９２、および３９３によってハウジング３８２に固定される。ねじ３９１と３９３に対するボス３９５および３９６をそれぞれ図１７に示す。
【００４８】
図１６、図１７、および図１８の組立ての後、基板、シリコンダイ、ＰＣＢ、および端子（図示せず）をワイアボンディングし、または相互接続することができる。
【００４９】
図１９に、図１６、図１７、および図１８よりも長く、かつ狭い絶縁シェル内で、縦方向に一列になった基板３６０および３６１の構成を示す。この構成により、ＰＣＢ３７２をシェル３８２に固定するためのねじ４００、４０１、および４０２の使用数を少なくすることが可能となる。
【００５０】
以上、例示および説明のために本発明の好ましい実施形態を説明した。本発明を完全に開示の厳密な形態にすること、または本発明を開示の厳密な形態に限定することは意図されない。上記の教示に照らして、多数の修正形態および変形形態が可能である。本発明の範囲はこの詳細な説明に限定されず、頭記の特許請求の範囲によって限定されるものとする。
【図面の簡単な説明】
【００５１】
【図１】パワー半導体ダイを装着するためにＩＭＳ基板を使用する従来技術のモジュールの上面図である。
【図２】図１の切断線２−２に沿う図１の断面図である。
【図２Ａ】図１の断面線２Ａ−２Ａに沿う図１の断面図である。
【図３】本発明の一特徴にしたがって変更された絶縁キャップを示す、図２の拡大図である。
【図４】図１から図３のデバイスの構造と類似しているが、本発明の一特徴に従って変更された、図２の構造と類似する図である。
【図４Ａ】本発明に従ってＰＣＢを変更する方式を示す図である。
【図４Ｂ】図２Ａの断面図と類似しているが、本発明に従って絶縁シェルが除去された、デバイスのアセンブリの断面図である。
【図５】本発明に従って変更された、図１から図４のシェル構造の上面図である。
【図６】主絶縁シェルに装着すべき分離ヒートシンクのうちの１つの上面図である。
【図７】図６のヒートシンクの側面図である。
【図８】別々のヒートシンクが定位置に接合された、図５の絶縁シェルの上面図である。
【図９】図８の断面線９−９に沿う図８の断面図である。
【図１０】３つのヒートシンクがそれぞれ、同じ電位の底部電極を有するＰチャネルＭＯＳＦＥＴおよびＮチャネルＭＯＳＦＥＴを受ける本発明の第２実施形態の上面図である。
【図１１】図１０の断面線１１−１１に沿う図１０の概略断面図である。
【図１２】本発明の別の実施形態の上面図である。
【図１３】従来の絶縁セラミックの上面図である。
【図１４】図１３の断面線１４−１４に沿う図１３の断面図である。
【図１５】いくつかの基板を絶縁シェルに装着する方式を断面図で示す図である。
【図１６】本発明に従って作成されたＰＣＢおよび基板アセンブリの上面図である。
【図１７】図１６の断面線１７−１７に沿う図１６の断面図である。
【図１８】図１６の断面線１８−１８に沿う図１６の断面図である。
【図１９】本発明の別の実施形態の、図１６と同様の図である。

Claims (13)

  1. 底面と頂面をそれぞれ有する複数のパワー半導体ダイと、絶縁支持シェルと、前記パワー半導体ダイのそれぞれの前記底面を受ける複数の熱伝導性半導体ダイ支持手段と、前記複数のパワーダイの動作を制御する制御回路を上に含むプリント回路板との組合せを備え、前記プリント回路板は、平面内に、前記ダイ支持手段の平面に対して平行に配設され、前記プリント回路板は、間隔を置いて配置された複数の開口を有し、前記絶縁支持シェルは、前記プリント回路板の各開口に対してそれぞれ心合せされる複数の同一平面上の開口を有し、前記複数の熱伝導性支持手段は、前記絶縁シェル内の前記開口のそれぞれに配設および固定され、前記絶縁シェルによって互いに電気的に絶縁され、ワイアボンド手段は、前記開口を通じて延び、前記制御回路を前記パワー半導体ダイのそれぞれに接続することを特徴とするパワー半導体デバイスモジュール。
  2. 前記複数の熱伝導性支持手段はそれぞれ導電性ヒートシンクであり、前記複数の半導体ダイのうち少なくとも１つは、前記ヒートシンクのそれぞれの上面に取り付けられることを特徴とする請求項１に記載のパワーモジュール。
  3. 前記複数の熱伝導性支持手段はそれぞれ、導電性上面領域を有する電気的絶縁基板を備え、前記複数の半導体ダイのうち少なくとも１つは、前記基板のそれぞれの前記伝導性上面に取り付けられ、前記基板のそれぞれは、前記基板の底面と熱的に連絡する導電性ヒートシンクを受けるように適合されることを特徴とする請求項１に記載のパワーモジュール。
  4. 前記熱伝導性支持手段のそれぞれは、正方形の上面を有することを特徴とする請求項１、２、または３に記載のパワーモジュール。
  5. 前記熱伝導性支持手段のそれぞれは、細長い長方形の表面を有することを特徴とする請求項１、２、または３に記載のパワーモジュール。
  6. 前記支持手段のそれぞれは、前記支持手段の頂面で、間隔を置いて配置された少なくとも２つの半導体ダイを受け、前記各支持手段上の前記少なくとも２つのダイは、前記ダイの底面で電気的に接続されることを特徴とする請求項１、２、または３に記載のパワーモジュール。
  7. 前記支持手段のそれぞれは、前記支持手段の頂面で、間隔を置いて配置された少なくとも２つの半導体ダイを受け、前記各支持表面上の前記少なくとも２つのダイは、前記ダイの底面で電気的に接続されることを特徴とする請求項５に記載のパワーモジュール。
  8. ヒートシンク表面によって係合可能な底面と、少なくとも１つのパワー半導体ダイを表面対表面の接触で受ける上面とを有する薄い平坦な熱伝導性基板を備えるパワー半導体デバイスモジュールであって、前記少なくとも１つの半導体ダイの前記上面は制御電極手段を有し、拡大された同一平面上のプリント回路板は、前記プリント回路板上に、前記少なくとも１つのパワー半導体ダイを制御するための電気的構成要素を有し、前記プリント回路板は、前記熱伝導性基板の形状に少なくとも近い形状の開口を有し、前記プリント回路板は、前記基板の平面に平行な平面に配設され、前記基板の上に変位し、前記プリント回路板の前記平面は、前記基板の平面に密に隣接し、それによって前記基板の上面と前記プリント回路板は、前記基板の厚さの約２倍未満だけ離間し、少なくとも１つのワイアボンド接続は、前記プリント回路板上の前記構成要素のうち少なくとも１つから、前記プリント回路板の前記開口を通じて、前記半導体ダイ上の前記制御電極手段に延びることを特徴とするパワー半導体デバイスモジュール。
  9. 頂部に配設され、前記開口の領域を封入し、前記半導体ダイの頂部の誘電液充填体を画定する絶縁キャップをさらに含むことを特徴とする請求項８に記載のモジュール。
  10. 前記基板を支持する絶縁シェルをさらに含み、前記絶縁シェルは、前記絶縁シェルの周辺縁の周りで前記基板の前記底面を露出し、前記基板の前記底面と係合するヒートシンクの投影メサを受ける開口を有し、前記絶縁シェルの上面は、前記プリント回路板の底面を受け、支持することを特徴とする請求項８または９に記載のモジュール。
  11. 前記基板の周辺上面の少なくとも一部は、前記プリント回路板の前記開口に隣接する前記プリント回路板の底部の周辺部分と対応するように固定されることを特徴とする請求項８または９に記載のモジュール。
  12. 前記基板の前記周辺面とプリント回路板は、互いに接着剤で固定されることを特徴とする請求項１１に記載のモジュール。
  13. 前記プリント回路板は、複数の間隔を置いて配置された開口を有し、前記絶縁シェルは、前記プリント回路板の前記開口のうちの１つにそれぞれ心合せされる複数の同一平面上の開口を有し、前記複数の熱伝導性支持手段は、前記絶縁シェルの前記開口のうちの１つにそれぞれ配設および固定され、前記絶縁シェルによって互いに電気的に絶縁され、ワイアボンド手段は、前記開口を通じて延び、前記各制御回路を前記パワー半導体ダイのうちの１つにそれぞれ接続することを特徴とする請求項１０に記載のモジュール。
JP2003502885A 2001-05-30 2001-05-30 パワー半導体デバイスモジュール Expired - Fee Related JP4051027B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2001/017415 WO2002099878A1 (en) 2001-05-30 2001-05-30 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2004529505A true JP2004529505A (ja) 2004-09-24
JP4051027B2 JP4051027B2 (ja) 2008-02-20

Family

ID=21742610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003502885A Expired - Fee Related JP4051027B2 (ja) 2001-05-30 2001-05-30 パワー半導体デバイスモジュール

Country Status (3)

Country Link
JP (1) JP4051027B2 (ja)
DE (1) DE10196942B4 (ja)
WO (1) WO2002099878A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP2011014261A (ja) * 2009-06-30 2011-01-20 Panasonic Corp 誘導加熱調理器
JP2012199596A (ja) * 2012-07-25 2012-10-18 Mitsubishi Electric Corp 半導体モジュール

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583191B2 (ja) * 2005-01-28 2010-11-17 三菱電機株式会社 回転電機
US10876157B2 (en) 2012-09-27 2020-12-29 The Trustees Of The University Of Pennsylvania Insulated nanoelectrode-nanopore devices and related methods
CN104835794B (zh) * 2015-03-23 2018-02-02 广东美的制冷设备有限公司 智能功率模块及其制造方法
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
DE102019218157A1 (de) * 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JP3058047B2 (ja) * 1995-04-04 2000-07-04 株式会社日立製作所 マルチチップモジュールの封止冷却構造
DE19645636C1 (de) * 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP2011014261A (ja) * 2009-06-30 2011-01-20 Panasonic Corp 誘導加熱調理器
JP2012199596A (ja) * 2012-07-25 2012-10-18 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
JP4051027B2 (ja) 2008-02-20
WO2002099878A1 (en) 2002-12-12
DE10196942T5 (de) 2004-04-22
DE10196942B4 (de) 2009-09-03

Similar Documents

Publication Publication Date Title
US6272015B1 (en) Power semiconductor module with insulation shell support for plural separate substrates
US6424026B1 (en) Power module with closely spaced printed circuit board and substrate
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US6313598B1 (en) Power semiconductor module and motor drive system
KR100307465B1 (ko) 파워모듈
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
US5767573A (en) Semiconductor device
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
WO2016031462A1 (ja) パワー半導体モジュール
CN105684147B (zh) 半导体模块及其制造方法
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JPH10178151A (ja) 電動機を制御する電力モジユール
KR20070114059A (ko) 더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈
JP4465906B2 (ja) パワー半導体モジュール
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
JP4051027B2 (ja) パワー半導体デバイスモジュール
JP3740329B2 (ja) 部品実装基板
US6281579B1 (en) Insert-molded leadframe to optimize interface between powertrain and driver board
WO2020254143A1 (en) Half-bridge power assembly
JPH08213547A (ja) 半導体装置
JP2001085613A (ja) トランスファモールド型パワーモジュール
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
JPH09213878A (ja) 半導体装置
JPH11307721A (ja) パワーモジュール装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071130

R150 Certificate of patent or registration of utility model

Ref document number: 4051027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees