DE10196942B4 - Halbleiter-Leistungsmodul - Google Patents

Halbleiter-Leistungsmodul Download PDF

Info

Publication number
DE10196942B4
DE10196942B4 DE10196942T DE10196942T DE10196942B4 DE 10196942 B4 DE10196942 B4 DE 10196942B4 DE 10196942 T DE10196942 T DE 10196942T DE 10196942 T DE10196942 T DE 10196942T DE 10196942 B4 DE10196942 B4 DE 10196942B4
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
semiconductor
opening
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10196942T
Other languages
English (en)
Other versions
DE10196942T5 (de
Inventor
Vijay El Segundo Mangtani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE10196942T5 publication Critical patent/DE10196942T5/de
Application granted granted Critical
Publication of DE10196942B4 publication Critical patent/DE10196942B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleiter-Leistungsmodul, mit:
einer Anzahl von Leistungs-Halbleiterplättchen (20, 21; 130–135; 183–188), die jeweils eine untere Oberfläche und eine obere Oberfläche aufweisen;
einer Isolierschale (12; 382; 410);
zumindest einer thermisch leitenden Halbleiterplättchen-Trägereinrichtung (15; 120–125; 180–182; 360, 361) zur Aufnahme der unteren Oberfläche jeweiliger der Leistungs-Halbleiterplättchen (20, 21; 130–135; 183–188); und
einer gedruckten Leiterplatte (13; 372) mit einer darauf befindlichen Steuerschaltung zur Steuerung der Betriebsweise der Leistungs-Halbleiterplättchen;
wobei die Leiterplatte (13; 372) in einer Ebene parallel zu der Ebene der zumindest einen Trägereinrichtung (15; 120–125; 180–182; 360, 361) angeordnet ist und die Leiterplatte (13; 372) zumindest eine darin ausgebildete Öffnung aufweist, wobei die Isolierschale (12; 382; 410) zumindest eine darin ausgebildete koplanare Öffnung aufweist, die auf die zumindest eine Öffnung in der Leiterplatte (13; 372) zentriert ist; wobei die zumindest eine thermisch leitende Trägereinrichtung (15; 120–125; 180–182; 360, 361) in der zumindest einen Öffnung (40; 110–115; 363,...

Description

  • Diese Erfindung bezieht sich auf Halbleiter-Leistungsmodule und insbesondere auf eine neuartige Struktur für derartige Module, wodurch deren Herstellung vereinfacht, die Herstellungskosten verringert und die Zuverlässigkeit erhöht wird.
  • Es sind Halbleiter-Module gut bekannt, bei denen eine Anzahl von Leistungs-Halbleiterplättchen auf einem Substratträger auf Keramikbasis, wie z. B. auf einem isolierten Metallsubstrat (IMS) oder dergleichen befestigt sind, um die Bauteile miteinander zu verbinden, wobei dieses Substrat in einer Haupt-Trägerschale gehaltert ist, die außerdem eine gedruckte Leiterplatte (PCB) trägt, die Steuerschaltungen zum Steuern des Leistungs-Halbleiterplättchens trägt. Ein Kupfer-Keramik-Substrat mit Direktbindung (DBC) kann anstelle eines IMS verwendet werden. Leistungsanschlüsse erstrecken sich von dem IMS zur Verbindung mit einer Last, wie z. B. einem Motor, und die gedruckte Leiterplatte trägt einen Anschlusssteckverbinder zum Verbinden mit einer externen Quelle für Steuersignale. Derartige Geräte sind üblicherweise so angeordnet, dass das IMS in einer kleinen Öffnung in der Schale befestigt ist (so dass die Fläche des aufwändigen IMS zu einem Minimum gemacht werden kann) und die Bodenfläche des IMS mit der oberen ebenen Oberfläche eines Kühlkörpers in Kontakt gedrückt werden kann.
  • Die PCB wird allgemein in einer Ebene oberhalb der Ebene des IMS gehaltert und ist seitlich gegenüber dem IMS-Bereich versetzt. Der Boden der PCB ist mit Abstand oberhalb der oberen Oberfläche der Tragschale angeordnet, so dass Bauteile auf der unteren Oberfläche und der oberen Oberfläche der PCB befestigt werden können.
  • Als Ergebnis dieser Konstruktion müssen sich Drahtkontaktierungen an die Steuerelektroden des Leistungs-Halbleiterplättchens auf der IMS, beispielsweise zu Gate-Elektroden und Temperatur- und Strommess- und Kelvin-Elektroden von MOSFET's und IGBT's von der unteren Ebene der oberen Oberfläche des Leistungs-Halbleiterplättchens zu der oberen Ebene der oberen Oberfläche der PCB erstrecken.
  • Weiterhin wird bei der bekannten Konstruktion ein Substrat, üblicherweise ein IMS, das die miteinander verbundenen Leistungs-Halbleiterplättchen, Nebenschlüsse, Temperatur- und Stromsensoren enthält, als erstes an der Isolier-Basisschale befestigt. Eine PCB wird als nächstes an der Basisschale befestigt, und Kontraktierungsdrahtverbindungen werden zwischen dem Silizium-Halbleiterplättchen und dem Substrat zu der PCB hergestellt. Eine Kappe wird als nächstes über dem IMS angeordnet, und eine Vergussmasse, beispielsweise ein Silikon-Material, wird in das Innere der Kappe und über die Oberseite des IMS durch Öffnungen in der Kappe eingebracht, worauf das Silikon ausgehärtet wird. Es würde vorteilhaft sein, die resultierende hohe Bauteilanzahl für das Modul zu verringern.
  • Im Allgemeinen werden Substrate auf Keramikbasis häufig zur Aufnahme der verschiedenen Halbleiterplättchen verwendet. Diese Substrate haben üblicherweise die Konstruktion, die in den 13 und 14 für das Substrat 320 gezeigt ist, und sie weisen eine untere Kupferschicht 321, eine in der Mitte liegende Isolier-Keramikschicht 322, die aus Al2O3 oder AlN bestehen kann, und eine obere Kupferschicht auf, die in verschiedenen Bereichen mit Mustern versehen wurde, wie z. B. die sechs isolierten Bereiche 323, 324, 325, 326, 327 und 328, die gezeigt ist. Irgendein anderes Muster könnte in der oberen Kupferschicht ausgebildet sein. An jedem der Bereiche 323 bis 328 ist ein jeweiliges Leistungshalbleiterbauteil-Plättchen 330 bis 335 befestigt, beispielsweise durch Löten oder durch ein leitendes Epoxy-Material oder dergleichen. Die unteren Elektroden der Halbleiterplättchen 330 bis 335 sind isoliert, könnten jedoch miteinander in gewünschter Weise durch leitende Leiterbahnen oder durch Kontaktierungsdrähte miteinander verbunden sein. Das Substrat 320 nach den 13 und 14 kann außerdem ein DBC-Substrat, das heißt ein Keramiksubstrat mit direkt daran gebundenen Kupferschichten sein.
  • Um die mechanische Integrität derartiger Substrate sicherzustellen, und um ein Brechen des Keramikmaterials zu verhindern, ist ihre Länge üblicherweise auf weniger als ungefähr zwei Zoll beschränkt. Wenn daher ein Leistungsmodul ein größeres Substrat erfordert, müssen zwei oder mehr kürzere getrennte Substrate verwendet werden. So sind gemäß 15 zwei identische Substrate 320 und 340 an einer gemeinsamen Grundplatte 341 befestigt, die aus Kupfer oder aus AlSiC für Anwendungen mit höherer Betriebsleistung hergestellt ist.
  • Die Substrate 320 und 340 werden üblicherweise an einer gemeinsamen Grundplatte 341 durch Lotaufschmelztechniken oder durch ein leitendes Epoxymaterial befestigt. Die Teilbaugruppe aus den Substraten 320, 340 und der Grundplatte 341 wird dann in einer Kunststoff-Tragschale 350 befestigt, wobei die Unterseite der Grundplatte 341 freiliegt, um mit einem ebenen Kühlkörper 351 verbunden zu werden. Eine geeignete gedruckte Leiterplatte und Anschlüsse werden dann vorgesehen. Das Silizium-Halbleiterplättchen und das Substrat werden durch Kontaktierungsdrähte oder auf andere Weise mit der PCB und Anschlüssen verbunden, und die Substrate werden dann in einem geeigneten vergossenen Volumen eingeschlossen.
  • Aus der US 6 147 869 A ist ein Leistungsmodul mit einer Isolierschale bekannt, die mit einer Öffnung zur Aufnahme einer Halbleiterplättchen-Trägereinrichtung versehen ist. Hierbei ist die in der Isolierschale angeordnete gedruckte Leiterplatte mit einer entsprechenden Öffnung versehen, die mit der Öffnung in der Isolierschale ausgerichtet ist, wobei sich Kontaktierungen von den jeweiligen Halbleiterplättchen zu der Leiterplatte erstrecken können. Die Leiterplatte ist hierbei auf Erhöhungen am Boden der Isolierschale abgestützt, so dass sich relativ große Leitungslängen für die Drahtkontaktierungen ergeben. Dies ist nicht nur aus Gründen der aktiven und passiven Störsicherheit unerwünscht, sondern auch aus mechanischen Gründen. Da die Öffnungen in der Isolierschale und die damit ausgerichteten Öffnungen in der gedruckten Leiterplatte sowie gegebenenfalls ein darüber liegender Bereich mit einer isolierenden Vergussmasse gefüllt werden müssen, die aufgrund der erforderlichen Eigenschaften kostspielig ist, ergibt sich hierbei ein erheblicher Bedarf an Vergussmasse, der unerwünscht ist. Weiterhin sind bei diesem bekannten Leistungsmodul die Halbleiterplättchen auf einer einzigen Trägereinrichtung angeordnet, so dass sich auf der Leiterplatte relativ lange Leiterbahnen ergeben, was wiederum unerwünscht ist.
  • Die vorstehend beschriebene Struktur hat eine Anzahl von Nachteilen. Diese schließen Folgendes ein:
    • 1. Werkzeug- und Materialkosten für die Grundplatte 341,
    • 2. die zusätzliche Verarbeitung, die für die Verwendung der Grundplatte 341 erforderlich ist,
    • 3. der zusätzliche thermische Widerstand zwischen dem Silizium-Halbleiterplättchen und dem Kühlkörper 351 aufgrund der zusätzlichen Grenzflächen an der Oberseite und der Unterseite der Platte 341,
    • 4. Beeinträchtigung der Leistungs- und Temperatur-Wechselbeanspruchungseigenschaften aufgrund der zusätzlichen Grenzflächen.
  • Es würde wünschenswert sein, mehrfache Substrate in einem Leistungsmodul ohne die Nachteile zu verwenden, die sich aus der zusätzlichen gemeinsamen Grundplatte ergeben.
  • Bei der bekannten Konstruktion und wie dies weiter oben beschrieben wurde, ist das gesamte Modul an einem einzigen einstückigen Kühlkörper mit Hilfe von Schrauben oder dergleichen befestigt. Die einzelnen Bauteile sind elektrisch voneinander gegen eine Leitung durch den gemeinsamen Kühlkörper durch die Verwendung der aufwändigen IMS oder DBC isoliert. Die Verwendung eines IMS oder DBC oder ähnlichen Substrates vergrößert den thermischen Widerstand zwischen den Halbleiterplättchen und dem Kühlkörper.
  • Aus der US 5 966 291 A ist ein Leistungsmodul bekannt, bei dem auf einem gemeinsamen Kühlkörper isolierende Substrate angeordnet sind, die auf ihrer freien Oberfläche die einzelnen Halbleiterplättchen tragen. Die Verwendung dieser isolierenden Substrate ist sehr aufwändig und kostspielig, so dass deren Verwendung unerwünscht ist.
  • Der Erfindung liegt die Aufgabe zu Grunde, ein Leistungsmodul zu schaffen, das eine in sich geschlossene Schaltung ist, beispielsweise für eine Motorsteuerschaltung, und das keine aufwändigen einzelnen oder mehrfachen Isoliersubstrate erfordert und die Wärmeströmung von den Halbleiterplättchen zu dem Kühlkörper nicht behindert.
  • Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich auf den Unteransprüchen.
  • Gemäß der vorliegenden Erfindung sind mehrfache thermisch leitende Halbleiter-Trägereinrichtungen in jeweiligen Öffnungen in einer aus Kunststoff bestehenden Isolierschale befestigt, und die zwischenliegende gemeinsame leitende Basisplatte ist fortgelassen. Eine PCB ist oberhalb der Trägereinrichtungen angeordnet und enthält Öffnungen, um einen Zugang an die Oberseiten jeder Trägereinrichtung für die erforderlichen zwischen verbindungen und Drahtkontaktierungen zwischen den Silizium-Halbleiterplättchen, den Trägereinrichtungen und der PCB und Anschlüssen zu schaffen.
  • Hierbei ist der einzige Kühlkörper nach dem Stand der Technik in eine Anzahl von getrennten thermisch leitenden Halbleiter-Trägereinrichtungen in Form von Kühlkörpern aufgeteilt, die an der Isolierschale des Moduls befestigt sind und in Abstand voneinander gehaltert und voneinander durch die Isolierschale isoliert sind. Das Halbleiterplättchen kann an den jeweiligen Kühlkörpern durch Aufschmelzlot oder leitendes Epoxymaterial oder ähnliche Techniken befestigt werden. Somit werden ein oder mehrere Halbleiterplättchen, deren untere Elektroden das gleiche Potential aufweisen, direkt auf der oberen rohen leitenden Oberfläche der jeweiligen Kühlkörper befestigt.
  • Daher ist kein IMS für die Isolation der Halbleiterplättchen auf unterschiedlichen Potentialen erforderlich, und die Halbleiterplättchen sind innig thermisch mit ihren jeweiligen Kühlkörpern verbunden. Es sei bemerkt, dass irgendeine Mischung von Leistungs-Halbleiterplättchen, wie z. B. Dioden, Leistungs-MOSFET's, IGBT's, Thyristoren, und dergleichen verwendet werden kann.
  • Gemäß einer bevorzugten Ausgestaltung der Erfindung weisen die Öffnungen der gedruckten Leiterplatte jeweils eine Form auf, die zumindest angenähert der Form der thermisch leitenden Halbleiter-Trägereinrichtungen entspricht, und die gedruckte Leiterplatte ist in einer Ebene parallel zu der Ebene des Substrates und gegenüber dem Substrat nach oben versetzt, wobei die Ebene der gedruckten Leiterplatte eng benachbart zu der Ebene der Trägereinrichtungen angeordnet ist.
  • Zumindest Teile der oberen Umfangsoberfläche der Trägereinrichtungen können an entsprechenden Umfangsteilen der Unterseite der gedruckten Leiterplatte benachbart zu der Öffnung in der gedruckten Leiterplatte befestigt sein.
  • Vorzugesweise sind die Umfangsoberflächen der Trägereinrichtungen und der gedruckten Leiterplatte durch ein Klebemittel aneinander befestigt.
  • Eine Isolierkappe kann oberhalb der Öffnung in der gedruckten Leiterplatte angeordnet sein und diesen Bereich umschließen und ein mit einem Isoliermedium gefülltes Volumen oberhalb des Halbleiterplättchens (130–135, 183–188) umgrenzen.
  • Hierdurch wird die Länge der Kontaktierungsdrähte verringert, und mechanische Beanspruchungen auf die Drahtkontaktierungen während des Betriebs des Bauteils wird verringert.
  • Weiterhin wird das Volumen des Hohlraums, der mit einer Vergussmasse oberhalb des IMS gefüllt werden muss, verringert, wodurch das Volumen an verwendeter Vergussmasse verringert wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht auf ein bekanntes Modul, das ein IMS-Substrat zur Befestigung des Leistungs-Halbleiterplättchens verwendet.
  • 2 ist eine Querschnittsansicht der 1 entlang des Schnittes 2-2 in 1.
  • 2A ist ein Querschnitt nach 1 entlang der Querschnittslinie 2A-2A in 1.
  • 3 ist eine vergrößerte Ansicht der 2, die eine Isolierkappe zeigt.
  • 4 ist eine der 2 ähnliche Ansicht einer Struktur, die dem Bauteil nach den 1 bis 3 ähnlich ist.
  • 4A zeigt ein weiteres bekanntes Modul.
  • 4B ist eine Querschnittsansicht eines Moduls ähnlich dem nach 2A.
  • 5 ist eine Draufsicht einer Ausführungsform der Isolierschale gemäß der Erfindung.
  • 6 ist eine Draufsicht auf einen der isolierten Kühlkörper, der in der Isolierschale nach 5 zu befestigen ist.
  • 7 ist eine Seitenansicht des Kühlkörpers nach 6.
  • 8 ist eine Draufsicht der Isolierschale nach 5, wobei die getrennten Kühlkörper an ihrem Platz festgeklebt sind.
  • 9 ist eine Querschnittsansicht der 8 entlang der Schnittlinie 9-9 nach 8.
  • 10 ist eine Draufsicht einer zweiten Ausführungsform der Erfindung, bei der drei Kühlkörper jeweils einen P-Kanal- und einen N-Kanal-MOSFET aufnehmen, die Bodenelektroden mit dem gleichen Potential aufweisen.
  • 11 ist eine schematische Querschnittsansicht nach 10 entlang der Schnittlinie 11-11 in 10.
  • 12 ist eine Draufsicht auf eine weitere Ausführungsform der Erfindung.
  • 13 ist eine Draufsicht eines üblichen Isolierkeramikplättchens.
  • 14 ist eine Querschnittsansicht der 1 entlang der Schnittlinie 14-14 in 13.
  • 15 zeigt im Querschnitt die Art und Weise, wie verschiedene Substrate in einer Isolierschale befestigt sind.
  • 16 ist eine Draufsicht der PCB- und Substratbaugruppe gemäß der Erfindung.
  • 17 ist eine Querschnittsansicht der 16 entlang der Schnittlinie 17-17 in 16.
  • 18 ist eine Querschnittsansicht der 16 entlang der Schnittlinie 18-18 in 16.
  • 19 ist eine Ansicht ähnlich der 16 einer weiteren Ausführungsform der Erfindung.
  • Ausführliche Beschreibung der Erfindung
  • Es wird zunächst auf die 1 und 2 Bezug genommen, in der ein typisches bekanntes Modul gezeigt ist. So trägt eine als Formteil ausgebildete Tragschalen-Basis 12 eine gedruckte Leiterplatte (PCB) 13 und weist eine Bodenöffnung 14 auf, in der ein isoliertes Metallsubstrat (IMS) 15 (2) befestigt ist. Das IMS ist eine ebene Platte aus Material, bei dem obere und untere leitende Schichten durch einen in der Mitte liegenden Isolierfilm isoliert sind. Die leitenden Schichten können einen unteren dicken Kupfer- oder Aluminium-Kühlkörper und eine dünne obere Kupferschicht einschließen, die mit einem Muster versehen werden kann, um leitende Befestigungskissen zu bilden, an denen Leistungs-Halbleiterplättchen, wie z. B. die Halbleiterplättchen 20 und 21, befestigt und miteinander verbunden werden können. Die Befestigung der Halbleiterplättchen kann durch Lotaufschmelzen oder durch leitendes Epoxymaterial oder dergleichen erreicht werden.
  • Die Bodenoberfläche des IMS 15 wird auf die ebene obere Oberfläche eines einzigen Kühlkörpers 30 (2) beispielsweise durch isolierte Schrauben 31, 32, 33 in der Schale 12 (1 und 2A) gepresst. Es sei bemerkt, dass das IMS 15 in eine mit Schultern versehene Nut 40 in der Öffnung 14 (2) eingesetzt ist. Weiterhin liegt die gedruckte Leiterplatte 13 auf einer Stufe 41 in der Schale 12, so dass ein Abstand für Bauteile auf der Unterseite der Stufe 41 vorgesehen ist.
  • Drahtkontaktierungsverbindungen werden dann von den Halbleiterplättchen 20 und 21 zu Anschlüssen auf der gedruckten Leiterplatte 13 hergestellt, die Steuersignale von dem Steueranschluß 50 leiten, die die Betriebsweise der Leistungs-Halbleiterplättchen 20 und 21 steuern. Drahtkontaktierungsverbindungen werden weiterhin zu den Leistungsausgangsanschlüssen 55–56 hergestellt.
  • Eine eine hohe Qualität aufweisende Vergussmasse, beispielsweise ein geeignetes flexibles Silastik-Material 60, füllt den Hohlraum oberhalb des IMS 15 und wird durch eine Kappe 70 umschlossen, wie dies in 3 gezeigt ist. Es sei bemerkt, dass die Kappe 17 zunächst an ihren Platz gebracht und dann das Silastik- oder andere Vergussmaterial durch Öffnungen in der Kappe eingegossen und nachfolgend gehärtet werden kann. Ein eine geringere Qualität aufweisendes Vergussmaterial kann zum Füllen des gesamten Inneren der Schale 13 verwendet werden.
  • Ein Filterkondensator 80 kann ebenfalls in dem Modul enthalten sein.
  • Die in den 1 und 2 gezeigte Konstruktion kann Gesamtabmessungen von 7,5 cm × 5 cm × 1 cm haben und eine vollständige Motorsteuerschaltung aufnehmen, die einen Inverter, Eingangsschaltungen, Schutzschaltungen und einen Mikroprozessor einschließt. Der Inverter und andere Leistungs-Halbleiterplättchen sind an dem IMS 15 befestigt, und andere Bauteile befinden sich auf der PCB 13.
  • 3 zeigte einen vergrößerten Teil der Konstruktion nach 2, wobei sich eine Kappe 70 an ihrem Platz befindet, um das Silastik-Material 60 einzuschließen. Es ist verständlich, dass die Drahtkontaktierungs-Oberfläche des IMS 15 und der PCB 13 sich in unterschiedlichen Höhen befinden. Als Folge hiervon ist eine große Menge an Vergussmasse erforderlich, um die Oberfläche des IMS 15 und die Drähte 90 und 91 (3) einzukapseln, die eine Drahtkontaktierung von dem IMS 15 zu der PCB 13 oder dem Anschlusskissen von Anschlüssen 55 und 56 herstellen sollen (1 und 2). Weiterhin sind die Drahtkontaktierungen lang und relativ schwierig zu handhaben.
  • Es ist in 2 möglich, die Ebene der PCB 13 wesentlich abzusenken. Dies macht es jedoch unmöglich, Bauteile auf der Unterseite der PCB 13 anzuordnen, so dass eine größere Fläche für die PCB 13 erforderlich ist, wenn eine große Anzahl von Bauteilen erforderlich ist. Weiterhin wird die PCB 13 auch näher an den Kühlkörper 30 herangebracht, so dass die PCB 13 mit höheren Temperaturen arbeitet.
  • Um dies zu vermeiden, kann gemäß 4 die Konstruktion der Isolierschale 12 so modifiziert werden, dass die Schulter 40 wesentlich weiter nach oben in Richtung auf die Ebene der PCB 13 bewegt wird. Die Unterseite des IMS 15 wird dann im wesentlichen oberhalb der Ebene der Unterseite der Schale 12 angeordnet. Daher ist ein Tisch 100 oder eine erhöhte Auflagefläche mit einer ebenen oberen Oberfläche auf dem Kühlkörper 30 ausgebildet und so angeordnet, dass er bzw. sie gegen die untere Oberfläche des IMS 15 drückt, das in der Schulter 40 festgelegt ist, die die Öffnung 14 umgibt.
  • Die resultierende Konstruktion bringt die obere Oberfläche der Halbleiterplättchen 20 und 21 näher an die Ebene der PCB 13, die das IMS 15 umgibt, wie dies in 4 gezeigt ist. Entsprechend wird das Volumen oberhalb des IMS 15, das mit einem eine hohe Qualität aufweisenden und damit aufwändigen Silastik-Material 60 gefüllt werden muss, beträchtlich verringert; die Länge der Kontaktierungsdrähte 90 und 91 wird verkürzt, wodurch mechanische Beanspruchungen auf die Drahtkontaktierungen im Betrieb verringert werden und die Drahtkontaktierungsmöglichkeit und -qualität verbessert wird, wodurch der Produktionsertrag verbessert wird.
  • Die 4A und 4B zeigen ein weiteres bekanntes Modul und den Teilen nach den 1 bis 4 ähnliche Teile tragen die gleiche Bezugsziffer. Es wird zunächst bemerkt, dass die PCB 13 in 4A (die darauf befindlichen Bauteile sind nicht gezeigt) so modifiziert wurde, das sie eine vergrößerte Öffnung 400 aufweist. Das IMS 15 ist an seinem Aussenrand mit dem darunterliegenden Rand der Öffnung 400 verklebt. Das Halbleiterplättchen und das Substrat und die PCB werden dann in geeigneter Weise durch Drahtkontaktierungen miteinander verbunden, und die Teilbaugruppe wird elektrisch geprüft.
  • Eine Isolierkappe 410 wird dann in der gezeigten Weise befestigt, um die obere Oberfläche des IMS 15 und die darin befindlichen Drahtkontaktierungen zu umschließen. Schrauben 411 und 412, die durch die Leiterplatte 13 hindurchlaufen, sind in einem Kühlkörper 30 eingeschraubt, um die Kappe 410, die PCB 13 und das IMS 15 an seinem Platz festzulegen. Die Kappe und das IMS können an dem Kühlkörper 30 durch ein geeignetes Klebemittel befestigt sein. Diese Kappe wird dann mit einem geeigneten Vergussmaterial durch Öffnungen in der Kappe hindurch gefüllt, die nicht gezeigt sind, und die Vergussmasse wird dann ausgehärtet.
  • Die Struktur der 4A und 4B beseitigt die übliche Isolations-Basisschale 12 nach den 1 bis 4. Weiterhin wird die thermische Verbindung zwischen dem IMS 15 und dem Substrat 15 verbessert und eine Vorprüfung der Schaltung vor der Anbringung der Abdeckkappe ist möglich.
  • Es sei bemerkt, dass wenn Bauteile auf der Unterseite der PCB 13 erwünscht sind, der Kühlkörper 30 hinterschnitten werden kann, wie dies mit gestrichelten Linien 430, 440 in 4B gezeigt ist, um den erforderlichen Raum um die Umfangsteile des Kühlkörpers 30 herum zu schaffen.
  • Als nächstes wird auf die 5 bis 9 Bezug genommen, die eine erste Ausführungsform der Erfindung zeigen, in denen Bauteile ähnlich denen nach den 1 bis 4 die gleichen Bezugsziffern haben, wobei die Isolierschale 12 mit einem Merkmal der Erfindung modifiziert ist, wie dies in 5 gezeigt ist und eine Vielzahl von Öffnungen 110, 111, 112, 113, 114 und 115 aufweist, die so bemessen sind, dass sie jeweilige Kühlkörper aufnehmen, die voneinander isoliert sein sollen.
  • Die 6 bis 9 zeigen einen der Kühlkörper 120, der in der Öffnung 113 befestigt ist. Der Kühlkörper 120 weist eine ebene, die Halbleiterplättchen aufnehmende obere Oberfläche 121, einen mit Rippen 122 versehenen Körper und einen äußeren Flansch 123 auf. Der Hauptteil des Kühlkörpers 120 und identische Kühlkörper 121, 122, 123, 124 und 125 (8 und 9) sind in Öffnungen 113, 114, 115, 110, 111 bzw. 112 eingesetzt. Sie sind an der Schale 12 in irgendeiner gewünschten Weise befestigt, beispielsweise durch Festkleben der Unterseite der Flansche, wie z. B. des Flansches 123 des Kühlkörpers 120. Es ist zu erkennen, dass die Kühlkörper voneinander durch das Isoliermaterial der Schale 12 isoliert sind.
  • Vor oder nach dem Einbau der Kühlkörper 120 bis 125 werden einzelne Leistungs-Halbleiterplättchen 134, wie z. B. die Halbleiterplättchen 130, 131, 132, 133, 134 und 135 (8 und 9) mit den oberen Oberflächen, wie z. B. den Oberflächen 121 jedes Kühlkörpers 120 bis 125 verbunden. Die Halbleiterplättchen sind Leistungs-Halbleiterplättchen, die untere Elektroden aufweisen, die thermisch und elektrisch direkt mit ihrem jeweiligen Kühlkörper gekoppelt werden können. Die oberen Elektroden der Halbleiterplättchen 130 bis 135 werden dann zur Bildung irgendeiner gewünschten Schaltung elektrisch durch Drahtkontaktierungsverbindungen verbunden, die die Halbleiterplättchen miteinander verbinden und mit äußeren Leitungen verbunden sind. Diese externen Leitungen oder Anschlüsse sind als Anschluss 150, der mit jedem der Kühlkörper 123, 124 und 125 (und damit mit den unteren Elektroden der Halbleiterplättchen 133, 134 und 135) verbunden ist, als Anschlüsse 151, 152 und 153, die über Drahtkontaktierungen mit den oberen Kontakten der Halbleiterplättchen 133, 134 bzw. 135 und mit den Kühlkörpern 120, 121 bzw. 122 verbunden sind, als Anschlüsse 154, 155 und 156, die mit den oberen Metallelektroden der Halbleiterplättchen 130, 131 bzw. 132 verbunden sind, und als Steueranschlüsse 160, 161, 162, 163, 164 und 165 gezeigt sind, die mit den Gate- oder Steuerelektroden der Halbleiterplättchen 133 bis 135 bzw. 130 bis 132 verbunden sind. Es sei bemerkt, dass die Anschlüsse 150 bis 165 Elemente eines gemeinsamen Leiterrahmens sein können.
  • Es sei bemerkt, dass die gedruckte Steuerschaltungs-Leiterplatte, wie z. B. die Leiterplatte 13 nach den 1 bis 4 in der Schale 12 nach den 5 bis 9 oberhalb der Höhenlage der Halbleiterplättchen 130 bis 135 befestigt sein kann, um die Steuersignale zu liefern oder zu verarbeiten, die an die Steueranschlüsse 160 bis 165 angelegt werden.
  • Die in den 5 bis 9 gezeigte Erfindung beseitigt weiterhin die Notwendigkeit eines aufwändigen IMS-Substrates zur geeigneten Isolierung verschiedener der Halbleiterplättchen 130 bis 135 dadurch, dass getrennte Kühlkörper verwendet werden, und es wird weiterhin ein verbessertes thermisches Betriebsverhalten erzielt.
  • Obwohl die Struktur der Ausführungsform nach den 5 bis 9 einen getrennten Kühlkörper für ein jeweiliges Halbleiterplättchen zeigt, ist es verständlich, dass mehr als ein Halbleiterplättchen auf einem einzelnen Kühlkörper befestigt sein kann. Beispielsweise zeigen die 10 und 11 eine Ausführungsform, die drei Kühlkörper 180, 181 und 182 verwendet. Jeder der Kühlkörper trägt einen P-Kanal-MOSFET 183, 184 bzw. 185 und einen N-Kanal-MOSFET 186, 187 bzw. 188. Jeder der Kühlkörper 180 bis 182 hat eine ebene obere Oberfläche zur Aufnahme der zwei mit Abstand voneinander angeordneten Halbleiterplättchen, einen Flansch (Flansch 190 in 11) der in eine Öffnung einer Isolierschale 12 durch Kleben festgelegt werden kann, und Kühlrippen 191 oder irgendeine andere gewünschte Struktur. Die Struktur und die Schaltung können in irgendeiner gewünschten Weise fertiggestellt werden.
  • Es ist weiterhin möglich, Kühlkörper mit unterschiedlichen Größen zu mischen, wie dies in 12 gezeigt ist. So kann gemäß 12 ein langer Kühlkörper 200 mit Abstand voneinander angeordnete, miteinander (an ihren unteren Elektroden) verbundene MOSFET's 201, 202 und 203 tragen, während getrennte Kühlkörper, wie z. B. Kühlkörper 120, 121 und 122 nach den 8 und 9 vollständig elektrisch isolierte Leistungs-MOSFET's 130, 131 bzw. 132 tragen können.
  • Als nächstes wird auf die 16, 17 und 18 Bezug genommen, in denen eine weitere Ausführungsform der vorliegenden Erfindung gezeigt ist. So werden zwei getrennte flache Kühlkörper 360 und 361 getrennt durch Befestigungsschrauben in der Isolierschale 382 gegen den Kühlkörper gepresst. Die Kühlkörper 360 und 361 sind in getrennten Öffnungen 363 bzw. 364 (17 und 18) enthalten, und ihre oberen Oberflächen liegen durch Öffnungen 370 und 371 in der gedruckten Leiterplatte 372 frei. Die gedruckte Leiterplatte (PCB) 372 ist im Inneren der Isolierschale 382 befestigt und an dieser mit Hilfe von Schrauben 390, 391, 392 und 393 befestigt, die in Vorsprünge eingeschraubt sind, die sich einstückig von der Isolierschale 382 aus erstrecken. In 17 sind Vorsprünge 395 und 396 für Schrauben 391 bzw. 393 gezeigt.
  • Nach dem Zusammenbau nach den 16, 17 und 18 können die Kühlkörper das Silizium-Halbleiterplättchen, die PCB und (nicht gezeigte) Anschlüsse durch Drahtkontaktierungen oder auf andere Weise miteinander verbunden werden.
  • 19 zeigt eine Anordnung der Kühlkörper 360 und 361 in Längsrichtung in einer Linie in einer längeren schmaleren Isolierschale als der nach den 16, 17 und 18. Diese Anordnung ermöglicht die Verwendung einer geringeren Anzahl von Schrauben 400, 401 und 402 zur Befestigung der PCB 372 an der Isolierschale 382.

Claims (6)

  1. Halbleiter-Leistungsmodul, mit: einer Anzahl von Leistungs-Halbleiterplättchen (20, 21; 130–135; 183–188), die jeweils eine untere Oberfläche und eine obere Oberfläche aufweisen; einer Isolierschale (12; 382; 410); zumindest einer thermisch leitenden Halbleiterplättchen-Trägereinrichtung (15; 120–125; 180–182; 360, 361) zur Aufnahme der unteren Oberfläche jeweiliger der Leistungs-Halbleiterplättchen (20, 21; 130–135; 183–188); und einer gedruckten Leiterplatte (13; 372) mit einer darauf befindlichen Steuerschaltung zur Steuerung der Betriebsweise der Leistungs-Halbleiterplättchen; wobei die Leiterplatte (13; 372) in einer Ebene parallel zu der Ebene der zumindest einen Trägereinrichtung (15; 120–125; 180–182; 360, 361) angeordnet ist und die Leiterplatte (13; 372) zumindest eine darin ausgebildete Öffnung aufweist, wobei die Isolierschale (12; 382; 410) zumindest eine darin ausgebildete koplanare Öffnung aufweist, die auf die zumindest eine Öffnung in der Leiterplatte (13; 372) zentriert ist; wobei die zumindest eine thermisch leitende Trägereinrichtung (15; 120–125; 180–182; 360, 361) in der zumindest einen Öffnung (40; 110–115; 363, 364) in der Isolierschale (12; 382; 410) festgelegt ist und Drahtkontaktierungseinrichtungen, die sich durch die Öffnungen in der Leiterplatte (13; 372) hindurch erstrecken und die Steuerschaltungen mit jeweiligen der Halbleiterplättchen (20, 21, 130–135; 183–188) verbinden, dadurch gekennzeichnet, dass die Leiterplatte (13; 372) eine Anzahl von mit Abstand voneinander angeordneten und darin ausgebildeten Öffnungen aufweist; dass die Isolierschale (410; 12; 382) eine Anzahl von darin ausgebildeten koplanaren Öffnungen (40; 110–115; 363, 364) aufweist, die jeweils auf eine jeweilige der Öffnungen in der Leiterplatte (13; 372) zentriert sind; dass die Anzahl von thermisch leitenden Halbleiter-Trägereinrichtungen (15; 120–125; 180–182; 360, 361) in jeweiligen der Öffnungen (40; 110–115; 363, 364) in der Isolierschale angeordnet sind und durch die Isolierschale (12; 382; 410) elektrisch voneinander isoliert sind; dass die thermisch leitenden Trägereinrichtungen jeweils durch einen elektrisch leitenden Kühlkörper (120) gebildet sind; und dass zumindest eines der Anzahl von Halbleiterplättchen (130, 131, 132) an der oberen Oberfläche eines jeweiligen der Kühlkörper befestigt ist.
  2. Leistungsmodul nach Anspruch 1, dadurch gekennzeichnet, dass jede der Trägereinrichtungen (120–125) zumindest zwei mit Abstand voneinander angeordnete Halbleiterplättchen (130–135; 183–188) auf ihrer oberen Oberfläche aufnimmt, wobei zumindest zwei Halbleiterplättchen auf jeder der Trägereinrichtungen (120–125) elektrisch an ihren unteren Oberflächen miteinander verbunden sind.
  3. Leistungsmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Öffnungen der gedruckten Leiterplatte (13; 372) jeweils eine Form aufweisen, die zumindest angenähert der Form der thermisch leitenden Halbleiter-Trägereinrichtungen entspricht, dass die gedruckte Leiterplatte in einer Ebene parallel zu der Ebene des der Trägereinrichtungen und gegenüber den Trägereinrichtungen nach oben versetzt ist; und dass die Ebene der gedruckten Leiterplatte eng benachbart zu der Ebene der Trägereinrichtungen angeordnet ist.
  4. Leistungsmodul nach Anspruch 3, dadurch gekennzeichnet, dass zumindest Teile der oberen Umfangsoberfläche der Trägereinrichtungen an entsprechenden Umfangsteilen der Unterseite der gedruckten Leiterplatte benachbart zu der Öffnung in der gedruckten Leiterplatte befestigt sind.
  5. Leistungsmodul nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Umfangsoberflächen der Trägereinrichtungen und der gedruckten Leiterplatte durch ein Klebemittel aneinander befestigt sind.
  6. Leistungsmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Isolierkappe oberhalb der Öffnung in der gedruckten Leiterplatte angeordnet und diesen Bereich umschließt und ein mit einem Isoliermedium gefülltes Volumen oberhalb des Halbleiterplättchens (130–135, 183–188) umgrenzt.
DE10196942T 2001-05-30 2001-05-30 Halbleiter-Leistungsmodul Expired - Fee Related DE10196942B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2001/017415 WO2002099878A1 (en) 2001-05-30 2001-05-30 Power semiconductor module

Publications (2)

Publication Number Publication Date
DE10196942T5 DE10196942T5 (de) 2004-04-22
DE10196942B4 true DE10196942B4 (de) 2009-09-03

Family

ID=21742610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10196942T Expired - Fee Related DE10196942B4 (de) 2001-05-30 2001-05-30 Halbleiter-Leistungsmodul

Country Status (3)

Country Link
JP (1) JP4051027B2 (de)
DE (1) DE10196942B4 (de)
WO (1) WO2002099878A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
DE102019218157A1 (de) * 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583191B2 (ja) * 2005-01-28 2010-11-17 三菱電機株式会社 回転電機
JP2007012857A (ja) 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP5103445B2 (ja) * 2009-06-30 2012-12-19 パナソニック株式会社 誘導加熱調理器
JP2012199596A (ja) * 2012-07-25 2012-10-18 Mitsubishi Electric Corp 半導体モジュール
WO2014052616A2 (en) * 2012-09-27 2014-04-03 The Trustees Of The University Of Pennsylvania Insulated nanoelectrode-nanopore devices and related methods
CN104835794B (zh) * 2015-03-23 2018-02-02 广东美的制冷设备有限公司 智能功率模块及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
US5966291A (en) * 1996-11-06 1999-10-12 Temic Telefunken Microelectronic Gmbh Power module for the control of electric motors
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058047B2 (ja) * 1995-04-04 2000-07-04 株式会社日立製作所 マルチチップモジュールの封止冷却構造
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
US5966291A (en) * 1996-11-06 1999-10-12 Temic Telefunken Microelectronic Gmbh Power module for the control of electric motors
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
US11652021B2 (en) 2019-05-07 2023-05-16 Zf Friedrichshafen Ag Power module having packaged power semiconductors for the controllable supply of electric power to a load
DE102019218157A1 (de) * 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung

Also Published As

Publication number Publication date
JP4051027B2 (ja) 2008-02-20
JP2004529505A (ja) 2004-09-24
WO2002099878A1 (en) 2002-12-12
DE10196942T5 (de) 2004-04-22

Similar Documents

Publication Publication Date Title
DE10101086B4 (de) Leistungs-Moduleinheit
DE102018116847B4 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE4418426B4 (de) Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE3241508C2 (de)
DE102004018469B3 (de) Leistungshalbleiterschaltung
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE102016206865B4 (de) Halbleitervorrichtung
DE10102621B4 (de) Leistungsmodul
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10196942

Country of ref document: DE

Date of ref document: 20040422

Kind code of ref document: P

8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee