JP2012134513A - ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス - Google Patents

ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス Download PDF

Info

Publication number
JP2012134513A
JP2012134513A JP2012020732A JP2012020732A JP2012134513A JP 2012134513 A JP2012134513 A JP 2012134513A JP 2012020732 A JP2012020732 A JP 2012020732A JP 2012020732 A JP2012020732 A JP 2012020732A JP 2012134513 A JP2012134513 A JP 2012134513A
Authority
JP
Japan
Prior art keywords
silicon carbide
forming
drift layer
boule
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012020732A
Other languages
English (en)
Other versions
JP5829934B2 (ja
Inventor
Joseph John Sumakeris
ジョン スマケリス ジョセフ
Mcdonald Hobgood Hudson
マクドナルド ホブグッド ハドソン
Michael James Paisley
ジェームズ ペーズリー マイケル
Ronald Jenny Jason
ロナルド ジェニー ジェイソン
H Carter Calvin Jr
エイチ．カーター ジュニア カルビン
Fedorovich Tsvetkov Valeri
フェドロヴィッチ ツェートコフ ヴァレリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2012134513A publication Critical patent/JP2012134513A/ja
Application granted granted Critical
Publication of JP5829934B2 publication Critical patent/JP5829934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】炭化ケイ素の好ましい電気特性にもかかわらず、その中においてより厚い電圧サポート領域を有する炭化ケイ素パワーデバイスの必要性が引き続き存在している。
【解決手段】高電圧炭化ケイ素パワーデバイスを形成する方法は、法外に高いコストのエピタキシャル成長された炭化ケイ素層の代わりに、高純度炭化ケイ素ウエハ材料から得られる高純度炭化ケイ素ドリフト層を利用している。本方法は、約１００μｍより厚い厚みを有するドリフト層を使用して１０ｋＶを超えるブロッキング電圧をサポートすることができる少数キャリアパワーデバイスと多数キャリアパワーデバイスの両方を形成することを含んでいる。これらのドリフト層は、その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層として形成される。このｎ型ドーパント濃度は、中性子変換ドーピング（ＮＴＤ）技法を使用して実現することができる。
【選択図】図１

Description

本発明は一般に、半導体デバイス製造方法に関し、より詳細には、炭化ケイ素パワー半導体デバイスを形成する方法と、それによって形成されるデバイスに関する。
パワー半導体デバイスは、大電流を流し、高電圧をサポートするために広範に使用される。従来のパワー半導体デバイスは、一般にシリコン半導体材料を使用して製造される。広く使用されているパワー半導体デバイスの一つが、パワーＭＯＳＦＥＴである。パワーＭＯＳＦＥＴにおいては、ゲート電極は、適切なゲートバイアスを印加するとすぐにターンオン制御（turn-on control）およびターンオフ制御（turn-off control）を実現する。例えば、ｎ型エンハンスメントモードＭＯＳＦＥＴにおけるターンオンは、導電性ｎ型反転層チャネル（「チャネル領域」とも呼ばれる）が、正のゲートバイアスの印加に応じて、ｐ型ベース領域に形成される場合に行われる。反転層チャネルは、ｎ型ソース領域とドリフト／ドレイン領域とを電気的に接続し、この間における多数キャリア伝導を可能にする。
パワーＭＯＳＦＥＴのゲート電極は、介在する絶縁層、一般的には二酸化ケイ素によってベース領域から分離される。ゲート電極はベース領域から絶縁されるので、ＭＯＳＦＥＴを導電状態に保持するために、あるいはＭＯＳＦＥＴをオン状態からオフ状態に、またはその逆についても同様にスイッチングさせるために、ゲート電流はほとんど必要とされない。ゲート電極はＭＯＳＦＥＴのベース領域と共にキャパシタを形成するので、ゲート電流はスイッチング中に小さく保たれる。したがって、スイッチング中には、充電電流および放電電流（「変位電流」）しか必要とされない。このゲート電極に関連する高い入力インピーダンスのために、最小限の電流要求量しかこのゲート駆動回路には課されない。さらに、ＭＯＳＦＥＴ中の電流伝導は、反転層チャネルを使用する多数キャリア輸送を介して行われるので、過剰少数キャリアの再結合および蓄積に関連する遅延は存在しない。したがって、パワーＭＯＳＦＥＴのスイッチング速度は、バイポーラトランジスタなど多数の少数キャリアデバイスに比べて桁違いに高速にすることができる。バイポーラトランジスタとは違って、パワーＭＯＳＦＥＴは、「二次ブレークダウン（second breakdown）」として知られている破壊的故障メカニズムに出合うことなく、比較的長い時間、高電流密度および高電圧の印加に耐えるように設計することが可能である。パワーＭＯＳＦＥＴにかかる順方向電圧降下は、温度を上昇させると共に増大するので、パワーＭＯＳＦＥＴは、簡単に並列化することもでき、それによって並列接続されたデバイス中における一様な電流分布を促進することになる。
米国特許出願公開第２００１／００１７３７４号明細書 米国特許第６，４０３，９８２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第６，３９６，０８０号明細書 米国特許第４，８６６，００５号明細書 米国再発行特許第３４，８６１号明細書
パワーＭＯＳＦＥＴを開発する取り組みには、基板材料としての炭化ケイ素（ＳｉＣ）の研究も含まれてきている。炭化ケイ素は、シリコンに比べて、広いバンドギャップ、低い誘電率、高いブレークダウン電界強度、高い熱伝導率、および高い飽和電子ドリフト速度を有している。したがって、炭化ケイ素パワーデバイスは、シリコンパワーデバイスに対して相対的に高い温度、高い電力レベル、高い電圧レベル、および／または低いオン抵抗で動作するようにすることができる。それにもかかわらず、炭化ケイ素パワーデバイス内の電圧サポートドリフト領域が不十分な厚みである場合には、炭化ケイ素パワーデバイスの定格電圧は、依然として制限されたままであることもある。したがって、炭化ケイ素の好ましい電気特性にもかかわらず、その中においてより厚い電圧サポート領域を有する炭化ケイ素パワーデバイスの必要性が引き続き存在している。
高電圧炭化ケイ素パワーデバイスを形成する方法は、コストのかかるエピタキシャル成長炭化ケイ素層の代わりに、高純度炭化ケイ素ウエハ材料から得られる炭化ケイ素ドリフト層を利用している。この方法は、１０ｋＶよりも大きなブロッキング電圧をサポートすることができ、約１００μｍよりも厚い厚みを有するドリフト層を使用することができる少数キャリアパワーデバイスおよび／または多数キャリアパワーデバイスを形成することを含んでいる。これらの多数キャリアパワーデバイスおよび少数キャリアパワーデバイスは、ＭＯＳＦＥＴ、ＪＦＥＴ、ＰｉＮダイオード、ＩＧＢＴ、ＢＪＴ、ＧＴＯおよび他のデバイスを含んでいる。とりわけ、少数キャリアデバイス中における高純度炭化ケイ素ウエハ材料の使用は、５０ナノ秒を超える固有少数キャリア寿命を有するデバイスをもたらすことができる。本発明の一部の実施形態による炭化ケイ素パワーデバイスを形成する方法は、１０ｋＶ以上のブロッキング電圧をサポートする炭化ケイ素パワーＭＯＳＦＥＴを形成することを含んでいる。これは、その中に約２×１０１５ｃｍ−３未満である正味のｎ型ドーパント濃度を有し、炭化ケイ素ドリフト層上にｐ型炭化ケイ素ベース領域を形成する４Ｈブール成長（boule-grown）炭化ケイ素ドリフト層を形成することにより行うことができる。ブール成長炭化ケイ素を形成する技法は、昇華成長（sublimation growth）、連続成長、および高温ＣＶＤを含んでいる。ｐ型炭化ケイ素ベース領域は、ドリフト層と共にｐ−ｎ整流接合を形成することができる。また、ｎ型炭化ケイ素ソース領域も形成され、このｎ型炭化ケイ素ソース領域は、ｐ型炭化ケイ素ベース領域と共にｐ−ｎ整流接合を画成する。ゲート電極は、ｐ型炭化ケイ素ベース領域に隣接して形成される。このゲート電極は、ベース領域に十分に近接しており、その結果、十分な大きさのゲート電極電圧の印加により、ベース領域における反転層チャネルの形成がもたらされる。反転層チャネルは、順方向のオン状態の伝導中に、ソース領域とドリフト層の間の電気導電性パスを実現するように動作する。
本発明の一部の実施形態によれば、炭化ケイ素ドリフト層を形成するステップには、種結晶を用いた昇華成長技法を使用して炭化ケイ素ブールを形成し、次いで十分なフルエンス（fluence）の熱中性子をこの炭化ケイ素ブールに照射して、それによってこの炭化ケイ素ブール内においてシリコン原子をｎ型リン原子に変えるステップが先行する。特に照射するステップは、ブール内において約２×１０１５ｃｍ−３未満である補償されたｎ型ドーパント濃度をもたらす条件下で実施することができる。次いでこの照射するステップには、炭化ケイ素ブールをソーイング（saw）して、多数の４Ｈ昇華成長炭化ケイ素ウエハをもたらすステップが続く。次に、このウエハは、十分に高い温度で、十分な時間にわたって、強くアニールされて、照射ダメージが取り除かれる。このアニールするステップはまた、ｎ型リン原子（例えば、格子位置に存在していないリン原子）を活性化し、高純度ドリフト層材料をもたらす十分なレベルまでウエハ内のトラップ密度を低下させるようにも動作することができ、この高純度ドリフト層材料は、約５０ナノ秒よりも長い固有少数キャリア寿命を有することができる。アニールするステップに続いて、ウエハは、所望の厚みまで平坦化することができ、この厚みは、所望のパワーデバイスの定格電圧の関数とすることができる。
本発明の追加の実施形態による炭化ケイ素パワーデバイスを形成する方法は、強くアニールすることにより炭化ケイ素ダイオードを形成すること、ならびに次いで内部に正味のｎ型ドーパント濃度を有する４Ｈ昇華成長炭化ケイ素ウエハを平坦化して、その上に対向するＣ面およびＳｉ面と、約１００μｍから４００μｍの範囲の厚みを有するｎ型ドリフト層をもたらすことを含んでいる。次いで、Ｎ＋炭化ケイ素層は、ｎ型ドリフト層のＣ−面上にエピタキシャル成長され、またはイオン注入される（implanted）ことができ、またｐ＋炭化ケイ素層は、ｎ型ドリフト層のＳｉ−面上にエピタキシャル成長され、またはイオン注入される（implanted）ことができる。ｐ＋炭化ケイ素層、ｎ型ドリフト層、およびｎ＋炭化ケイ素層は、全体として約１０ｋＶよりも大きなブロッキング電圧を有するＰ−ｉ−Ｎダイオードを形成することができる。ここで、ｐ＋炭化ケイ素層は、ダイオードが順方向バイアスされる場合に、十分な量の少数キャリア（例えば、ホール）をドリフト層に注入して、その中の伝導度変調を引き起こすように動作することができる。
本発明のさらに他の実施形態によれば、炭化ケイ素ＪＦＥＴ（junction field effect transistor 接合電界効果トランジスタ）は、内部に約２×１０１４ｃｍ−３から約２×１０１５ｃｍ−３の範囲の正味のｎ型ドーパント濃度を有する４Ｈブール成長炭化ケイ素ドリフト層を形成し、次いで炭化ケイ素ドリフト層のＳｉ−面上にｎ型炭化ケイ素エピ層を形成することによって、形成することができる。このｎ型エピ層は、ＪＦＥＴのチャネル領域として動作する。ｎ型炭化ケイ素ソース領域は、ｎ型炭化ケイ素エピ層の上または内部に形成される。ｎ型ソース領域は、ｎ型エピ層よりも高濃度にドープされ、ｎ型エピ層は、ｎ型ドリフト層よりも高濃度にドープされる。ｐ型炭化ケイ素ゲート電極は、ｎ型炭化ケイ素エピ層上に形成され、その結果、ｐ−ｎ整流接合が、これらの間に画成される。逆バイアスされる場合に、このｐ−ｎ整流接合は、ｎ型エピ層の多数キャリアを空乏化させ、ｎ型ソース領域とｎ型ドリフト層の間の順方向オン状態導電性パスを遮断するように動作する。順方向オン状態導電性パスは、ｐ型炭化ケイ素埋込み領域中の開口部を介して延びることができ、ｐ型炭化ケイ素埋込み領域は、ｎ型エピ層とｎ型ドリフト層の間に延在する。特に、ｐ型炭化ケイ素埋込み領域は、ｎ型エピ層を形成するのに先立ってドリフト層のＳｉ−面に隣接して形成することができる。
本発明の実施形態による、炭化ケイ素パワーデバイスを形成する方法を示す流れ図である。 本発明の実施形態による、炭化ケイ素パワーデバイスを形成する追加の方法を示す流れ図である。 本発明の実施形態による、炭化ケイ素Ｐ−ｉ−Ｎダイオードを形成する方法を示す流れ図である。 本発明の実施形態による炭化ケイ素パワーＭＯＳＦＥＴの断面図である。 本発明の実施形態による炭化ケイ素ＪＦＥＴの断面図である。 本発明の実施形態による炭化ケイ素Ｐ−ｉ−Ｎダイオードの断面図である。
次に本発明の実施形態が示されている添付図面を参照して、本発明について以下にさらに十分に説明することにする。しかし、本発明は、異なる形態で実施されてもよく、本明細書中に記述されるこれらの実施形態だけに限定されるものとは解釈すべきではない。もっと正確に言えば、これらの実施形態は、この開示が徹底的で完全になるように、また本発明の範囲を当業者に十分に伝えることになるように提供される。これらの図面中では、諸層および諸領域の厚みは、明確にするために誇張されている。また、ある層が他の層または基板の「上に」存在していると言及されるときには、この層は、この他の層または基板上に直接に存在していてもよく、あるいは介在する諸層が存在していてもよい。さらに、用語「第１の導電型」および「第２の導電型」は、ｎ型やｐ型などの反対の導電型を意味しているが、本明細書中において説明され、示される各実施形態は、その相補的実施形態も同様に含んでいる。フレーズ「正味のｎ型ドーパント濃度（net n-type dopant concentration）」は、相殺効果が考慮に入れられた後の活性化されたｎ型ドーパントの濃度を意味する。全体を通して、同様な参照番号は、同様な要素を意味している。他に指摘していない限り、炭化ケイ素材料に対する言及は、４Ｈ炭化ケイ素材料、６Ｈ炭化ケイ素材料、１５Ｒ炭化ケイ素材料、および３Ｃ炭化ケイ素材料を含んでいる。
次に図１を参照すると、本発明の第１の実施形態による炭化ケイ素パワーデバイスを形成する方法１００は、ブール成長技法を使用した炭化ケイ素（ＳｉＣ）ブールを形成する工程、ブロック１０２を含んでいる。この炭化ケイ素ブールは、種結晶を用いた昇華成長技法を使用してＨＰＳＩ（high-purity semi-insulating 高純度半絶縁）炭化ケイ素ブールとして形成することができる。例示の昇華成長技法については、その開示が、ここに参照により本明細書に組み込まれている特許文献１、ならびに特許文献２、特許文献３、特許文献４、特許文献５、および特許文献６にさらに十分に説明されている。昇華技法は、ガス供給昇華、連続成長および高温ＣＶＤを含むこともできる。
次いで、ブロック１０４において、ＳｉＣブールは、熱中性子を照射され、所望のレベルのリンドーピングが行われる。これらのリンドーパントは、ブール材料内のｐ型ドーパント（例えば、ホウ素）の自然に生じるバックグラウンド濃度によって部分的に補償されることもある。この照射ステップ中に、炭化ケイ素ブール内の一部のシリコン原子（３０Ｓｉ）が、熱中性子を捕獲することになり、次の反応、すなわち［３０Ｓｉ（ｎ，γ）３１Ｓｉ］を受ける。引き続いて起こるベータ粒子崩壊（β−）は、リン原子３１Ｐの形成をもたらし、このリン原子３１Ｐは、炭化ケイ素内でｎ型ドーパント（すなわち、ドナー）として動作する。これらのリン原子の密度は、主として熱中性子フルエンス（ニュートロン／ｃｍ２）のレベルによって制御される。約２×１０１４ｃｍ−３から２×１０１５ｃｍ−３の範囲の正味のｎ型ドーパント濃度を達成するために、約１×１０１７ｃｍ−２から約１×１０２０ｃｍ−２の範囲の中性子フルエンスを使用することができる。この中性子照射ステップは、一般にＮＴＤ（neutron transmutation doping 中性子変換ドーピング）と呼ばれる。また中性子変換ドーピング（ＮＴＤ）を使用して、正味のｐ型導電型（net p-type conductivity）を有する半導体基板（例えば、ブール、ウエハ）に対して補償するドーパントを提供することもできる。したがって、ＮＴＤを使用して、過剰なｐ型ドーパントの部分的な補償を介して正味のドーピング（net doping）を調整することにより、所望のｐ型ドーパント濃度レベルを有する正味のｐ型ドリフト層（net p-type drift layer）の生成をサポートすることができる。
ブロック１０６によって示されるように、従来のソーイング動作を実施して、炭化ケイ素ブールから複数の炭化ケイ素ウエハを生成することができる。約１００μｍから約１０００μｍの範囲の厚みを有し得るこれらのウエハは、４Ｈ炭化ケイ素ウエハとして形成されることが好ましい。代わりに、ブロック１０４と１０６によって示されるこれらのステップの順序は、逆転させることもできる。特に、図２は、関連する方法１００’を示しており、ここではブロック１０４’において、各ウエハは、ＮＴＤ法を使用して照射される。この一連の諸ステップは、同じ炭化ケイ素ブールから取られた異なるグループのウエハ内の異なるドナードーパントレベルの確立を可能にする。
次に図１および図２におけるブロック１０８を参照すると、強引なアニールするステップを実施して、ウエハ内の照射ダメージおよびトラップレベル欠陥の密度が低下させられる。一部の実施形態においては、このアニールするステップは、リンドーパントを活性化するように作用することもある。強引なアニールするステップは、約１３００℃から約２２００℃の範囲の温度で、約１０分から約５００分の範囲の時間、実施することができる。
アニールされた後に、ブロック１１０において、これらのウエハは、形成すべきパワーデバイスの定格電圧に合う所望の厚みまで平坦化することができる。この平坦化するステップは、ウエハの両面にＣＭＰ（chemically-mechanically polishing 化学的機械研磨）を行うことにより実施することができる。本明細書中で説明しているように、所望の厚みは、約２０ｋＶまでの定格のパワーデバイスについての約１００μｍから、約８０ｋＶまでの定格のパワーデバイスについての約４００μｍの範囲とすることができる。平坦化された後に、炭化ケイ素ウエハは、ｎ型電圧サポートドリフト層として使用することができる。これらのドリフト層は、ずっとコストのかかるエピタキシャル成長技法を使用して商業上実現することができる厚さよりもかなり厚い厚みを有する。特に、これらのドリフト層は、ブロック１１２において、様々な炭化ケイ素パワーデバイスを形成することができる基板として使用することもできる。次いで、ＭＯＳＦＥＴ、ＪＦＥＴ、Ｐ−ｉ−Ｎダイオード、ＩＧＢＴ、ＢＪＴおよびＧＴＯを含む、様々なパワーデバイスを形成するバックエンド処理ステップを完了すると、これらのドリフト層は、その中に１つまたは複数のユニットセルを有する個別パワーデバイスへとダイシング（diced）することができる。次いで、これらの個別パワーデバイスは、従来のパッケージング技法を使用してパッケージ化することができる。
Ｐ−ｉ−Ｎダイオード４００の形成をもたらすバックエンド処理ステップ１１２’の例示的なシーケンスが、図３および６に示されている。ブロック１１２Ａによって示されるように、ブール成長ドリフト層４０２の研磨済みのＣ−面を基板として使用して、所定の厚みのｎ＋炭化ケイ素エピ層をエピタキシャル成長させることができ、ｎ＋炭化ケイ素エピ層は、Ｐ−ｉ−Ｎダイオード４００のカソード領域４０４として動作する。同様に、ブロック１１２Ｂにおいて、ブール成長ドリフト層４０２の研磨済みのＳｉ−面を基板として使用して、所定の厚みのｐ＋炭化ケイ素エピ層をエピタキシャル成長させることができ、ｐ＋炭化ケイ素エピ層は、Ｐ−ｉ−Ｎダイオード４００のアノード領域４０６として動作する。代替実施形態において、ｎ＋エピ層およびｐ＋エピ層は、ｎ型ドーパントおよびｐ型ドーパントをドリフト層４０２中にイオン注入することによって形成することができる。ブロック１１２Ｃにおいて、上側の金属接点および下側の金属接点は、従来のメタライゼーション技法を使用して、それぞれアノード電極４１０およびカソード電極４０８として形成することもできる。
次に本発明の実施形態によるパワーＭＯＳＦＥＴを形成する方法について、図４を参照してさらに十分に説明する。図４には、その中にｎ型４Ｈブール成長炭化ケイ素ドリフト領域２０２を有する垂直パワーＭＯＳＦＥＴ２００が示されている。ドリフト領域２０２は、その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有することができる。ドリフト領域２０２の厚み「ｔ」は、２０ｋＶまでのＭＯＳＦＥＴについての約１００μｍから８０ｋＶまでのＭＯＳＦＥＴについての約４００μｍの範囲とすることができる。ｎ＋ドレイン領域２０４は、ドリフト領域２０２のＣ−面上に設けることもできる。このｎ＋ドレイン領域２０４は、従来のエピタキシャル成長技法を使用して形成することもできる。（ｐ−として示される）ｐ型ベース領域２０６もまた、ドリフト領域２０２のＳｉ−面上にエピタキシャル成長することができる。次いで、マスクされた注入ステップを実施して、ｐ型ベース領域２０６内に複数の高濃度ドープしたｎ＋ソース領域２０８を画成することができる。次に、選択的エッチングステップを実施して、ベース領域２０６中からドリフト領域２０２へと延びる複数のトレンチを画成することができる。次いでこれらのトレンチの側壁および底部は、ｐ型ベース領域２０６の上部表面に沿っても延びているゲート絶縁層２１４で内側が覆われる。ゲート絶縁層２１４は、二酸化ケイ素または他の適切な誘電体材料を含むことができる。次いで、ゲート絶縁層２１４内において開口部を画成することができ、これらの開口部は、ソース領域２０８およびベース領域２０６をあらわにする。
従来のメタライゼーション技法を実施して、（ｉ）ｎ＋ソース領域２０８およびｐ型ベース領域２０６と抵抗接触する（ohmically contacts）ソース電極２１０と、（ｉｉ）ゲート絶縁層２１４上に延びるトレンチベースのゲート電極２１２と、（ｉｉｉ）ドレイン電極２１６とを画成することができる。ゲート電極２１２の垂直構成に基づいて、ゲート電極２１２に対する十分な正のゲートバイアスの印加は、ｎ型ドリフト領域２０２に対してｎ＋ソース領域２０８を電気的に接続するように動作する垂直反転層チャネルの形成をもたらすことになる。これらの垂直反転層チャネルは、ｐ型ベース領域２０６間でトレンチの側壁に沿って延びる。順方向オン状態伝導中に、ドレイン領域２０４が、ソース領域２０８に対して、より正にバイアスされる場合に、これらの反転層チャネルは、ソース領域２０８からドリフト領域２０２へと多数キャリア（すなわち、電子）を通過させるように動作する。
次に本発明の実施形態によるパワーＪＦＥＴを形成する方法について、図５を参照してさらに十分に説明する。図５には、その中にｎ型４Ｈブール成長炭化ケイ素ドリフト領域３０２を有する接合電界効果トランジスタ３００が示されている。このドリフト領域３０２は、その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有することができる。このドリフト領域３０２の厚み「ｔ」は、２０ｋＶまでのＪＦＥＴについての約１００μｍから８０ｋＶまでのＪＦＥＴについての約４００μｍの範囲とすることができる。ｎ＋ドレイン領域３０４は、ドリフト領域３０２のＣ−面上に設けられる。このｎ＋ドレイン領域３０４は、従来のエピタキシャル成長技法を使用して形成することもできる。（ｐ＋として示される）ｐ型埋込み領域３０６は、ドリフト領域３０２のＳｉ−面内に形成することができる。その中に開口部を有するように示される埋込み領域３０６は、注入マスク内に画成される開口部を通してドリフト領域３０２のＳｉ−面内にｐ型ドーパントを注入することにより、形成することができる。代替実施形態においては、ｐ型埋込み領域は、Ｃ−面上に形成することができ、ｎ型ドレイン領域は、Ｓｉ−面上に形成することができるが、これは、一般的にあまり好ましくはない。
次いで、図に示すように、埋込み領域３０６上に比較的薄いｎ型炭化ケイ素チャネル領域３１４を形成することができる。約０．５μｍの厚みを有することができるチャネル領域３１４は、エピタキシャル成長中の種として埋込み領域３０６およびドリフト領域３０２の露出された部分を使用してエピタキシャル層として形成することができる。このエピタキシャル成長ステップ中に、チャネル領域３１４は、約１×１０１７ｃｍ−３のレベルまでその場でドーピングすることができる。次いで従来の技法を実施して、ｎ型炭化ケイ素チャネル領域３１４内にｎ＋炭化ケイ素ソース領域３０８を画成することができる。ソース領域３０８は、例えば第３の次元（図示せず）に延びる複数の平行なストライプ形状領域として、あるいはリング形状領域として画成することができる。ｐ型ドーパントは、チャネル領域３１４中に選択的にイオン注入して、チャネル領域３１４の上表面まで埋込み領域３０６を延在させることもできる。ｐ型炭化ケイ素ゲート電極３１２は、ｐ型埋込み領域３０６中の開口部に対向して延びる位置で、チャネル領域３１４上に形成することができる。このようにして、ｐ型ゲート電極３１２とｎ型チャネル領域３１４との間に十分に大きな逆バイアスを設定することにより、多数電荷キャリアについてチャネル領域３１４を完全に空乏化させ、それによってソース領域３０８とドリフト領域３０２との間の順方向オン状態伝導を遮断する。次いで、従来のメタライゼーション技法を実施して、ｎ＋ソース領域３０８およびｐ型埋込み領域３０６に抵抗接触するソース電極３１０と、ｎ＋ドレイン領域３０４に抵抗接触するドレイン電極３１６とを画成することができる。
図面中および明細書中に、本発明の典型的な好ましい実施形態が開示され、特定の用語が使用されているが、これらは、一般的な意味および説明的な意味において使用されているにすぎず、限定する目的では使用されておらず、本発明の範囲は、添付の特許請求の範囲に述べられている。

Claims (45)

  1. １０ｋＶ以上の定格ブロッキング電圧を有する炭化ケイ素ＭＯＳＦＥＴデバイスを形成する方法であって、
    その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層を形成するステップと、
    前記炭化ケイ素ドリフト層上にｐ型炭化ケイ素ベース領域を形成するステップと、
    前記ｐ型炭化ケイ素ベース領域と共にｐ−ｎ整流接合を画成するｎ型炭化ケイ素ソース領域を形成するステップと、
    前記ｐ型炭化ケイ素ベース領域上にゲート電極を形成するステップと
    を含むことを特徴とする方法。
  2. 炭化ケイ素ドリフト層を形成する前記ステップは、その中のトラップ密度を低下させるのに十分な温度でブール成長炭化ケイ素ウエハをアニールするステップを含むことを特徴とする請求項１に記載の方法。
  3. 炭化ケイ素ドリフト層を形成する前記ステップは、
    種結晶を用いた昇華成長技法または高温ＣＶＤ成長技法を使用して炭化ケイ素ブールを形成するステップと、
    十分なフルエンスの熱中性子を前記炭化ケイ素ブールに照射して、それによって前記炭化ケイ素ブール内において一部のシリコン原子をリン原子に変えるステップと
    によって先行されることを特徴とする請求項２に記載の方法。
  4. 前記炭化ケイ素ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項１に記載の方法。
  5. 高電圧炭化ケイ素デバイスを形成する方法であって、
    その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層を形成するステップと、
    前記炭化ケイ素ドリフト層上にｎ型炭化ケイ素層およびｐ型炭化ケイ素層を形成するステップと
    を含むことを特徴とする方法。
  6. 炭化ケイ素ドリフト層を形成する前記ステップは、その中において５０ナノ秒を超過する固有少数キャリア寿命を実現するのに十分な温度でブール成長炭化ケイ素ウエハをアニールするステップを含むことを特徴とする請求項５に記載の方法。
  7. 炭化ケイ素ドリフト層を形成する前記ステップは、前記炭化ケイ素ウエハを平坦化するステップをさらに含むことを特徴とする請求項６に記載の方法。
  8. 炭化ケイ素ドリフト層を形成する前記ステップは、
    種結晶を用いた昇華成長技法または高温ＣＶＤ成長技法を使用して炭化ケイ素ブールを形成するステップと、
    十分なフルエンスの熱中性子を前記炭化ケイ素ブールに照射して、それによって前記炭化ケイ素ブール内において一部のシリコン原子をリン原子に変えるステップと
    によって先行されることを特徴とする請求項６に記載の方法。
  9. 前記炭化ケイ素ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項５に記載の方法。
  10. 炭化ケイ素ドリフト層を形成する前記ステップは、
    種結晶を用いた昇華成長技法または高温ＣＶＤ成長技法を使用して炭化ケイ素ブールを形成するステップと、
    前記炭化ケイ素ブールをソーイングして複数のブール成長炭化ケイ素ウエハをもたらすステップと、
    熱中性子を前記複数のブール成長炭化ケイ素ウエハに照射するステップと
    によって先行されることを特徴とする請求項６に記載の方法。
  11. 炭化ケイ素ダイオードを形成する方法であって、
    その上に対向するＣ面およびＳｉ面と、約１００μｍから約４００μｍの範囲の厚みとを有するｎ型ドリフト層を画成するために、その中に正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ウエハを平坦化するステップと、
    前記ｎ型ドリフト層の前記Ｃ面上にｎ＋炭化ケイ素層を形成するステップと、
    前記ｎ型ドリフト層の前記Ｓｉ面上にｐ＋炭化ケイ素層を形成するステップと
    を含むことを特徴とする方法。
  12. 前記平坦化するステップは、前記ブール成長炭化ケイ素ウエハをアニールしてその中のトラップ密度を低下させるステップによって先行されることを特徴とする請求項１１に記載の方法。
  13. 前記平坦化するステップは、
    種結晶を用いた昇華成長技法または高温ＣＶＤ成長技法を使用して炭化ケイ素ブールを形成するステップと、
    十分なフルエンスの熱中性子を前記炭化ケイ素ブールに照射して、それによって前記炭化ケイ素ブール内のシリコン原子をリン原子に変えるステップと
    によって先行されることを特徴とする請求項１２に記載の方法。
  14. 炭化ケイ素パワーデバイスを形成する方法であって、
    その上に対向するＣ面およびＳｉ面と、５ｋＶを超過するブロッキング電圧をサポートするのに十分な厚みとを有するｎ型ドリフト層を画成するために、ブール成長炭化ケイ素ウエハを平坦化するステップを
    含むことを特徴とする方法。
  15. 前記平坦化するステップは、前記ブール成長炭化ケイ素ウエハをアニールして、その中のトラップ密度を低下させるステップによって先行されることを特徴とする請求項１４に記載の方法。
  16. 前記平坦化するステップは、
    種結晶を用いた昇華成長技法を使用して炭化ケイ素ブールを形成するステップと、
    十分なフルエンスの熱中性子を前記炭化ケイ素ブールに照射して、それによって前記炭化ケイ素ブール中の一部のシリコン原子をリン原子に変えるステップと
    によって先行されることを特徴とする請求項１５に記載の方法。
  17. その中に約２×１０１５ｃｍ−３未満である正味の第１の導電型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層と、
    バイアス信号に応じて十分な量の少数キャリアを前記ドリフト層中に注入して、順方向オン状態動作モード中にその中の伝導度変調を引き起こす手段と
    を備えることを特徴とする炭化ケイ素パワーデバイス。
  18. 少数キャリアを注入する前記手段は、前記炭化ケイ素ドリフト層に対する逆導電型の炭化ケイ素領域を備え、前記パワーデバイスは、ＰｉＮダイオード、ＢＪＴ、ＧＴＯおよびＩＧＢＴからなる群から選択され、前記炭化ケイ素ドリフト層中の固有少数キャリア寿命は、約５０ナノ秒よりも大きいことを特徴とする請求項１７に記載のパワーデバイス。
  19. 前記ドリフト領域は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項１７に記載のパワーデバイス。
  20. 前記ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項１８に記載のパワーデバイス。
  21. 少数キャリアを注入する前記手段は、前記ドリフト層のＳｉ−面上のｐ型炭化ケイ素エピ層を備えることを特徴とする請求項１７に記載のパワーデバイス。
  22. 少数キャリアを注入する前記手段は、前記ドリフト層のＳｉ−面上のｐ型炭化ケイ素エピ層を備えることを特徴とする請求項１９に記載のパワーデバイス。
  23. 少数キャリアを注入する前記手段は、前記ドリフト層のＳｉ−面内にｐ型炭化ケイ素注入領域を備えることを特徴とする請求項２０に記載のパワーデバイス。
  24. その上に対向するＣ面およびＳｉ面と、その中に正味の変換ドープされたリン濃度とを有するブール成長炭化ケイ素ドリフト層と、
    前記ドリフト層の前記Ｃ面上のｎ＋炭化ケイ素エピ層と、
    前記ドリフト層の前記Ｓｉ面上のｐ＋炭化ケイ素エピ層と
    を備えることを特徴とするＰｉＮダイオード。
  25. 前記ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項２４に記載のダイオード。
  26. 前記ドリフト層は、その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有することを特徴とする請求項２４に記載のダイオード。
  27. 前記ドリフト層は、その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有することを特徴とする請求項２５に記載のダイオード。
  28. 正味ｎ型伝導度を有するブール成長炭化ケイ素ドリフト層と、
    前記ドリフト層の第１の面上のｎ型炭化ケイ素エピ層と、
    前記ドリフト層の第２の面上のｐ型炭化ケイ素エピ層と
    を備えることを特徴とするＰｉＮダイオード。
  29. 前記ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項２８に記載のダイオード。
  30. 前記ドリフト層は、その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有することを特徴とする請求項２８に記載のダイオード。
  31. 高電圧炭化ケイ素ＭＯＳＦＥＴデバイスを形成する方法であって、
    その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層を形成するステップと、
    前記炭化ケイ素ドリフト層上に延びており、その中に前記炭化ケイ素ドリフト層に対して相対的により高いｎ型ドーパント濃度を有するｎ型炭化ケイ素エピ層を形成するステップと、
    前記ｎ型炭化ケイ素エピ層と共にｐ−ｎ整流接合を画成するｐ型炭化ケイ素ベース領域を形成するステップと、
    前記ｐ型炭化ケイ素ベース領域と共にｐ−ｎ整流接合を画成するｎ型炭化ケイ素ソース領域を形成するステップと、
    前記ｐ型炭化ケイ素ベース領域上にゲート電極を形成するステップと
    を含むことを特徴とする方法。
  32. １０ｋＶ以上の定格ブロッキング電圧を有する炭化ケイ素ＪＦＥＴを形成する方法であって、
    その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層を形成するステップと、
    前記炭化ケイ素ドリフト層上にｎ型炭化ケイ素エピ層を形成するステップと、
    前記ｎ型炭化ケイ素エピ層中にｎ型炭化ケイ素ソース領域を形成するステップと、
    前記ｎ型炭化ケイ素エピ層上にｐ型炭化ケイ素ゲート電極を形成するステップと
    を含むことを特徴とする方法。
  33. ｎ型炭化ケイ素エピ層を形成する前記ステップは、前記炭化ケイ素ドリフト層中にｐ型炭化ケイ素埋込み領域を形成するステップによって先行され、ｎ型炭化ケイ素エピ層を形成する前記ステップは、前記ｐ型炭化ケイ素埋込み領域と共にｐ−ｎ整流接合を画成し、前記炭化ケイ素ドリフト層と共に非整流接合を画成するｎ型炭化ケイ素エピ層を形成するステップを含み、ｐ型炭化ケイ素ゲート電極を形成する前記ステップは、前記ｐ型炭化ケイ素埋込み領域の一部分に対向して延びるｐ型炭化ケイ素ゲート電極を形成するステップを含むことを特徴とする請求項３２に記載の方法。
  34. 前記ｎ型炭化ケイ素ソース領域および前記ｐ型炭化ケイ素埋込み領域と抵抗接触するソース電極を形成するステップをさらに含むことを特徴とする請求項３３に記載の方法。
  35. 炭化ケイ素ドリフト層を形成する前記ステップは、その中のトラップ密度を低下させるのに十分に高い温度でブール成長炭化ケイ素ウエハをアニールするステップを含むことを特徴とする請求項３２に記載の方法。
  36. 炭化ケイ素ドリフト層を形成する前記ステップは、
    種結晶を用いた昇華成長技法を使用して炭化ケイ素ブールを形成するステップと、
    十分なフルエンスの熱中性子を前記炭化ケイ素ブールに照射して、それによって前記炭化ケイ素ブール内においてシリコン原子をリン原子に変えるステップと
    によって先行されることを特徴とする請求項３２に記載の方法。
  37. 前記炭化ケイ素ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項３２に記載の方法。
  38. １０ｋＶ以上の定格ブロッキング電圧を有する炭化ケイ素ＭＯＳＦＥＴデバイスを形成する方法であって、
    その中に約２×１０１５ｃｍ−３未満である正味の第１の導電型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層を形成するステップと、
    前記炭化ケイ素ドリフト層上に第２の導電型炭化ケイ素ベース領域を形成するステップと、
    前記第２の導電型炭化ケイ素ベース領域と共にｐ−ｎ整流接合を画成する第１の導電型炭化ケイ素ソース領域を形成するステップと、
    前記第２の導電型炭化ケイ素ベース領域上にゲート電極を形成するステップと
    を含むことを特徴とする方法。
  39. 炭化ケイ素ドリフト層を形成する前記ステップは、その中のトラップ密度を低下させるのに十分な温度でブール成長炭化ケイ素ウエハをアニールするステップを含むことを特徴とする請求項３８に記載の方法。
  40. 炭化ケイ素ドリフト層を形成する前記ステップは、前記炭化ケイ素ウエハを平坦化するステップをさらに含むことを特徴とする請求項３９に記載の方法。
  41. 炭化ケイ素ドリフト層を形成する前記ステップは、
    種結晶を用いた昇華成長技法を使用して炭化ケイ素ブールを形成するステップと、
    十分なフルエンスの熱中性子を前記炭化ケイ素ブールに照射して、それによって前記炭化ケイ素ブール内において一部のシリコン原子をリン原子に変えるステップと
    によって先行されることを特徴とする請求項３８に記載の方法。
  42. 前記炭化ケイ素ドリフト層は、約１００μｍから約４００μｍの範囲の厚みを有することを特徴とする請求項３８に記載の方法。
  43. その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層と、
    バイアス信号に応じて十分な量の少数キャリアを前記ドリフト層中に注入して、順方向オン状態動作モード中にその中の伝導度変調を引き起こす手段と
    を備えることを特徴とする炭化ケイ素パワーデバイス。
  44. １０ｋＶ以上の定格ブロッキング電圧を有する炭化ケイ素デバイスを形成する方法であって、
    その中に約２×１０１５ｃｍ−３未満である正味ｎ型ドーパント濃度を有するブール成長炭化ケイ素ドリフト層を形成するステップと、
    前記炭化ケイ素ドリフト層上にｐ型炭化ケイ素ベース領域を形成するステップと、
    前記ｐ型炭化ケイ素ベース領域と共にｐ−ｎ整流接合を画成するｎ型炭化ケイ素ソース領域を形成するステップと、
    前記ｐ型炭化ケイ素ベース領域上にゲート電極を形成するステップと
    を含むことを特徴とする方法。
  45. 前記デバイスは、ＭＯＳＦＥＴおよびＩＧＢＴからなる群から選択されることを特徴とする請求項４４に記載の方法。
JP2012020732A 2003-10-16 2012-02-02 ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス Active JP5829934B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/686,795 2003-10-16
US10/686,795 US6974720B2 (en) 2003-10-16 2003-10-16 Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006535520A Division JP5090740B2 (ja) 2003-10-16 2004-09-29 ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法

Publications (2)

Publication Number Publication Date
JP2012134513A true JP2012134513A (ja) 2012-07-12
JP5829934B2 JP5829934B2 (ja) 2015-12-09

Family

ID=34520801

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006535520A Active JP5090740B2 (ja) 2003-10-16 2004-09-29 ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法
JP2012020732A Active JP5829934B2 (ja) 2003-10-16 2012-02-02 ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006535520A Active JP5090740B2 (ja) 2003-10-16 2004-09-29 ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法

Country Status (8)

Country Link
US (1) US6974720B2 (ja)
EP (1) EP1683201B1 (ja)
JP (2) JP5090740B2 (ja)
KR (1) KR20070029633A (ja)
CN (1) CN100474612C (ja)
CA (1) CA2542704A1 (ja)
TW (1) TW200518356A (ja)
WO (1) WO2005041305A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153230A1 (ja) * 2019-01-21 2020-07-30 株式会社デンソー 半導体装置の製造方法
JP2020176054A (ja) * 2015-10-27 2020-10-29 住友電気工業株式会社 炭化珪素基板

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103217B2 (en) * 2004-05-06 2006-09-05 Canon Kabushiki Kaisha Color appearance space to CMYK mapping
US7811943B2 (en) * 2004-12-22 2010-10-12 Cree, Inc. Process for producing silicon carbide crystals having increased minority carrier lifetimes
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7414268B2 (en) * 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615812B1 (en) * 2006-03-23 2009-11-10 Integrated Discrete Devices, Llc Field effect semiconductor diodes and processing techniques
US7767022B1 (en) * 2006-04-19 2010-08-03 Ii-Vi Incorporated Method of annealing a sublimation grown crystal
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP2008226997A (ja) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8163086B2 (en) * 2007-08-29 2012-04-24 Cree, Inc. Halogen assisted physical vapor transport method for silicon carbide growth
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
US8817441B2 (en) * 2010-08-04 2014-08-26 Cree, Inc. Circuit breaker
US8664048B2 (en) * 2010-12-28 2014-03-04 Northrop Grummen Systems Corporation Semiconductor devices with minimized current flow differences and methods of same
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN103918079B (zh) * 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
JP6335795B2 (ja) 2012-02-06 2018-05-30 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 負ベベルにより終端した、高い阻止電圧を有するＳｉＣ素子
US9548294B2 (en) * 2012-08-09 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device with temperature-detecting diode
CN104247014B (zh) * 2012-08-09 2017-04-12 富士电机株式会社 半导体装置及其制造方法
CN103681261A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种功率器件缓冲层或截流子存储层的制备方法
WO2014086010A1 (zh) * 2012-12-06 2014-06-12 中国科学院微电子研究所 超结的制作方法
US9209318B2 (en) * 2013-02-20 2015-12-08 Infineon Technologies Austria Ag Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US20150005887A1 (en) * 2013-06-30 2015-01-01 International Business Machines Corporation Intrinsically lubricated joint replacement materials, structure, and process
US9184248B2 (en) 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
US9093522B1 (en) * 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
US9761702B2 (en) 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
US10361296B2 (en) * 2017-06-29 2019-07-23 Monolith Semiconductor Inc. Metal oxide semiconductor (MOS) controlled devices and methods of making the same
US10685956B2 (en) * 2017-12-28 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising deep counter well and manufacturing mehtod thereof
CN111199972B (zh) * 2018-11-16 2023-05-16 比亚迪半导体股份有限公司 集成级联器件及其制备方法
US20220173227A1 (en) * 2020-12-01 2022-06-02 Cree, Inc. Finfet power semiconductor devices
EP4089719A1 (en) 2021-05-11 2022-11-16 Hitachi Energy Switzerland AG Method for producing a silicon carbide substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350118A (ja) * 1989-07-14 1991-03-04 Sumitomo Electric Ind Ltd 超電導線材およびその製造方法
JPH076971A (ja) * 1993-01-25 1995-01-10 Ohio Aerospace Inst 合成半導体及び制御されたそのドーピング
JPH1055975A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
JP2000507043A (ja) * 1996-03-07 2000-06-06 スリーシー・セミコンダクタ・コーポレーション ＳｉＣにおけるＯｓ整流ショットキーおよびオーミック接合並びにＷ／ＷＣ／ＴｉＣオーミックコンタクト
JP2000323488A (ja) * 1999-05-10 2000-11-24 Fuji Electric Co Ltd ダイオードおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002208568A (ja) * 2001-01-11 2002-07-26 Japan Science & Technology Corp 半導体への不純物ドーピング方法及びそれによって製造される半導体基板
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US604398A (en) * 1898-05-24 Metal fabric for wire fences
DE2753488C2 (de) * 1977-12-01 1986-06-19 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur Herstellung von n-dotiertem Silicium durch Neutronenbestrahlung
US4766482A (en) * 1986-12-09 1988-08-23 General Electric Company Semiconductor device and method of making the same
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5160696A (en) * 1990-07-17 1992-11-03 The United States Of America As Represented By The United States Department Of Energy Apparatus for nuclear transmutation and power production using an intense accelerator-generated thermal neutron flux
JPH04132693A (ja) * 1990-09-21 1992-05-06 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の熱処理方法
US5296258A (en) * 1992-09-30 1994-03-22 Northern Telecom Limited Method of forming silicon carbide
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US6162665A (en) * 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
JP3524141B2 (ja) * 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
SE9502288D0 (sv) * 1995-06-26 1995-06-26 Abb Research Ltd A device and a method for epitaxially growing objects by CVD
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
US6030661A (en) * 1995-08-04 2000-02-29 Abb Research Ltd. Device and a method for epitaxially growing objects by CVD
SE9503428D0 (sv) 1995-10-04 1995-10-04 Abb Research Ltd A method for epitaxially growing objects and a device for such a growth
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6039812A (en) * 1996-10-21 2000-03-21 Abb Research Ltd. Device for epitaxially growing objects and method for such a growth
US5985024A (en) * 1997-12-11 1999-11-16 Northrop Grumman Corporation Method and apparatus for growing high purity single crystal silicon carbide
US5945701A (en) * 1997-12-19 1999-08-31 Northrop Grumman Corporation Static induction transistor
US6215152B1 (en) * 1998-08-05 2001-04-10 Cree, Inc. MOSFET having self-aligned gate and buried shield and method of making same
US6100168A (en) * 1998-11-16 2000-08-08 Industrial Technology Research Institute Location selective transmutation doping on silicon wafers using high energy deuterons
US6114225A (en) * 1998-11-16 2000-09-05 Industrial Technology Research Institute Local penetrating proton beam transmutation doping method for silicon
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US6222229B1 (en) * 1999-02-18 2001-04-24 Cree, Inc. Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability
US6396080B2 (en) * 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6472677B1 (en) * 2000-02-24 2002-10-29 General Atomics Devices and methods for transmuting materials
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP4463448B2 (ja) * 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
JP2003137694A (ja) * 2001-10-26 2003-05-14 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350118A (ja) * 1989-07-14 1991-03-04 Sumitomo Electric Ind Ltd 超電導線材およびその製造方法
JPH076971A (ja) * 1993-01-25 1995-01-10 Ohio Aerospace Inst 合成半導体及び制御されたそのドーピング
JP2000507043A (ja) * 1996-03-07 2000-06-06 スリーシー・セミコンダクタ・コーポレーション ＳｉＣにおけるＯｓ整流ショットキーおよびオーミック接合並びにＷ／ＷＣ／ＴｉＣオーミックコンタクト
JPH1055975A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
JP2000323488A (ja) * 1999-05-10 2000-11-24 Fuji Electric Co Ltd ダイオードおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002208568A (ja) * 2001-01-11 2002-07-26 Japan Science & Technology Corp 半導体への不純物ドーピング方法及びそれによって製造される半導体基板
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020176054A (ja) * 2015-10-27 2020-10-29 住友電気工業株式会社 炭化珪素基板
WO2020153230A1 (ja) * 2019-01-21 2020-07-30 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5090740B2 (ja) 2012-12-05
EP1683201B1 (en) 2013-01-09
KR20070029633A (ko) 2007-03-14
JP5829934B2 (ja) 2015-12-09
CN1868066A (zh) 2006-11-22
US20050082542A1 (en) 2005-04-21
CA2542704A1 (en) 2005-05-06
WO2005041305A1 (en) 2005-05-06
EP1683201A1 (en) 2006-07-26
CN100474612C (zh) 2009-04-01
TW200518356A (en) 2005-06-01
JP2007535800A (ja) 2007-12-06
US6974720B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
JP5829934B2 (ja) ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
JP4143134B2 (ja) 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター
US8563986B2 (en) Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
CN110036486B (zh) 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法
US7414268B2 (en) High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US8415671B2 (en) Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5328930B2 (ja) 電流シフト領域を有する半導体デバイスおよび関連方法
EP0799499B1 (en) Semiconductor device having an insulated gate
US10840339B2 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device
US7851274B1 (en) Processing technique to improve the turn-off gain of a silicon carbide gate turn-off thyristor
EP3117463B1 (en) Igbt structure for wide band-gap semiconductor materials
JP2019080035A (ja) 炭化珪素半導体装置およびその製造方法
JP5028749B2 (ja) 半導体装置の製造方法
US20230246073A1 (en) Wide bandgap unipolar/bipolar transistor
Schustereder Challenges for ion implantation in power device processing
WO2019083017A1 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140331

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151023

R150 Certificate of patent or registration of utility model

Ref document number: 5829934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250