CN1868066A - 使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件 - Google Patents

使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件 Download PDF

Info

Publication number
CN1868066A
CN1868066A CNA2004800305610A CN200480030561A CN1868066A CN 1868066 A CN1868066 A CN 1868066A CN A2004800305610 A CNA2004800305610 A CN A2004800305610A CN 200480030561 A CN200480030561 A CN 200480030561A CN 1868066 A CN1868066 A CN 1868066A
Authority
CN
China
Prior art keywords
silicon carbide
drift layer
boule
type
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800305610A
Other languages
English (en)
Other versions
CN100474612C (zh
Inventor
J·J·苏马克里斯
H·M·霍布古德
M·J·佩斯利
J·R·詹尼
C·H·小卡特
V·F·茨韦特科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1868066A publication Critical patent/CN1868066A/zh
Application granted granted Critical
Publication of CN100474612C publication Critical patent/CN100474612C/zh
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

形成高电压碳化硅功率器件的方法利用从高纯度碳化硅晶片材料得到的高纯度碳化硅漂移层，而不是非常昂贵的外延生长的碳化硅层。该方法包括使用具有大于约100μm厚度的漂移层形成能支持大于10kV闭锁电压的少数载流子和多数载流子功率器件。该漂移层形成为其中具有少于约2×1015cm－3的净n型搀杂浓度的梨晶生长的碳化硅漂移层。这些n型搀杂浓度能使用中子嬗变搀杂(NTD)技术来取得。

Description

使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形 成的功率半导体器件
技术领域
本发明涉及半导体器件制造方法，更具体地说，涉及形成碳化硅功率器件器件的方法以及由此形成的器件。
背景技术
半导体功率器件广泛地用于承载大电流和支持高电压。常规功率器件通常使用硅半导体材料制造。一种广泛使用的功率器件是功率MOSFET。在功率MOSFET中，栅极电极通过施加适当的栅偏置提供接通和关闭控制。例如，当响应正的栅偏置的施加而在p型基极区形成传导的n型反型层沟道(也称为“沟道区”)时在n型增强模式MOSFET中接通发生。反型层沟道电连接n型源极和漂移/漏极区并且允许在它们之间多数载流子传导。
功率MOSFET栅极电极通过插入隔离层(典型为二氧化硅)与基极区分开。因为栅极与基极区隔离，所以简直没有什么栅极电流需要用来维持MOSFET在传导状态或从接通态到关闭态转换MOSFET或反之亦然。栅极电流在转换中保持小，因为栅极同MOSFET的基极区形成电容。因此，在转换中仅仅需要充电和放电电流(“位移电流”)。因为同栅极电极相关联的高输入阻抗，在栅极驱动电路上有最小的电流需量。而且，因为在MOSFET中的电流传导通过多数载流子使用反型层沟道传送发生，所以不存在与额外少数载流子的复合和存储相关联的延时。相应地，功率MOSFET的转换速度能比许多少数载流子器件(如双极晶体管)快若干数量级。同双极晶体管不同，功率MOSFET能设计成在相对长的持续时间经受高电流密度和高电压施加，而不会遇到称为“二次击穿”的毁坏性失败机制。功率MOSFET也能容易地并联，因为功率MOSFET两端的正向电压降随着增加的温度而增加，由此促进并行联结的器件均匀的电流分布。
开发功率MOSFET的努力也包括研究作为衬底材料的碳化硅(SiC)。同硅相比，碳化硅具有更宽的带隙、更低的介电常数、更高的击穿场强、更高的热导率和更高的饱和电子漂移速度。相应地，可使碳化硅功率器件在相对于硅功率器件更高的温度、更高的功率和电压电平上和/或以更低的专门导通电阻工作。尽管如此，如果其中电压支持的漂移区不够厚，则碳化硅功率器件的额定电压仍可受限。因此，尽管碳化硅的较佳的电特性，仍需要其中具有较厚的电压支持区的碳化硅功率器件。
发明内容
形成高电压碳化硅功率器件的方法利用从高纯度碳化硅晶片材料得到的碳化硅漂移层，而不是昂贵的外延生长的碳化硅层。该方法包括形成少数和/或多数载流子功率器件，其能支持大于10kV的闭锁电压并且可以使用具有大于约100μm厚度的漂移层。这些多数和少数载流子功率器件包括MOSFET、JFET、PiN二极管、IGBT、BJT、GTO和其它器件。更具体地说，在少数载流子器件中使用高纯度的碳化硅晶片材料可导致具有超过50纳秒的特征少数载流子寿命的器件。根据本发明的一些实施例形成碳化硅功率器件的方法包括形成支持10kV或更高闭锁电压的碳化硅功率MOSFET。这能通过形成4H梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层和在碳化硅漂移层形成p型碳化硅基极区来完成。形成梨晶生长的碳化硅的技术包括升华生长、连续生长和高温CVD。p型碳化硅基极区可以用漂移层形成p-n整流结。n型碳化硅源极区也形成，其用p型碳化硅基极区限定p-n整流结。邻接于p型碳化硅基极区形成栅极电极。栅极电极足够接近基极区以致足够量的栅极电极电压的施加导致在基极区形成反型层。这个反型层沟道工作以在正向接通态传导期间在源极区和漂移层之间提供电传导路径。
根据本发明的一些实施例，形成碳化硅漂移层的步骤后于使用籽晶升华生长技术形成碳化硅梨晶以及然后用足够流量的热中子辐照该碳化硅梨晶以在该碳化硅梨晶内由此嬗变硅原子到n型磷原子的步骤。更具体地说，辐照步骤可以在产生在梨晶内少于约2×1015cm-3的补偿n型搀杂浓度的条件下执行。随后跟着辐照步骤是锯割碳化硅梨晶的步骤以产生许多4H升华生长的碳化硅晶片。然后，晶片在足够高的温度侵蚀性地退火并且在足够的持续时间里去除辐照损伤。退火步骤也可促使激活n型磷原子(如那些不在格点的原子)并且降低在晶片中的陷阱密度到足够的水平以产生高纯度漂移层材料，其可具有大于约50纳秒的特征少数载流子寿命。在退火步骤之后，晶片可以平面化到期望的厚度，其可以是期望功率器件的额定电压的函数。
根据本发明的另外实施例形成碳化硅功率器件的方法包括通过侵蚀性地退火形成碳化硅二极管然后平面化4H升华生长的其中具有净n型搀杂浓度的碳化硅晶片、以产生其上具有相对C和Si面以及从约100μm到约400μm范围厚度的n型漂移层。然后N+碳化硅层可以外延生长或植入在n型漂移层的C面上以及p+碳化硅层可以外延生长或植入在n型漂移层的Si面上。p+碳化硅层、n型漂移层和n+碳化硅层可以共同形成具有大于约10kV的闭锁电压的P-i-N二极管。在此，当二极管正向偏置时p+碳化硅层可以促使注入足够数量的少数载流子(如空穴)到漂移层以导致其中的传导率调制。
根据本发明的更进一步的实施例，碳化硅结型场效应晶体管(JFET)可以通过形成4H梨晶生长的其中具有从约2×1014cm-3到约2×1015cm-3范围的净n型搀杂浓度的碳化硅漂移层然后在碳化硅漂移层的Si面形成n型碳化硅外延层而形成。该n型外延层工作为JFET的沟道区。n型碳化硅源极区在n型碳化硅外延层上或内形成。n型源极区比n型外延层更高搀杂以及n型外延层比n型漂移层更高搀杂。p型碳化硅栅极电极在n型碳化硅外延层上形成以致于p-n整流结限定在它们之间。当反相偏置时，该p-n整流结促使耗尽多数载流子的n型外延层并且阻塞在n型源极区和n型漂移层之间的正向接通态传导路径。该正向接通态传导路径通过在p型碳化硅埋置区中的开口来延伸，该埋置区在n型外延层和n型漂移层之间延伸。更具体地说，p型碳化硅埋置区可以在形成n型外延层之前邻接于漂移层的Si面形成。
附图说明
图1图示了根据本发明的实施例形成碳化硅功率器件的方法的流程图。
图2图示了根据本发明的实施例形成碳化硅功率器件的另外的方法的流程图。
图3图示了根据本发明的实施例形成碳化硅P-i-N二极管的方法的流程图。
图4是根据本发明的实施例的碳化硅功率MOSFET的横截面图。
图5是根据本发明的实施例的碳化硅JFET的横截面图。
图6是根据本发明的实施例的碳化硅P-i-N二极管的横截面图。
具体实施方式
现在将参考示出了本发明实施例的附图在下文中更全面地描述本发明。然而，本发明可以按不同的形式实施并且不应认为限于在此提出的实施例。进一步讲，提供这些实施例是为了使该公开内容可以透彻和完全，并且可以全面地向本领域技术人员传达本发明的范围。在附图中，放大了层和区的厚度以求清晰。还将会理解到当认为层在另一层或衬底“之上”，则其可以直接在其它层或衬底之上，或也可存在插入层。而且，术语“第一传导率类型”和“第二传导率类型”指相对的传导率类型(比如N或p型)，然而，在此描述和图示的每个实施例也包括其补充实施例。短语“净n型搀杂浓度”指在考虑补偿效应以后激活的n型搀杂浓度。全文中相似的标记指相似的单元。除非另外注明，对碳化硅材料的引用包括4H、6H、15R和3C碳化硅材料。
现在参考图1，根据本发明的第一实施例的形成碳化硅功率器件的方法100包括使用梨晶生长技术形成碳化硅(SiC)梨晶，见框102。该碳化硅梨晶可以使用籽晶升华生长技术形成高纯度半隔离(HPSI)碳化硅梨晶。示例的升华生长技术更全面地描述在美国专利公布2001/0017374和美国专利6,403,982、6,218,680、6,396,080、4,866,005和Re.34,861，其公开内容通过引用结合于此。升华技术也可包括气体馈送升华、连续生长和高温CVD。
然后SiC梨晶用热中子辐照以提供期望的磷搀杂水平，见框104。通过在梨晶材料内自然发生p型搀杂(如硼)本底浓度这些磷搀杂可被部分地补偿。在辐照步骤中，在碳化硅梨晶内的某部分硅原子(30Si)会捕获热中子和经历以下反应：[30Si(n，γ)31Si]。随后贝塔粒子衰变(β-)导致磷原子31P的形成，其在碳化硅内作为n型搀杂(如施主)工作。磷原子的密度主要由热中子的流量的水平控制(中子/cm2)。为取得从约2×1014cm-3到约2×1015cm-3范围的净n型搀杂浓度，可使用从约1×1017cm-2到约1×1020cm-2范围的中子流量。该中子辐照步骤通常称为中子嬗变搀杂(NTD)。中子嬗变搀杂(NTD)还可用于给具有净p型传导率的半导体衬底(例如梨晶、晶片)提供补偿搀杂。相应地，NTD可用于支持通过从额外p型搀杂的部分补偿裁剪净搀杂来产生具有期望的p型搀杂浓度水平的净p型漂移层。
如框106所示，可执行常规的锯割操作以从碳化硅梨晶中生成多个碳化硅晶片。这些具有从约100μm到约1000μm范围的厚度的晶片最好形成为4H碳化硅晶片。替代地，可以反转框104和106所示的步骤的顺序。更具体的说，图2图示相关的方法100′，由此使用中子嬗变搀杂(NTD)技术辐照各个晶片，见框104′。该步骤顺序允许在来自同一碳化硅梨晶的不同组的晶片内建立不同的施主搀杂水平。
现在参考图1和2中的框108，执行侵蚀性退火步骤以降低在晶片内的辐照损伤和陷阱能级缺陷密度。在一些实施例中退火步骤可促使激活磷搀杂。可以在从约1300℃到约2200℃范围的温度在从约10分钟到约500分钟范围执行侵蚀性退火步骤。
一旦退火，可平面化晶片到同待形成的功率器件的额定电压一致的期望厚度，见框110。可通过化学机械抛光(CMP)晶片的两个面执行该平面化步骤。如在此所描述的，期望厚度可以是从约100μm(对于直到约20kV额定电压的功率器件)到约400μm(对于直到约80kV额定电压的功率器件)的范围。一旦平面化，碳化硅晶片可用作n型电压支持的漂移层。这些漂移层具有基本大于能使用更昂贵的外延生长技术商业得到的厚度。更具体地说，漂移层可用作衬底，从衬底可以形成各种碳化硅功率器件，见框112。然后，在完成后端处理步骤以形成各种功率器件(包括MOSFET、JFET、P-i-N二极管、IGBT、BJT和GTO)时，漂移层可切成其中具有一个或多个单位晶包(unit cell)的分离的功率器件。然后可以使用常规封装技术封装这些分离的器件。
图3和6图示了导致形成P-i-N二极管400的后端处理步骤112’的示例顺序。如框112A所示，梨晶生长的漂移层402的抛光的C面可用作衬底以外延生长预定厚度的n+碳化硅外延层，其工作为P-i-N二极管400的阴极区404。相似地，梨晶生长的漂移层402的抛光的Si面可以用作衬底以外延生长预定厚度的p+碳化硅外延层，其工作为P-i-N二极管400的阳极区406，见框112B。在备选实施例中，这些n+和p+外延层可以通过植入n-型和p-型搀杂到漂移层402来形成。使用常规的金属化技术，顶面和底面金属接触也可分别形成为阳极和阴极电极410和408，见图112C。
现在将参考图4更全面地描述根据本发明的实施例形成功率MOSFET的方法。在图4中，图示了其中具有n型4H梨晶生长的碳化硅漂移区202的垂直功率MOSFET 200。漂移区202中可具有少于约2×1015cm-3的净n型搀杂浓度。漂移区202的厚度“t”可以在从约100μm(对于直到20kV的MOSFET)到约400μm(对于直到80kV的MOSFET)的范围。在漂移区202的C面上还提供n+漏极区204。使用常规的外延生长技术可以形成n+漏极区204。p型基极区206(示出为p-)也可以外延生长在漂移区202的Si面上。然后可以执行屏蔽的植入步骤以在p型基极区206内限定多个高搀杂的n+源极区208。然后，可以执行选择的蚀刻步骤以限定多个从基极区206延伸并进入漂移区202的槽。然后槽的侧壁和底部沿着栅极绝缘层214排列，该栅极绝缘层214也沿着p型基极区206的顶部面延伸。栅极绝缘层214可以包含二氧化硅或其它合适的电介质材料。然后开口可限定在栅极绝缘层214内，其展现了源极区208和基极区206。
可以执行常规的金属化技术以限定：(i)源极电极210，其欧姆地接触n+源极区208和p型基极区206，(ii)基于槽的栅极电极212，其在栅极绝缘层214上延伸，以及(iii)漏极电极216。基于栅极电极212的该垂直配置，足够的正栅偏置施加到栅极电极212会导致形成垂直反型层沟道，其促使把n+源极区208电连接到n型漂移区202。这些垂直的反型层沟道沿着槽的侧壁延伸到p型基极区206的两端。在正向接通态传导期间，当漏极区204相对源极区208更多地正偏置时，反型层沟道促使从源极区208到漂移区202传送多数载流子(如电子)。
现在将参考图5更全面地描述根据本发明的实施例的形成功率JFET的方法。在图5中，图示了其中具有n型4H梨晶生长的碳化硅漂移区302的结型场效应晶体管300。漂移区302其中可具有少于约2×1015cm-3的净n型搀杂浓度。漂移区302的厚度“t”可以在从约100μm(对于直到20kV的JFET)到约400μm(对于直到80kV的JFET)的范围。在漂移区302的C面上提供了n+漏极区304。使用常规的外延生长技术可以形成n+漏极区304。p型埋置区306(示出为p+)可以在漂移区302的Si面形成。图示为其中具有开口的埋置区306可以通过限定在植入掩模内的开口植入p型搀杂到漂移区302的Si面而形成。在备选实施例中，p型埋置区可形成在C面上以及n型漏极区可形成在Si面上，然而，典型地这较少选用。
如图所示，然后相对薄的n型碳化硅沟道区314可以形成在埋置区306。在外延生长期间使用埋置区306的外露部分和漂移层302作为籽晶，具有约0.5μm厚度的沟道区314可以形成为外延层。在外延生长步骤中，沟道区314可以在原处搀杂到约1×1017cm-3的水平。然后执行常规技术以在n型碳化硅沟道区314内限定n+碳化硅源极区308。例如，源极区308可被限定为多个在第三维(未示出)延伸的平行的条形区或环形区。p型搀杂也可选择性地植入到沟道区314以延伸埋置区306到沟道区314的上面。p型碳化硅栅极电极312可以在p型埋置区306中相对开口延伸的位置形成在沟道区314上。按这种方式，在p型栅极电极312和n型沟道区314之间建立足够大的反向偏置将促使全面地耗尽多数电荷载流子的沟道区314并且由此阻塞在源极区308和漂移区302之间的正向接通态传导。然后可以执行常规金属化技术以限定欧姆地接触n+源极区308和p型埋置区306的源极电极310，以及欧姆地接触n+漏极区304的漏极电极316。
在附图和说明书中，公开了本发明的典型的优选实施例，以及，尽管采用了专门术语，但是它们仅仅用在一般和描述性的意义上，而不是为了限制目的，本发明的范围在所附的权利要求书中提出。

Claims (45)

1.一种形成具有10kV或更高阻塞额定电压的碳化硅MOSFET器件的方法，包含以下步骤：
形成梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层；
在所述碳化硅漂移层上形成p型碳化硅基极区；
形成用所述p型碳化硅基极区限定p-n整流结的n型碳化硅源极区；以及
在所述p型碳化硅基极区形成栅极电极。
2.如权利要求1所述的方法，其中所述形成碳化硅漂移层的步骤包含在足够的温度退火梨晶生长的碳化硅晶片以降低其中的陷阱密度。
3.如权利要求2所述的方法，其中所述形成碳化硅漂移层的步骤后于以下步骤：
使用籽晶升华生长技术或高温CVD生长技术形成碳化硅梨晶；以及
用足够流量的热中子辐照所述碳化硅梨晶以在所述碳化硅梨晶中由此嬗变某部分硅原子到磷原子。
4.如权利要求1所述的方法，其中所述碳化硅漂移层具有从约100μm到约400μm范围的厚度。
5.一种形成高电压碳化硅器件的方法，包含以下步骤：
形成梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层；以及
在所述碳化硅漂移层上形成n型和p型碳化硅层。
6.如权利要求5所述的方法，其中所述形成碳化硅漂移层的步骤包含在足够温度退火梨晶生长的碳化硅晶片以取得其中大于50纳秒的特征少数载流子寿命。
7.如权利要求6所述的方法，其中所述形成碳化硅漂移层的步骤还包含平面化所述碳化硅晶片。
8.如权利要求6所述的方法，其中所述形成碳化硅漂移层的步骤后于以下步骤：
使用籽晶升华生长技术或高温CVD生长技术形成碳化硅梨晶；以及
用足够流量的热中子辐照所述碳化硅梨晶以在所述碳化硅梨晶中由此嬗变某部分硅原子到磷原子。
9.如权利要求5所述的方法，其中所述碳化硅漂移层具有从约100μm到约400μm范围的厚度。
10.如权利要求6所述的方法，其中所述形成碳化硅漂移层的步骤后于以下步骤：
使用籽晶升华生长技术或高温CVD生长技术形成碳化硅梨晶；
锯割所述碳化硅梨晶以产生多个梨晶生长的碳化硅晶片；以及
用热中子辐照所述多个梨晶生长的碳化硅晶片。
11.一种形成碳化硅二极管的方法，包含以下步骤：
平面化其中具有净n型搀杂浓度的梨晶生长的碳化硅晶片，以限定其上具有相对的C和Si面以及从约100μm到约400μm范围厚度的n型漂移层；
在所述n型漂移层的所述C面上形成n+碳化硅层；以及
在所述n型漂移层的所述Si面上形成p+碳化硅层。
12.如权利要求11所述的方法，其中所述平面化步骤后于退火所述梨晶生长的碳化硅晶片以降低其中陷阱密度的步骤。
13.如权利要求12所述的方法，其中所述平面化步骤后于以下步骤：
使用籽晶升华生长技术或高温CVD生长技术形成碳化硅梨晶；以及
用足够流量的热中子辐照所述碳化硅梨晶以在所述碳化硅梨晶中由此嬗变硅原子到磷原子。
14.一种形成碳化硅功率器件的方法，包含以下步骤：
平面化梨晶生长的碳化硅晶片以限定其上具有相对的C和Si面以及足够支持超过5kV闭锁电压的厚度的n型漂移层。
15.如权利要求14所述的方法，其中所述平面化步骤后于退火所述梨晶生长的碳化硅晶片以降低其中陷阱密度的步骤。
16.如权利要求15所述的方法，其中所述平面化步骤后于以下步骤：
使用籽晶升华生长技术形成碳化硅梨晶；以及
用足够流量的热中子辐照所述碳化硅梨晶以在所述碳化硅梨晶中由此嬗变某部分硅原子到磷原子。
17.一种碳化硅功率器件，包含：
梨晶生长的其中具有少于约2×1015cm-3的净第一传导率类型搀杂浓度的碳化硅漂移层；以及
响应偏置信号用于在工作的正向接通态模式期间注入足够数量的少数载流子到所述漂移层以在其中导致传导率调制的装置。
18.如权利要求17所述的功率器件，其中所述用于注入少数载流子的装置包含相对于所述碳化硅漂移层的相对传导率类型的碳化硅区；其中所述功率器件从由PiN二极管、BJT、GTO和IGBT组成的组中选择；并且其中在所述碳化硅漂移层中的特征少数载流子寿命大于约50纳秒。
19.如权利要求17所述的功率器件，其中所述漂移区具有从约100μm到约400μm范围的厚度。
20.如权利要求18所述的功率器件，其中所述漂移层具有从约100μm到约400μm范围的厚度。
21.如权利要求17所述的功率器件，其中所述用于注入少数载流子的装置包含在所述漂移层的Si面上的p型碳化硅外延层。
22.如权利要求19所述的功率器件，其中所述用于注入少数载流子的装置包含在所述漂移层的Si面上的p型碳化硅外延层。
23.如权利要求20所述的功率器件，其中所述用于注入少数载流子的装置包含在所述漂移层的Si面上的p型碳化硅植入区。
24.一种PiN二极管，包含：
其上具有相对C和Si面和其中具有净嬗变搀杂磷浓度的梨晶生长的碳化硅漂移层；
在所述漂移层的所述C面上的n+碳化硅外延层；以及
在所述漂移层的所述Si面上的p+碳化硅外延层。
25.如权利要求24所述的二极管，其中所述漂移层具有从约100μm到约400μm范围的厚度。
26.如权利要求24所述的二极管，其中所述漂移层其中具有少于约2×1015cm-3的净n型搀杂浓度。
27.如权利要求25所述的二极管，其中所述漂移层其中具有少于约2×1015cm-3的净n型搀杂浓度。
28.一种PiN二极管，包含：
具有净n型传导率的梨晶生长的碳化硅漂移层；
在所述漂移层的第一面上的n型碳化硅外延层；以及
在所述漂移层的第二面上的p型碳化硅外延层。
29.如权利要求28所述的二极管，其中所述漂移层具有从约100μm到约400μm范围的厚度。
30.如权利要求28所述的二极管，其中所述漂移层其中具有少于约2×1015cm-3的净n型搀杂浓度。
31.一种形成高电压的碳化硅MOSFET器件的方法，包含以下步骤：
形成梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层；
形成在所述碳化硅漂移层延伸以及相对于所述碳化硅漂移层其中具有更高n型搀杂浓度的n型碳化硅外延层；
形成用所述n型碳化硅外延层限定p-n整流结的p型碳化硅基极区；
形成用所述p型碳化硅基极区限定p-n整流结的n型碳化硅源极区；以及
在所述p型碳化硅基极区上形成栅极电极。
32.一种形成具有10kV或更高闭锁额定电压的碳化硅JFET的方法，包含以下步骤：
形成梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层；
在所述碳化硅漂移层上形成n型碳化硅外延层；
在所述n型碳化硅外延层中形成n型碳化硅源极区；以及
在所述n型碳化硅外延层上形成p型碳化硅栅极电极。
33.如权利要求32所述的方法，其中所述形成n型碳化硅外延层的步骤后于在所述碳化硅漂移层中形成p型碳化硅埋置区的步骤；其中所述形成n型碳化硅外延层的步骤包含形成用所述p型碳化硅埋置区限定p-n整流结和用所述碳化硅漂移层限定非整流结的n型碳化硅外延层；以及其中所述形成p型碳化硅栅极电极的步骤包含形成相对所述p型碳化硅埋置区一部分延伸的p型碳化硅栅极电极。
34.如权利要求33所述的方法，还包含形成欧姆地接触所述n型碳化硅源极区和所述p型碳化硅埋置区的源极电极的步骤。
35.如权利要求32所述的方法，其中所述形成碳化硅漂移层的步骤包含在足够高温度退火梨晶生长的碳化硅晶片以降低其中的陷阱密度。
36.如权利要求32所述的方法，其中所述形成碳化硅漂移层的步骤后于以下步骤：
使用籽晶升华生长技术形成碳化硅梨晶；以及
用足够流量的热中子辐照所述碳化硅梨晶以在所述碳化硅梨晶中由此嬗变硅原子到磷原子。
37.如权利要求32所述的方法，其中所述碳化硅漂移层具有从约100μm到约400μm范围的厚度。
38.一种形成具有10kV或更高闭锁额定电压的碳化硅MOSFET器件的方法，包含以下步骤：
形成梨晶生长的其中具有少于约2×1015cm-3的净第一传导率类类型搀杂浓度的碳化硅漂移层；
在所述碳化硅漂移层形成第二传导率类型碳化硅基极区；
形成用所述第二传导率类型碳化硅基极区限定p-n整流结的第一传导率类型碳化硅源极区；以及
在所述第二传导率类型碳化硅基极区上形成栅极电极。
39.如权利要求38所述的方法，其中所述形成碳化硅漂移层的步骤包含在足够温度退火梨晶生长的碳化硅晶片以降低其中陷阱密度的步骤。
40.如权利要求39所述的方法，其中所述形成碳化硅漂移层的步骤还包含平面化所述碳化硅晶片。
41.如权利要求38所述的方法，其中所述形成碳化硅漂移层的步骤后于以下步骤：
使用籽晶升华生长技术形成碳化硅梨晶；以及
用足够流量的热中子辐照所述碳化硅梨晶以在所述碳化硅梨晶中由此嬗变某部分硅原子到磷原子。
42.如权利要求38所述的方法，其中所述碳化硅漂移层具有从约100μm到约400μm范围的厚度。
43.一种碳化硅功率器件，包含：
梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层；以及
响应偏置信号、用于在工作的正向接通态模式期间注入足够数量的少数载流子到所述漂移层以在其中导致传导率调制的装置。
44.一种形成具有10kV或更高闭锁额定电压的碳化硅器件的方法，包含以下步骤：
形成梨晶生长的其中具有少于约2×1015cm-3的净n型搀杂浓度的碳化硅漂移层；
在所述碳化硅漂移层形成p型碳化硅基极区；
形成用所述p型碳化硅基极区限定p-n整流结的n型碳化硅源极区；以及
在所述p型碳化硅基极区形成栅极电极。
45.如权利要求44所述的方法，其中所述器件从由MOSFET和IGBT组成的组中选择。
CNB2004800305610A 2003-10-16 2004-09-29 使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件 Active CN100474612C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/686,795 US6974720B2 (en) 2003-10-16 2003-10-16 Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US10/686,795 2003-10-16

Publications (2)

Publication Number Publication Date
CN1868066A true CN1868066A (zh) 2006-11-22
CN100474612C CN100474612C (zh) 2009-04-01

Family

ID=34520801

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800305610A Active CN100474612C (zh) 2003-10-16 2004-09-29 使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件

Country Status (8)

Country Link
US (1) US6974720B2 (zh)
EP (1) EP1683201B1 (zh)
JP (2) JP5090740B2 (zh)
KR (1) KR20070029633A (zh)
CN (1) CN100474612C (zh)
CA (1) CA2542704A1 (zh)
TW (1) TW200518356A (zh)
WO (1) WO2005041305A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
CN103681261A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种功率器件缓冲层或截流子存储层的制备方法
CN111199972A (zh) * 2018-11-16 2020-05-26 深圳比亚迪微电子有限公司 集成级联器件及其制备方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103217B2 (en) * 2004-05-06 2006-09-05 Canon Kabushiki Kaisha Color appearance space to CMYK mapping
US7811943B2 (en) * 2004-12-22 2010-10-12 Cree, Inc. Process for producing silicon carbide crystals having increased minority carrier lifetimes
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7615812B1 (en) * 2006-03-23 2009-11-10 Integrated Discrete Devices, Llc Field effect semiconductor diodes and processing techniques
US7767022B1 (en) * 2006-04-19 2010-08-03 Ii-Vi Incorporated Method of annealing a sublimation grown crystal
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP2008226997A (ja) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8163086B2 (en) * 2007-08-29 2012-04-24 Cree, Inc. Halogen assisted physical vapor transport method for silicon carbide growth
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
US8817441B2 (en) * 2010-08-04 2014-08-26 Cree, Inc. Circuit breaker
US8664048B2 (en) 2010-12-28 2014-03-04 Northrop Grummen Systems Corporation Semiconductor devices with minimized current flow differences and methods of same
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP6335795B2 (ja) 2012-02-06 2018-05-30 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 負ベベルにより終端した、高い阻止電圧を有するＳｉＣ素子
WO2014024595A1 (ja) * 2012-08-09 2014-02-13 富士電機株式会社 半導体装置及びその製造方法
US9548294B2 (en) * 2012-08-09 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device with temperature-detecting diode
EP2930739B1 (en) * 2012-12-06 2020-07-01 Institute Of Microelectronics, Chinese Academy Of Sciences Super-junction manufacturing method
US9209318B2 (en) 2013-02-20 2015-12-08 Infineon Technologies Austria Ag Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US20150005887A1 (en) * 2013-06-30 2015-01-01 International Business Machines Corporation Intrinsically lubricated joint replacement materials, structure, and process
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
US9093522B1 (en) * 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
US9761702B2 (en) 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
US10361273B2 (en) * 2015-10-27 2019-07-23 Sumitomo Electric Industries, Ltd. Silicon carbide substrate
US10361296B2 (en) * 2017-06-29 2019-07-23 Monolith Semiconductor Inc. Metal oxide semiconductor (MOS) controlled devices and methods of making the same
US10685956B2 (en) * 2017-12-28 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising deep counter well and manufacturing mehtod thereof
JP6973422B2 (ja) * 2019-01-21 2021-11-24 株式会社デンソー 半導体装置の製造方法
US20220173227A1 (en) * 2020-12-01 2022-06-02 Cree, Inc. Finfet power semiconductor devices
EP4089719A1 (en) 2021-05-11 2022-11-16 Hitachi Energy Switzerland AG Method for producing a silicon carbide substrate

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US604398A (en) * 1898-05-24 Metal fabric for wire fences
DE2753488C2 (de) 1977-12-01 1986-06-19 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur Herstellung von n-dotiertem Silicium durch Neutronenbestrahlung
US4766482A (en) 1986-12-09 1988-08-23 General Electric Company Semiconductor device and method of making the same
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
JPH0350118A (ja) * 1989-07-14 1991-03-04 Sumitomo Electric Ind Ltd 超電導線材およびその製造方法
US5164359A (en) 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5160696A (en) 1990-07-17 1992-11-03 The United States Of America As Represented By The United States Department Of Energy Apparatus for nuclear transmutation and power production using an intense accelerator-generated thermal neutron flux
JPH04132693A (ja) * 1990-09-21 1992-05-06 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の熱処理方法
US5296258A (en) 1992-09-30 1994-03-22 Northern Telecom Limited Method of forming silicon carbide
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US6162665A (en) 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
JP3524141B2 (ja) 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
SE9502288D0 (sv) 1995-06-26 1995-06-26 Abb Research Ltd A device and a method for epitaxially growing objects by CVD
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
US6030661A (en) 1995-08-04 2000-02-29 Abb Research Ltd. Device and a method for epitaxially growing objects by CVD
SE9503428D0 (sv) 1995-10-04 1995-10-04 Abb Research Ltd A method for epitaxially growing objects and a device for such a growth
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
JPH1055975A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd 半導体装置用シリコン結晶体
US6039812A (en) 1996-10-21 2000-03-21 Abb Research Ltd. Device for epitaxially growing objects and method for such a growth
US5985024A (en) * 1997-12-11 1999-11-16 Northrop Grumman Corporation Method and apparatus for growing high purity single crystal silicon carbide
US5945701A (en) * 1997-12-19 1999-08-31 Northrop Grumman Corporation Static induction transistor
US6215152B1 (en) 1998-08-05 2001-04-10 Cree, Inc. MOSFET having self-aligned gate and buried shield and method of making same
US6100168A (en) 1998-11-16 2000-08-08 Industrial Technology Research Institute Location selective transmutation doping on silicon wafers using high energy deuterons
US6114225A (en) 1998-11-16 2000-09-05 Industrial Technology Research Institute Local penetrating proton beam transmutation doping method for silicon
US6190970B1 (en) 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US6222229B1 (en) 1999-02-18 2001-04-24 Cree, Inc. Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability
JP3968912B2 (ja) * 1999-05-10 2007-08-29 富士電機デバイステクノロジー株式会社 ダイオード
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6396080B2 (en) 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
JP3854508B2 (ja) * 1999-09-07 2006-12-06 株式会社シクスオン ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
US6472677B1 (en) 2000-02-24 2002-10-29 General Atomics Devices and methods for transmuting materials
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP3854072B2 (ja) * 2001-01-11 2006-12-06 独立行政法人科学技術振興機構 半導体基板への不純物ドーピング方法及びそれによって製造される半導体基板
JP4872158B2 (ja) * 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
JP4463448B2 (ja) * 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
JP2003137694A (ja) * 2001-10-26 2003-05-14 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法
US6814801B2 (en) 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244096A (zh) * 2011-07-19 2011-11-16 天津中环半导体股份有限公司 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺
CN103681261A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种功率器件缓冲层或截流子存储层的制备方法
CN111199972A (zh) * 2018-11-16 2020-05-26 深圳比亚迪微电子有限公司 集成级联器件及其制备方法
CN111199972B (zh) * 2018-11-16 2023-05-16 比亚迪半导体股份有限公司 集成级联器件及其制备方法

Also Published As

Publication number Publication date
US6974720B2 (en) 2005-12-13
JP5829934B2 (ja) 2015-12-09
CA2542704A1 (en) 2005-05-06
EP1683201A1 (en) 2006-07-26
JP2007535800A (ja) 2007-12-06
EP1683201B1 (en) 2013-01-09
JP5090740B2 (ja) 2012-12-05
CN100474612C (zh) 2009-04-01
TW200518356A (en) 2005-06-01
KR20070029633A (ko) 2007-03-14
JP2012134513A (ja) 2012-07-12
US20050082542A1 (en) 2005-04-21
WO2005041305A1 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
CN100474612C (zh) 使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件
JP5328930B2 (ja) 電流シフト領域を有する半導体デバイスおよび関連方法
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
CN110036486B (zh) 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法
US10840339B2 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device
CN100369196C (zh) SiC双极结构和相应的半导体器件
WO2011056407A1 (en) Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices
US20210408279A1 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN107210318A (zh) 高压半导体设备
Niwa et al. Breakdown characteristics of 12–20 kV-class 4H-SiC PiN diodes with improved junction termination structures
US10541306B2 (en) Using a carbon vacancy reduction material to increase average carrier lifetime in a silicon carbide semiconductor device
CN104779278A (zh) 双极半导体器件及其制造方法
CN104134663A (zh) 具有减小振荡的功率开关模块及其制造方法
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
US20230100453A1 (en) Silicon carbide semiconductor device
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
US8530300B2 (en) Semiconductor device with drift regions and compensation regions
US20230246073A1 (en) Wide bandgap unipolar/bipolar transistor
JP5673463B2 (ja) 半導体装置およびその製造方法
WO2018060679A1 (en) 3c-sic igbt
KR20000068738A (ko) 반도체기판 및 반도체소자
Khemka High-voltage Schottky barrier rectifiers and static induction transistors in 4H-SiC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant