JP2012134284A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012134284A JP2012134284A JP2010284396A JP2010284396A JP2012134284A JP 2012134284 A JP2012134284 A JP 2012134284A JP 2010284396 A JP2010284396 A JP 2010284396A JP 2010284396 A JP2010284396 A JP 2010284396A JP 2012134284 A JP2012134284 A JP 2012134284A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- type impurity
- main surface
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
Abstract
【解決手段】主表面を有し、かつ内部にp型領域を有する半導体基板SUBと、p型領域PSR上であって主表面に配置された、ドレイン電極DRを取り出すための第1のp型不純物領域PRを有するp型ウェル領域PLDと、主表面に沿う方向に関してp型ウェル領域PLDと接するように配置された、ソース電極SOを取り出すための第2のp型不純物領域PRを有するn型ウェル領域NWRと、主表面に沿う方向に関して、第1のp型不純物領域PRと第2のp型不純物領域PRとの間に配置されたゲート電極GEと、n型ウェル領域NWRの上に配置された、主表面に沿って延びるp型埋め込みチャネルPPRとを含んでいる。上記n型ウェル領域NWRとp型ウェル領域PLDとの境界部は、ゲート電極GEの、第1のp型不純物領域PRに近い側の端部よりも、第1のp型不純物領域PRに近い位置に配置される。
【選択図】図2
Description
上記半導体装置は、高耐圧pチャネル型トランジスタを備える半導体装置である。上記高耐圧pチャネル型トランジスタは、主表面を有し、かつ内部にp型領域を有する半導体基板と、p型領域上であって主表面に配置された、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域と、主表面に沿う方向に関してp型ウェル領域と接するように配置された、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域と、主表面に沿う方向に関して、第1のp型不純物領域と第2のp型不純物領域との間に配置されたゲート電極と、n型ウェル領域の上に配置された、主表面に沿って延びるp型埋め込みチャネルとを含んでいる。上記n型ウェル領域とp型ウェル領域との境界部は、ゲート電極の、第1のp型不純物領域に近い側の端部よりも、第1のp型不純物領域に近い位置に配置される。
上記半導体装置は、高耐圧pチャネル型トランジスタを備える半導体装置である。上記高耐圧pチャネル型トランジスタは、主表面を有し、かつ内部にp型領域を有する半導体基板と、p型領域上であって主表面に配置された、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域と、主表面に沿う方向に関してp型ウェル領域と接するように配置された、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域と、主表面に沿う方向に関して、第1のp型不純物領域と第2のp型不純物領域との間に配置されたゲート電極と、n型ウェル領域の上に配置された、主表面に沿って延びるp型埋め込みチャネルとを含んでいる。上記半導体基板の主表面において、平面視においてゲート電極のp型不純物に近い側の端部に重なり、p型埋め込みチャネルの最下部よりも深い位置にまで配置される厚みを有する絶縁層が配置されている。
上記製造方法は、高耐圧pチャネル型トランジスタを備える半導体装置の製造方法である。上記高耐圧pチャネル型トランジスタを形成する工程は、まず主表面を有し、かつ内部にp型領域を有する半導体基板が準備される。上記p型領域上であって主表面に、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域が形成される。上記主表面に沿う方向に関してp型ウェル領域と接するように、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域が形成される。上記n型ウェル領域の上に配置され、主表面に沿って延びるp型埋め込みチャネルが形成される。上記主表面に沿う方向に関する第1のp型不純物領域と第2のp型不純物領域との間にゲート電極が形成される。上記n型ウェル領域を形成する工程と、p型埋め込みチャネルを形成する工程とは同じマスクを用いて時間的に連続してなされる。上記n型ウェル領域とp型ウェル領域との境界部は、ゲート電極の、第1のp型不純物領域に近い側の端部よりも、第1のp型不純物領域に近い位置に配置されるように、n型およびp型ウェル領域が形成される。
上記製造方法は、高耐圧pチャネル型トランジスタを備える半導体装置の製造方法である。上記高耐圧pチャネル型トランジスタを形成する工程は、まず主表面を有し、かつ内部にp型領域を有する半導体基板が準備される。上記p型領域上であって主表面に、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域が形成される。上記主表面に沿う方向に関してp型ウェル領域と接するように、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域が形成される。上記n型ウェル領域の上に配置され、主表面に沿って延びるp型埋め込みチャネルが形成される。上記主表面に沿う方向に関する第1のp型不純物領域と第2のp型不純物領域との間にゲート電極が形成される。上記n型ウェル領域を形成する工程と、p型埋め込みチャネルを形成する工程とは同じマスクを用いて時間的に連続してなされる。上記半導体基板の主表面において、平面視においてゲート電極のp型不純物に近い側の端部に重なり、p型埋め込みチャネルの最下部よりも深い位置にまで配置される厚みを有する絶縁層を形成する工程をさらに有する。
(実施の形態1)
まず半導体基板SUBの主表面における各素子形成領域の配置について図1を用いて説明する。
本実施の形態は、実施の形態1と比較して、高耐圧PMOSトランジスタの構成において異なっている。以下、図13〜図15を参照しながら、本実施の形態の高耐圧PMOSトランジスタについて説明する。
本実施の形態の高耐圧PMOSにおいては、ゲート端部GTEと平面視において重なる位置に絶縁層LSが配置されている。本実施の形態においても高耐圧PMOSのn型ウェル領域NWRとその上のp型埋め込みチャネルPPRとは同一マスクで連続して形成される。このため、p型埋め込みチャネルPPRには特に境界部BDRの近傍において不純物濃度が低く閾値電圧が高いp型極低濃度領域PPP(図15参照)が形成される。
Claims (14)
- 高耐圧pチャネル型トランジスタを備える半導体装置であり、
前記高耐圧pチャネル型トランジスタは、
主表面を有し、かつ内部にp型領域を有する半導体基板と、
前記p型領域上であって前記主表面に配置された、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域と、
前記主表面に沿う方向に関して前記p型ウェル領域と接するように配置された、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域と、
前記主表面に沿う方向に関して、前記第1のp型不純物領域と前記第2のp型不純物領域との間に配置されたゲート電極と、
前記n型ウェル領域の上に配置された、前記主表面に沿って延びるp型埋め込みチャネルとを含んでおり、
前記n型ウェル領域と前記p型ウェル領域との境界部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に配置される、半導体装置。 - 前記p型埋め込みチャネルは、前記第2のp型不純物領域と接続されており、前記p型埋め込みチャネルの、前記第1のp型不純物領域に近い側の端部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に配置される、請求項1に記載の半導体装置。
- 前記半導体基板の前記主表面において、平面視において前記ゲート電極の前記p型不純物に近い側の端部に重なり、前記p型埋め込みチャネルの最下部よりも深い位置にまで配置される厚みを有する絶縁層が配置されている、請求項1または2に記載の半導体装置。
- 高耐圧pチャネル型トランジスタを備える半導体装置であり、
前記高耐圧pチャネル型トランジスタは、
主表面を有し、かつ内部にp型領域を有する半導体基板と、
前記p型領域上であって前記主表面に配置された、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域と、
前記主表面に沿う方向に関して前記p型ウェル領域と接するように配置された、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域と、
前記主表面に沿う方向に関して、前記第1のp型不純物領域と前記第2のp型不純物領域との間に配置されたゲート電極と、
前記n型ウェル領域の上に配置された、前記主表面に沿って延びるp型埋め込みチャネルとを含んでおり、
前記半導体基板の前記主表面において、平面視において前記ゲート電極の前記p型不純物に近い側の端部に重なり、前記p型埋め込みチャネルの最下部よりも深い位置にまで配置される厚みを有する絶縁層が配置されている、半導体装置。 - 前記n型ウェル領域と前記p型ウェル領域との境界部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に配置される、請求項4に記載の半導体装置。
- 前記p型埋め込みチャネルは、前記第2のp型不純物領域と接続されており、前記p型埋め込みチャネルの、前記第1のp型不純物領域に近い側の端部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に配置される、請求項4または5に記載の半導体装置。
- 前記半導体基板の前記p型領域上であって、前記主表面に沿った方向に関して前記高耐圧pチャネル型トランジスタと並列するように配置される低電圧pチャネル型トランジスタをさらに備えており、
前記高耐圧pチャネル型トランジスタと前記低電圧pチャネル型トランジスタとは、前記主表面にて前記p型埋め込みチャネルを共用している、請求項1〜6のいずれかに記載の半導体装置。 - 高耐圧pチャネル型トランジスタを備える半導体装置の製造方法であり、
前記高耐圧pチャネル型トランジスタを形成する工程は、
主表面を有し、かつ内部にp型領域を有する半導体基板を準備する工程と、
前記p型領域上であって前記主表面に、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域を形成する工程と、
前記主表面に沿う方向に関して前記p型ウェル領域と接するように、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域を形成する工程と、
前記n型ウェル領域の上に配置され、前記主表面に沿って延びるp型埋め込みチャネルを形成する工程と、
前記主表面に沿う方向に関する前記第1のp型不純物領域と前記第2のp型不純物領域との間にゲート電極を形成する工程とを備えており、
前記n型ウェル領域を形成する工程と、前記p型埋め込みチャネルを形成する工程とは同じマスクを用いて時間的に連続してなされ、
前記n型ウェル領域と前記p型ウェル領域との境界部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に配置されるように、前記n型およびp型ウェル領域が形成される、半導体装置の製造方法。 - 前記p型埋め込みチャネルは、前記第2のp型不純物領域と接続され、前記p型埋め込みチャネルの、前記第1のp型不純物領域に近い側の端部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に配置されるように形成される、請求項8に記載の半導体装置の製造方法。
- 前記半導体基板の前記主表面において、平面視において前記ゲート電極の前記p型不純物に近い側の端部に重なり、前記p型埋め込みチャネルの最下部よりも深い位置にまで配置される厚みを有する絶縁層を形成する工程をさらに有する、請求項8または9に記載の半導体装置の製造方法。
- 高耐圧pチャネル型トランジスタを備える半導体装置の製造方法であり、
前記高耐圧pチャネル型トランジスタを形成する工程は、
主表面を有し、かつ内部にp型領域を有する半導体基板を準備する工程と、
前記p型領域上であって前記主表面に、ドレイン電極を取り出すための第1のp型不純物領域を有するp型ウェル領域を形成する工程と、
前記主表面に沿う方向に関して前記p型ウェル領域と接するように、ソース電極を取り出すための第2のp型不純物領域を有するn型ウェル領域を形成する工程と、
前記n型ウェル領域の上に配置され、前記主表面に沿って延びるp型埋め込みチャネルを形成する工程と、
前記主表面に沿う方向に関する前記第1のp型不純物領域と前記第2のp型不純物領域との間にゲート電極を形成する工程とを備えており、
前記n型ウェル領域を形成する工程と、前記p型埋め込みチャネルを形成する工程とは同じマスクを用いて時間的に連続してなされ、
前記半導体基板の前記主表面において、平面視において前記ゲート電極の前記p型不純物に近い側の端部に重なり、前記p型埋め込みチャネルの最下部よりも深い位置にまで配置される厚みを有する絶縁層を形成する工程をさらに有する、半導体装置の製造方法。 - 前記n型ウェル領域と前記p型ウェル領域との境界部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に形成される、請求項11に記載の半導体装置の製造方法。
- 前記p型埋め込みチャネルは、前記第2のp型不純物領域と接続されており、前記p型埋め込みチャネルの、前記第1のp型不純物領域に近い側の端部は、前記ゲート電極の、前記第1のp型不純物領域に近い側の端部よりも、前記第1のp型不純物領域に近い位置に形成される、請求項11または12に記載の半導体装置の製造方法。
- 前記半導体基板の前記p型領域上であって、前記主表面に沿った方向に関して前記高耐圧pチャネル型トランジスタと並列するように配置される低電圧pチャネル型トランジスタを形成する工程をさらに備えており、
前記高耐圧pチャネル型トランジスタと前記低電圧pチャネル型トランジスタとは、前記主表面にて前記p型埋め込みチャネルを共用するように形成される、請求項8〜13のいずれかに記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284396A JP5623898B2 (ja) | 2010-12-21 | 2010-12-21 | 半導体装置およびその製造方法 |
US13/313,620 US9129841B2 (en) | 2010-12-21 | 2011-12-07 | Semiconductor device including a high voltage P-channel transistor and method for manufacturing the same |
CN201110443482.4A CN102569300B (zh) | 2010-12-21 | 2011-12-20 | 半导体器件及其制造方法 |
US14/817,048 US20150340287A1 (en) | 2010-12-21 | 2015-08-03 | Semiconductor device including a high voltage p-channel transistor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284396A JP5623898B2 (ja) | 2010-12-21 | 2010-12-21 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012134284A true JP2012134284A (ja) | 2012-07-12 |
JP5623898B2 JP5623898B2 (ja) | 2014-11-12 |
Family
ID=46233264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010284396A Expired - Fee Related JP5623898B2 (ja) | 2010-12-21 | 2010-12-21 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9129841B2 (ja) |
JP (1) | JP5623898B2 (ja) |
CN (1) | CN102569300B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038965A (ja) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2016058541A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社豊田中央研究所 | 横型半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9893209B2 (en) * | 2010-12-02 | 2018-02-13 | Alpha And Omega Semiconductor Incorporated | Cascoded high voltage junction field effect transistor |
US9450048B2 (en) * | 2013-01-09 | 2016-09-20 | Macronix International Co., Ltd. | Semiconductor device and manufacturing method and operating method for the same |
US9831134B1 (en) * | 2016-09-28 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device having deep wells |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133656A (ja) * | 1984-12-03 | 1986-06-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH06196643A (ja) * | 1992-12-22 | 1994-07-15 | Victor Co Of Japan Ltd | 半導体装置 |
JPH08250726A (ja) * | 1995-03-15 | 1996-09-27 | Mitsubishi Electric Corp | 絶縁ゲート型電界効果トランジスタおよびその製造方法 |
JP2002033398A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002203960A (ja) * | 2000-12-28 | 2002-07-19 | Toshiba Corp | 保護機構付き半導体装置 |
JP2002536832A (ja) * | 1999-02-03 | 2002-10-29 | アクレオ アーベー | SiCのラテラル電界効果トランジスタ、その製造方法、およびかかるトランジスタの使用 |
JP2002329793A (ja) * | 2001-05-02 | 2002-11-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2004111614A (ja) * | 2002-09-18 | 2004-04-08 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置 |
JP2004253427A (ja) * | 2003-02-18 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子 |
JP2006156990A (ja) * | 2004-11-29 | 2006-06-15 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2007251082A (ja) * | 2006-03-20 | 2007-09-27 | Ricoh Co Ltd | Locosオフセット構造のmosトランジスタを含む半導体装置およびその製造方法 |
JP2009252972A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5322804A (en) * | 1992-05-12 | 1994-06-21 | Harris Corporation | Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps |
JP2878137B2 (ja) * | 1994-06-29 | 1999-04-05 | シャープ株式会社 | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 |
JP2586844B2 (ja) * | 1994-12-28 | 1997-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
KR0172793B1 (ko) * | 1995-08-07 | 1999-02-01 | 김주용 | 반도체소자의 제조방법 |
US6677210B1 (en) * | 2002-02-28 | 2004-01-13 | Linear Technology Corporation | High voltage transistors with graded extension |
JP2005294549A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | Mos型トランジスタ |
WO2007033692A1 (de) * | 2005-09-20 | 2007-03-29 | Austriamicrosystems Ag | Hochvolttransistor und verfahren zu seiner herstellung |
US7829941B2 (en) * | 2006-01-24 | 2010-11-09 | Alpha & Omega Semiconductor, Ltd. | Configuration and method to form MOSFET devices with low resistance silicide gate and mesa contact regions |
US8101479B2 (en) * | 2009-03-27 | 2012-01-24 | National Semiconductor Corporation | Fabrication of asymmetric field-effect transistors using L-shaped spacers |
-
2010
- 2010-12-21 JP JP2010284396A patent/JP5623898B2/ja not_active Expired - Fee Related
-
2011
- 2011-12-07 US US13/313,620 patent/US9129841B2/en not_active Expired - Fee Related
- 2011-12-20 CN CN201110443482.4A patent/CN102569300B/zh not_active Expired - Fee Related
-
2015
- 2015-08-03 US US14/817,048 patent/US20150340287A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133656A (ja) * | 1984-12-03 | 1986-06-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH06196643A (ja) * | 1992-12-22 | 1994-07-15 | Victor Co Of Japan Ltd | 半導体装置 |
JPH08250726A (ja) * | 1995-03-15 | 1996-09-27 | Mitsubishi Electric Corp | 絶縁ゲート型電界効果トランジスタおよびその製造方法 |
JP2002536832A (ja) * | 1999-02-03 | 2002-10-29 | アクレオ アーベー | SiCのラテラル電界効果トランジスタ、その製造方法、およびかかるトランジスタの使用 |
JP2002033398A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002203960A (ja) * | 2000-12-28 | 2002-07-19 | Toshiba Corp | 保護機構付き半導体装置 |
JP2002329793A (ja) * | 2001-05-02 | 2002-11-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2004111614A (ja) * | 2002-09-18 | 2004-04-08 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置 |
JP2004253427A (ja) * | 2003-02-18 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体素子 |
JP2006156990A (ja) * | 2004-11-29 | 2006-06-15 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体デバイスおよび半導体デバイスの製造方法 |
JP2007251082A (ja) * | 2006-03-20 | 2007-09-27 | Ricoh Co Ltd | Locosオフセット構造のmosトランジスタを含む半導体装置およびその製造方法 |
JP2009252972A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038965A (ja) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2016058541A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社豊田中央研究所 | 横型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150340287A1 (en) | 2015-11-26 |
JP5623898B2 (ja) | 2014-11-12 |
CN102569300B (zh) | 2016-11-23 |
US20120153388A1 (en) | 2012-06-21 |
CN102569300A (zh) | 2012-07-11 |
US9129841B2 (en) | 2015-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7345347B2 (en) | Semiconductor device | |
US10043716B2 (en) | N-well/P-well strap structures | |
JP5623898B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2006046442A1 (ja) | 半導体装置及びその製造方法 | |
US6514833B1 (en) | Method of inhibiting lateral diffusion between adjacent wells by introducing carbon or fluorine ions into bottom of STI groove | |
US9583616B2 (en) | Semiconductor structure including backgate regions and method for the formation thereof | |
US20120007169A1 (en) | Semiconductor device and its production method | |
JP2006013450A (ja) | 半導体装置およびその製造方法 | |
JP5040135B2 (ja) | 誘電体分離型半導体装置及びその製造方法 | |
US8828827B2 (en) | Manufacturing method of anti punch-through leakage current metal-oxide-semiconductor transistor | |
US10128331B1 (en) | High-voltage semiconductor device and method for manufacturing the same | |
US20120261738A1 (en) | N-Well/P-Well Strap Structures | |
JP5964091B2 (ja) | 半導体装置およびその製造方法 | |
US7863144B2 (en) | Semiconductor device and method for manufacturing the device | |
JP5517691B2 (ja) | 半導体装置およびその製造方法 | |
JP2008205053A (ja) | 半導体装置 | |
US9449962B2 (en) | N-well/P-well strap structures | |
JP5147319B2 (ja) | 半導体装置 | |
US9385203B1 (en) | Active device and high voltage-semiconductor device with the same | |
JP2009044036A (ja) | 半導体装置およびその製造方法 | |
US9337180B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2007311694A (ja) | 半導体装置 | |
JP2008198777A (ja) | 半導体装置 | |
KR20110079061A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2007173833A (ja) | 非対称半導体素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5623898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |