JP2002536832A - ＳｉＣのラテラル電界効果トランジスタ、その製造方法、およびかかるトランジスタの使用 - Google Patents

Abstract

(57)【要約】 高スイッチング周波数用のＳｉＣのラテラル電界効果トランジスタは、横方向に間隔をおいて配置された高ドープｎ形のソース領域層（５）およびドレイン領域層（６）、横方向に拡大してソース領域層とドレイン領域層とを相互接続してトランジスタのオン状態時にこれらの層の間に電流を流すためのｎ形チャネル層（４）、ならびにゲート電極に印加される電位を変化させることによりチャネル層の伝導、または遮断を制御するために配置されたゲート電極（９）を含む。高ドープｐ形ベース層（１２）は、チャネル層の隣で、少なくとも部分的にゲート電極と重なり、かつドレイン領域層から横方向に距離をおいて、配置される。このベース層はソース領域層に短絡される。

Description

【発明の詳細な説明】

【０００１】 （技術分野） 本発明は、横方向に間隔をおいて配置された高ドープｎ形のソース領域層およ
びドレイン領域層、横方向に拡大してソース領域層とドレイン領域層とを相互接
続してトランジスタのオン状態時にこれらの層の間に電流を流すための低ドーピ
ング濃度のｎ形チャネル層、ならびにゲート電極に印加される電位を変化させる
ことによりチャネル層が伝導、または遮断するような特性を制御するために配置
されたゲート電極を含む、高スイッチング周波数用のＳｉＣのラテラル電界効果
トランジスタに関する。

【０００２】 （背景技術） 「高スイッチング周波数」とは、ここでは１ＭＨｚ以上の周波数を意味する。
そのようなトランジスタは、例えばパワー・マイクロ波適用分野、例えば移動電
話の基地局、レーダー、および電子レンジで使用することができる。

【０００３】 この種の高周波電界効果トランジスタは、オン状態チャネル電流を増加し、チ
ャネルのキャリヤ走行時間およびゲート容量を最小にするために、短いゲート電
極を必要とする。したがって、より短いゲート電極が結果的に、より高い電力お
よびより高い動作周波数を生じる。他方、ゲート長が減少すると、望ましくない
短チャネル効果が顕著になる。非常に短いゲートを持つトランジスタはしばしば
、ドレイン・バイアスの増加によるドレイン電流の飽和を示さず、代わりに、ド
レイン・バイアスの増加と共にドレイン電流の連続増加が観察される。これは、
ドレイン・バイアスによるチャネル長変調のために発生する。さらに、極端な場
合には、高いドレイン・バイアスで寄生バイポーラ・トランジスタをオンにする
ことができ、そこではソースおよびドレインが寄生トランジスタのコレクタおよ
びエミッタとして働き、その場合チャネル層の隣の層である基板またはバッファ
層がベースになる。この効果は低電力高周波トランジスタの場合にはそれほど顕
著ではないかもしれないが、この効果は高電力トランジスタの性能をますます支
配するようになっており、そこでは全電力を高めるためにドレイン・バイアスが
できるだけ高くなければならない。

【０００４】 炭化ケイ素は高周波電力トランジスタ用の材料として、たとえばＳｉに関して
多数の利点を持っている。それは高い降伏電界（ｂｒｅａｋｄｏｗｎ ｆｉｅｌ
ｄ）を持ち、その結果、より短いキャリア走行時間、高速の飽和ドリフト速度、
および高い熱伝導性をもつ可能性が生じる。

【０００５】 導入部で定義した種類のトランジスタは、例えば、ラテラルｎ形チャネルを持
つ高周波電界効果トランジスタを記載した米国特許第５，２７０，５５４号によ
り知られている。ｎ形導電性のチャネルは、自由電子の移動度がＳｉＣの価電子
帯ホールよりかなり高いので好適である。既知のこのトランジスタは、導電性基
板、その上のｐ形バッファ層、ｎ形チャネル層、ならびにドレインおよびソース
領域層の抵抗を低下すると共に、これらの層の接触抵抗を最小にするために形成
された、高ドープされたコンタクト領域を有する。このトランジスタのバッファ
層は、高電圧を遮断し、コンダクタンスによる高周波アクティブ損失を最小にし
、内部容量によるリアクティブ損失を最小にするために、低ドープされ、かつ厚
くなければならない。この種の設計は特に短チャネル効果を起こしやすく、大き
いドレイン・バイアスで寄生バイポーラ・トランジスタがオンになり、前記バッ
ファ層はそのようなバイポーラ・トランジスタのベースとして機能する。そのよ
うな効果は、ゲート長を増加することによって抑制することができるが、オン電
流および高周波性能を低下させる。

【０００６】 したがって、高スイッチング周波数用のＳｉＣのラテラル電界効果トランジス
タは、短いゲート電極を形成した場合、望ましくない短チャネル効果を経験する
。現在利用可能なパターン定義ツールを使用して達成できるゲート長の値は、高
電圧を遮断するために要求されるものよりかなり低く、このことは、そのような
高周波トランジスタが材料の潜在力を充分に利用していないことを意味する。

【０００７】 （発明の開示） 本発明の目的は、増大した動作速度を持ち、既知のトランジスタより高電力で
作動することができる、導入部で定義した種類のラテラル電界効果トランジスタ
を提供することである。

【０００８】 この目的は、本発明にしたがって、少なくとも部分的にゲート電極と重なるチ
ャネル層の隣に、ドレイン領域層に対して横方向に間隔をおいて配置された、高
ドープｐ形ベース層を持ち、前記ベース層がソース領域層に短絡されているトラ
ンジスタを提供することによって達成される。

【０００９】 そのような高ドープｐ形ベース層は、まず第一に、ソース領域層からドレイン
領域層への空乏領域の拡大を阻止する。このような構造では、電界がベース層に
よって完全に遮断されるので、たとえゲートの横方向の長さが非常に小さくても
、寄生バイポーラ・トランジスタを形成することができない。さらに、そのよう
に形成されたｐ−ｎ接合はショットキー障壁より高い電圧を遮断し、結果的に可
能な電力の増加がもたらされる。ベース層がドレイン領域まで拡大されないよう
に制限する理由は、これによりドレイン対ゲート容量が低く維持されるからであ
る。

【００１０】 本発明の好適な実施形態によると、前記ベース層のドーピング濃度は、ソース
領域層からドレイン領域層に向かって横方向に、その横方向拡大の少なくとも一
部分にわたって徐々にまたは段階的にのいずれかで低下する。ソース領域層の確
実な電気接地の観点からは、ｐ形ベース層の高ドーピング濃度が好ましいが、ベ
ース層とチャネル層との間の接合に高いなだれ降伏電圧を得ることを考慮すると
、異なる要求が課せられる。高ドープ領域の急激な湾曲または角は、結果的に電
界の集中を引き起こし、降伏電圧を低下させる。この実施形態によるこの低下の
結果、ベース層の高ドープ領域はＡＣ電流をソースに導く充分な導電率を提供す
る一方、低ドーピングの部分は降伏電圧の増加を可能にする。

【００１１】 本発明の別の好適な実施形態によると、前記ベース層のドーピング濃度は１０^１８ ｃｍ^−３より大きく、さらに好適には１０^１９ｃｍ^−３より大きく、最も好
適には１０^２０ｃｍ^−３より大きい。高周波電界は誘電緩和周波数より上の周波
数の場合バルク導電性材料を通り抜けることがあるという理由から、できるだけ
高レベルにドープされたベース層を形成することが好ましいと認識されてきた。
この電界の透過がこの種のトランジスタ構造で実際に発生すると、ベース層は高
周波電界を遮断できなくなり、したがってそれは適切に機能しなくなる。前記誘
電緩和周波数は、材料の導電率に比例する。第二に、伝導（ｃｏｎｄｕｃｔｉｏ
ｎ）による高周波損失はトランジスタの性能を低下させる。特定のトランジスタ
構造の場合、前記透過は、デバイスの構成に依存する誘電緩和周波数より数桁低
い周波数で潜在的に発生し得る。したがって、溶解度の限界までできるだけ高濃
度にドープされたベース層を形成することが好ましい。溶解度の限界は、例えば
ＳｉＣ中のアルミニウムの場合、１０^２０〜１０^２１ｃｍ^−３の範囲である。そ
のような高ドーピングは、ベース層に誘導される高周波電圧のよりよい接地をも
たらし、ベース層のオーム接触抵抗もそれによって改善される。他方、製造工程
の観点からは、より低いドーピング・レベルの方がより便利であるので、妥協解
が使用される。

【００１２】 本発明の別の好適な実施形態によると、前記ベース層にＡｌをドーピングする
。アルミニウムアクセプタは、例えばホウ素より低い熱活性化エネルギーを持ち
、したがってアルミニウムをドーピングした層にはより高い導電率を得ることが
できるので、好適なドーパント型と認識されている。

【００１３】 本発明の別の好適な実施形態によると、トランジスタは、ゲート電極とチャネ
ル層との間に配置された絶縁層を含む。そのようなＭＯＳまたはＭＩＳ電界効果
トランジスタは、ゲート電極がチャネル層の隣に配置されたトランジスタ、いわ
ゆる金属半導体ＦＥＴ（ＭＥＳＦＥＴ）より優れた高温ケイパビリティ（ｃａｐ
ａｂｉｌｉｔｙ）を持ち、高温電子適用分野に有利に使用することができる。

【００１４】 本発明の別の好適な実施形態によると、ソース領域層の少なくとも一部をベー
ス層の隣に配置して、それらの間にｐｎ接合を形成する。そのように形成された
ｐｎ接合は高い容量を持ち、それが高周波信号の効率的なシンクをソースに提供
するので、高ドープｎ形ソース領域層と高ドープｐ形ベース層のそのような直接
接触は有利である。

【００１５】 本発明の別の好適な実施形態によると、ソース領域層はチャネル層の下、実質
的にゲート電極まで横方向に拡大し、それがトランジスタのオン状態性能を改善
する。

【００１６】 本発明の別の好適な実施形態によると、トランジスタはトレンチを含み、ベー
ス層およびソース領域層は、トレンチの実質的に垂直な壁上を横方向に見たとき
に、相互の上に配置され、それにより、高い容量を持つｐｎ接合を形成し、ベー
ス層に誘導された電圧のＡＣ成分をソースに短絡させ、それと同時にソース領域
層に対して横方向に距離をおかずにゲート電極を配置することが可能になる。

【００１７】 本発明の別の好適な実施形態によると、トランジスタは、トレンチの実質的に
垂直な壁上に形成されたソース領域層を有する垂直トレンチを含み、垂直壁の向
きは、ＳｉＣの結晶面と実質的に整列するように選択される。これは次の理由か
ら好ましい。この種のトランジスタは、ラテラル・エピタキシャル成長を用いて
得ることが好ましく、これは炭化ケイ素の結晶対称に関連する材料特有の問題を
含む。ラテラル・エピタキシの成長速度および晶癖は、前記トレンチ壁を形成す
る結晶面の配向によって異なる。したがって、ラテラル・エピタキシのトレンチ
は、円形または多角形ではなく、特定の向きの直線として形成することが好まし
い。さらに、高電力高周波トランジスタの好適な構成は、ソース、ドレイン、チ
ャネル、およびゲート領域の線形配列である。ソースまたはドレインまたはゲー
トいずれかの相互接続は、メタル・コンタクトに関連する抵抗およびインダクタ
ンスを最小にするために、エア・ブリッジング（ａｉｒ ｂｒｉｄｇｉｎｇ）を
用いて、またはスルー・ホール技術を用いて実行される。線形配列の場合、ｎ形
ソース領域層は、同時に２つのチャネルのソース領域層として使用しなければな
らない。したがって、ラテラル・エピタキシのトレンチの対向側面を形成する結
晶面は、結晶学的に対称であることが好ましい。

【００１８】 本発明はまた、独立請求項１８で定義するステップを含む、高スイッチング周
波数用のＳｉＣのラテラル電界効果トランジスタを製造する方法をも含む。その
ような方法は、上述の好適な特徴を持つラテラル電界効果トランジスタを比較的
単純なやり方で、つまりその製造を商業的に魅力的なものにするコストで製造す
ることを可能にする。

【００１９】 さらに、本発明はまた、独立請求項１９に従って高スイッチング周波数用のＳ
ｉＣのラテラル電界効果トランジスタを製造する別の方法にも関する。そのよう
なラテラル・エピタキシ成長技術を使用する電界効果トランジスタの１つの利点
は、すでに述べた通り、ゲートをソース領域層のエッジの非常に近くに配置する
か、または重ねることさえ行うことによって、ソース抵抗を最小にすることがで
きることである。

【００２０】 本発明はまた、本発明によるトランジスタを１ＭＨｚ以上、好ましくは１ＧＨ
ｚ以上の高周波数のスイッチングに利用することに関し、その場合それは１Ｗ以
上の電力を持つ高周波信号のスイッチングを行う。本発明によるベース層の構成
は、ゲート電極を短くした場合、高い降伏電圧および高い熱伝導性に関するＳｉ
Ｃの優れた特性から利益を得ることを可能にするので、本発明によるＳｉＣのラ
テラル電界効果トランジスタは、高電力と共にそのような高周波数をスイッチン
グするのによく適している。

【００２１】 本発明によるトランジスタの好適な用途は、さらに移動電話用の基地局、レー
ダー、電子レンジ、およびガス・プラズマの発生にある。

【００２２】 本発明のさらなる利点および有利な特徴を、以下の説明および他の従属請求項
で示す。

【００２３】 添付の図面を参照しながら、例として提示する本発明の好適な実施形態につい
て、以下で具体的に説明する。

【００２４】 図１に示すトランジスタは先行技術に属し、裏面側メタライズ層１’の上に次
のＳｉＣの層、すなわち半絶縁基板層２’、ｐ形バッファ層３’、およびｎ形チ
ャネル層４’を有する。バッファ層は、半絶縁基板内に存在する深いセンタのキ
ャリア輸送に対する効果を最小にするために存在する。バッファ層のドーピング
・レベルは、高周波損失を低レベルに維持するために低くする必要がある。トラ
ンジスタはさらに、横方向に間隔をおいて配置され、高ドープｎ形であり、チャ
ネル層４’の上に配置された、ソース領域層５’およびドレイン領域層６’を含
む。ソース・コンタクト７’およびドレイン・コンタクト８’がこれらの層上に
配置される。トランジスタはまた、チャネル層４’上でソース領域層５’とドレ
イン領域層６’との間に配置されたゲート電極９’をも含む。ソース・コンタク
トとドレイン・コンタクトとの間に電圧が印加されると、これらの２つのコンタ
クトの間のチャネル層４’に、ゲート電極９’によって制御される電流が流れる
ことができる。ゲート電極９’は、そこに印加される電位によって前記電流を制
御する。特定の大きさの正電位を印加すると、チャネル層にバッファ層３’まで
拡大する空乏領域１０’が形成され、これは電流が遮断され、スイッチが開く、
つまりオフ状態になることを意味する。そのような空乏領域を形成する電圧がゲ
ート電極に印加されないときは、チャネルが連続し、２つのコンタクト７’およ
び８’の間に電流が流れ、トランジスタは閉じ、つまりオン状態になる。ゲート
電極９’の電位の変化により、トランジスタは高い周波数でスイッチングを行う
ことができる。すでに上で詳述した通り、ゲート電極９’は横方向に見たとき短
くすることが望ましいが、極端な場合には、寄生バイポーラ・トランジスタが高
ドレイン・バイアス時にオンになることがあり、その場合、ソース領域層５’は
コレクタとして働き、ドレイン領域層６’はトランジスタのエミッタとして働き
、バッファ層３’はベース３’を形成するという結果になる。そのような寄生バ
イポーラ・トランジスタが形成されると、ラテラル電界効果トランジスタはもは
やゲート電極９’によってオフにすることができず、したがってトランジスタは
適正に機能しなくなる。そのような寄生バイポーラ・トランジスタをどのように
してオンにすることができるかを、破線１１’で示す。実際には、これは、その
ような先行技術のトランジスタのゲート電極が、そのような障害を回避するため
に所望されるより大きい横方向の拡大を持つように作成されることを意味するが
、そうするとこれはチャネルのより長いキャリヤ走行時間、より高いゲート容量
、およびより高いオン状態抵抗につながり、損失の増加をもたらす。

【００２５】 （発明を実施するための最良の形態） 発明の第１の好適な実施形態によるトランジスタおよび発明自体の原則につい
て、ここに図２を参照して説明する。以下、本発明の様々な実施形態によるトラ
ンジスタについて、図１の先行技術のトランジスタに使用したのと同じ参照番号
を使用する。図２によるトランジスタと図１による先行技術のトランジスタとの
間の主要な相違は、チャネル層４の隣にゲート電極９と重なり、かつドレイン領
域層６から横方向に距離をおいて、高ドープｐ形ベース層１２が配置されること
である。このベース層は、メタル・ソース・コンタクト７によってソース領域層
５に短絡される。

【００２６】 ベース層１２は、上で示した理由により、溶解度の限界までドープすることが
好ましく、ＳｉＣのドーパントがアルミニウムの場合、これは１０^２０〜１０^{２ １} ｃｍ^−３の範囲である。しかし、使用する製造工程の観点からより低いドーピ
ング・レベルの方が好都合の場合、いずれにせよドーピング濃度は１０^１８ｃｍ^−３ 以上、さらに好適には１０^１９ｃｍ^−３とすべきである。

【００２７】 図２に示すトランジスタは、上述した寄生バイポーラ・トランジスタを形成す
る危険性無しに、わずか０．２〜０．３μｍもありうる非常に短い長さを持つゲ
ート電極９を設けることができる。これは、トランジスタのオフ状態時にソース
とドレイン間の電界が高ドープされたベース層によって完全に遮断されるので、
たとえアクティブ・ゲート長が非常に小さくても、寄生バイポーラ・トランジス
タが形成できないという事実のためである。ソースからドレインまでの欠乏領域
の拡大を阻止する必要があるので、何よりもまず、ベース層のｐ形高ドーピング
が必要である。ベース層の横方向の拡大は、それがドレイン領域層６の下に拡大
しないように制限され、それはドレインからゲートの低容量を維持するために必
要である。さらに、ベース層１２がゲート電極に部分的に重なることが必要なだ
けである。

【００２８】 ベース層１２のドーピング濃度は、上で示した理由により、ソース領域層から
ドレイン領域層に向かって横方向に徐々に、または段階的にのいずれかで低下す
ることが好適である。さらに、アルミニウム受容体はＳｉＣ内で低い熱活性化エ
ネルギを持つので、高い導電率を得ることができるため、アルミニウムはベース
層のための好適なドーパントの種類である。

【００２９】 発明の第２の好適な実施形態によるトランジスタを図３に示す。これは、以下
でさらに説明するように、部分的にラテラル・エピタキシによって形成される。
この実施形態は、主として、ベース層１２およびソース領域層５が相互に直接接
触する状態に配置され、かつゲート電極９がソース領域層の非常に近くに配置さ
れるという事実により、図２に示したものとは異なる。ベース層とソース領域層
との間に形成されたｐｎ接合１３は高い容量を持ち、これは高周波信号のソース
への効率的なシンクとなる。ベース層のオーム・コンタクト７はこの場合、ベー
ス層を流れる電流のＤＣ成分のシンクを提供するだけである。ベース層とチャネ
ル層との間のｐｎ接合は、正常動作条件下で逆バイアスされるので、ベース層電
流のＤＣ成分は非常に小さい。ベース層をソース領域層に短絡するオーム・コン
タクトは、デバイスの性能をなんら低下すること無く、チャネルから遠い距離位
置に配置することができる。特定の場合には、ＤＣベース層の電流成分をソース
領域層に短絡するために特別な短絡コンタクトは全く必要無く、基板およびバッ
ファ層が導電性である場合、ＤＣ成分はバッファ層を介してソースに短絡され、
特許の請求項の定義「前記ベース層はソース領域層に短絡される」は、この場合
も含まれると解釈すべきである。ベース層またはソース領域層のいずれかを縮退
するようにドープして形成して、それらの界面にトンネル・ダイオードつまりト
ンネル特性を持つダイオードが形成されるようにし、結果的にトンネル電流およ
び高い接合容量をもたらし、ベース層をソース領域層に自動的に短絡させること
は、付加的な利点である。

【００３０】 ゲート電極９をソース領域層５の非常に近くに配置することにより、ソース抵
抗が最小になり、トランジスタのオン状態性能が改善される。図２および図３に
よるトランジスタをどのように製造するかを、今度は説明する。図２によるトラ
ンジスタは、半絶縁基板層２の上に、好ましくは化学気相成長法（ＣＶＤ）を使
用することにより、低濃度にドープされた（３×１０^１５ｃｍ^−３）厚さ０．７
５μｍのｐ形バッファ層３を成長させ始めることによって製造される。次いで、
図４に図示しない適切なマスクをバッファ層の上に施用し、マスクに開口パター
ンを形成し、その後、図４に概略的に示すように０．４μｍの深さを持つ箱形輪
郭の高ドープｐ形ベース層１２を形成するために、前記開口を通してＡｌイオン
を注入する。ベース層のドーピング・レベルは３×１０^１９ｃｍ^−３である。こ
のために、Ａｌイオンは、たとえばそれぞれ４０、１００、１７０および３００
ＫｅＶのエネルギおよび１．３×１０^１４ｃｍ^−２、２．１×１０^１４ｃｍ^−２ 、２．７×１０^１４ｃｍ^−２、および６．７×１０^１４ｃｍ^−２の量を注入する
。次いでマスクを取り外し、１７００℃以上のアニール温度でアニールすること
によってＡｌイオンを活性化する。その後、ベース層およびバッファ層の上にｎ
形チャネル層をエピタキシャル成長させる。この層の厚さは約０．３μｍであり
、それに５×１０^１７ｃｍ^−３の濃度まで窒素をドープする。チャネル領域層の
上に、厚さ０．１５μｍで窒素の濃度１×１０^１９ｃｍ^−３のソース領域層およ
びドレイン領域層を横方向に間隔をおいた位置に、ドレイン領域はベース層に対
して横方向に間隔をおいて、エピタキシャル成長させる。これは実際には、１つ
の層をチャネル領域層の上に成長させ、次にその上にマスクを被覆し、ソース領
域層およびドレイン領域層が画定されるようにマスクをパターン形成することに
よって得られる。次いでチャネル層の上に、少なくとも部分的にベース層に重ね
合わせてゲート電極９を施し、ソース領域層およびドレイン領域層の上にそれぞ
れソース・メタル・コンタクト７およびドレイン・メタル・コンタクト８を施す
。ここで前者はベース層をソース領域層に短絡するように施される。これらは、
図２によるラテラル電界効果トランジスタを製造する方法の最も重要なステップ
であるが、この方法は、当該技術分野の通常の熟練者には明白な従来のステップ
をもさらに含む。ドーピング濃度および特徴サイズの値は例証として提示しただ
けであり、厳密な数字は、要求される電力および周波数応答のより詳細な仕様か
ら得られる。

【００３１】 今度は、図５ないし図９を参照して、図３に示した好適な実施形態によるトラ
ンジスタを好適な方法に従ってどのように製造するかを簡単に説明する。この方
法は、基板層２の上にＣＶＤによってｐ形バッファ層３およびｎ形層１４をエピ
タキシャル成長させることによって開始される。次いで、基板が露出した下方第
１部分１５および前記ｎ形層１４の頂部の上方第２部分１６によりステップ（段
）またはトレンチ２０（図５参照）を形成するために、エピタキシャル成長した
２つの層にメサ・エッチを実行する。エッチングされたメサ構造の上に、その後
、高ドープｐ形ベース層１２および高ドープｎ形ソース領域層５をエピタキシャ
ル成長させる（図６参照）。次いで、図７に示すように、メサ構造の下方第１部
分の上に少なくとも上方第２部分の高さまで、たとえばＳｉＯ_２の保護層１７を
堆積する。次いで、高ドープされたｎ形およびｐ形の２つの上方の層を、図８に
示すように、前記上方第２部分からエッチングで除去し、一方これら２つの部分
を接続するメサ壁２１（トレンチ壁）および下方第１部分では残す。次いで保護
層を除去し、メサ構造の上にｎ形チャネル層４をエピタキシャル成長させる。マ
スクを施用し、適切にパターン形成した後、前記ベース層およびソース領域層に
対して横方向に距離をおいて前記第２部分にイオン注入を行うことによって高ド
ープｎ形ドレイン領域層を形成する。ソース領域層とソース・コンタクト層の間
に低抵抗接触をもたらす高ドープｎ形層１８を形成するために、チャネル層４を
介してｎ形ドーパントもソース領域層５内に注入する。最後に、図３に示すよう
にチャネル層の上にゲート電極を設け、かつ図３に示すようにソース領域層およ
びドレイン領域層の上にソース・コンタクトおよびドレイン・コンタクトを設け
る。

【００３２】 本発明の第３の好適な実施形態によるトランジスタを図１０に概略的に示す。
これは、主として、ゲート電極９がたとえばＳｉＯ_２、ＡｌＮ、窒化シリコン、
酸化アルミニウム、またはそれらの混合物の絶縁層１９によってチャネル層から
分離されることによって、すでに説明したものとは異なる。そのようなＭＩＳ構
造を持つトランジスタは、図２および図３に示すような金属半導体電界効果トラ
ンジスタより優れた高温ケイパビリティを持つことができ、高温電子分野に使用
することができる。

【００３３】 図１０によるトランジスタは、半絶縁基板２上に低ドープｐ形バッファ層３を
成長させることによって始まる、図１１〜１５に示したシーケンスにより製造す
ることができる。次いで、図３の実施形態の場合と同じ方法で、ラテラル・エピ
タキシおよび平坦化を使用して、ｐベース層１２およびソース領域層５を形成す
る。次いで、図１３に示すように、ベース層およびソース領域層の上に、ｎ形チ
ャネル層４をエピタキシャル成長させる。１０^１８ｃｍ^−３以上の濃度になるよ
うに窒素を注入することにより、高ドープされたソースおよびドレイン・コンタ
クト領域６、１８を形成する。次いで、約１７００℃でアニールを行う。次いで
、構造の上に絶縁層を堆積するか成長させ、図１５に示す外観にパターン形成す
る。最後に、ゲート電極、ソース・メタル・コンタクト、およびドレイン・メタ
ル・コンタクトを堆積することによって、図１０に示すような最終構造が得られ
る。

【００３４】 本発明は、言うまでもなく、いかなる方法でも上述の好適な実施形態に制限さ
れないが、請求の範囲で定義する発明の基本的な考え方から逸脱することがなけ
れば、当該技術分野の通常の熟練者には多くの変形が可能であることは明らかで
あろう。

【００３５】 ドレイン領域層とベース領域層の間の横方向間隔の条件およびベース層とゲー
ト電極の少なくとも部分的な重なりが観察される限り、ドレイン領域層およびゲ
ート電極に対する高ドープ・ベース層の横方向の拡大は変化させることができる
。

【００３６】 さらに、数字で示したトランジスタの様々な層の相互割合は明確を期すために
選択したにすぎず、実際にはは全く異なることができることを強調しておく。

【図面の簡単な説明】

【図１】 先行技術によるＳｉＣのラテラル電界効果トランジスタの略断面図である。

【図２】 本発明の第１の好適な実施形態によるラテラル電界効果トランジスタの略断面
図である。

【図３】 本発明の第２の好適な実施形態によるラテラル電界効果トランジスタの略断面
図である。

【図４】 図２によるトランジスタのベース層を作成するステップを示す断面図である。

【図５】 図３に示すトランジスタを製造するための本発明による方法の１つのステップ
を示す略断面図である。

【図６】 図３に示すトランジスタを製造するための本発明による方法の別のステップを
示す略断面図である。

【図７】 図３に示すトランジスタを製造するための本発明による方法のさらに別のステ
ップを示す略断面図である。

【図８】 図３に示すトランジスタを製造するための本発明による方法のさらに別のステ
ップを示す略断面図である。

【図９】 図３に示すトランジスタを製造するための本発明による方法のさらに別のステ
ップを示す略断面図である。

【図１０】 本発明の第３の好適な実施形態によるラテラル電界効果トランジスタの略断面
図である。

【図１１】 図１０によるトランジスタを製造するための方法の１つのステップを示す略断
面図である。

【図１２】 図１０によるトランジスタを製造するための方法の別のステップを示す略断面
図である。

【図１３】 図１０によるトランジスタを製造するための方法のさらに別のステップを示す
略断面図である。

【図１４】 図１０によるトランジスタを製造するための方法のさらに別のステップを示す
略断面図である。

【図１５】 図１０によるトランジスタを製造するための方法のさらに別のステップを示す
略断面図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5F102 FA03 FB05 GA14 GB01 GC01 GD01 GJ02 GR07 GR12 GR13 HC01 HC07 HC21 5F140 AA01 AA17 AA29 AC21 BA02 BB03 BB16 BC12 BC19 BD05 BD07 BD11 BH21 BH30 BH33 BH47

Claims (31)

【特許請求の範囲】
1. 【請求項１】 横方向に間隔をおいて配置された高ドープｎ形のソース領域
   層（５）およびドレイン領域層（６）、横方向に拡大してソース領域層とドレイ
   ン領域層とを相互接続してトランジスタのオン状態時にこれらの層の間に電流を
   流すための低ドーピング濃度のｎ形チャネル層（４）、ならびにゲート電極に印
   加される電位を変化させることにより伝導するか遮断するようにチャネル層の特
   性を制御するために配置されたゲート電極（９）を含む、高スイッチング周波数
   用のＳｉＣのラテラル電界効果トランジスタにおいて、前記チャネル層の隣に、
   前記ゲート電極に少なくとも部分的に重なり、前記ドレイン領域層から横方向に
   距離をおいて配置された高ドープｐ形ベース層（１２）をさらに含み、前記ベー
   ス層が前記ソース領域層に短絡されることを特徴とするトランジスタ。
2. 【請求項２】 前記ベース層（１２）が少なくとも部分的に前記チャネル層
   （４）の下に配置されることを特徴とする、請求項１に記載のトランジスタ。
3. 【請求項３】 前記ゲート電極（９）が前記チャネル層（４）の少なくとも
   一部分の上に配置されることを特徴とする、請求項２に記載のトランジスタ。
4. 【請求項４】 前記ベース層（１２）が前記ゲート電極（９）と完全に重な
   り合うことを特徴とする、請求項１から３のいずれか１項に記載のトランジスタ
   。
5. 【請求項５】 前記ベース層（１２）のドーピング濃度がその横方向の拡大
   の少なくとも一部分にわたって、ソース領域層（５）からドレイン領域層（６）
   に向かって横方向に徐々にまたは段階的にのいずれかで減少することを特徴とす
   る、請求項１から４のいずれか１項に記載のトランジスタ。
6. 【請求項６】 前記ベース層（１２）のドーピング濃度が１０^１８ｃｍ^−３ より大きく、さらに好ましくは１０^１９ｃｍ^−３より大きく、最も好ましくは１
   ０^２０ｃｍ^−３より大きいことを特徴とする、請求項１から５のいずれか１項に
   記載のトランジスタ。
7. 【請求項７】 前記ベース層（１２）にＡｌをドープすることを特徴とする
   、請求項１から６のいずれか１項に記載のトランジスタ。
8. 【請求項８】 前記チャネル層（４）を基板から分離するように配置された
   ｐ形バッファ層（３）をさらに含むことを特徴とする、請求項１から７のいずれ
   か１項に記載のトランジスタ。
9. 【請求項９】 前記ゲート電極（９）が前記チャネル層（４）の隣に配置さ
   れることを特徴とする、請求項１から８のいずれか１項に記載のトランジスタ。
10. 【請求項１０】 前記ゲート電極（９）と前記チャネル層（４）との間に配
    置された絶縁層（１９）を含むことを特徴とする、請求項１から８のいずれか１
    項に記載のトランジスタ。
11. 【請求項１１】 前記ソース領域層（５）の少なくとも一部分が前記ベース
    層（１２）の隣に配置されてそれらの間にｐｎ接合（１３）を形成することを特
    徴とする、請求項１から１０のいずれか１項に記載のトランジスタ。
12. 【請求項１２】 前記ソース領域層（５）および前記ベース層（１２）がそ
    れらの間に実質的に垂直なｐｎ接合を形成するように配置されることを特徴とす
    る、請求項１１に記載のトランジスタ。
13. 【請求項１３】 トレンチ（２０）を含み、前記ベース層（１２）および前
    記ソース領域層（５）が前記トレンチの実質的に垂直な壁（２１）で横方向に見
    たときに相互にその上に配置されることを特徴とする、請求項１１または１２に
    記載のトランジスタ。
14. 【請求項１４】 前記ソース領域層（５）が実質的にゲート電極（９）まで
    前記チャネル層（４）の下に横方向に拡大することを特徴とする、請求項１から
    １３のいずれか１項に記載のトランジスタ。
15. 【請求項１５】 上から実質的に垂直な壁（２１）に施用されたソース領域
    層（５）を有する垂直トレンチ（２０）を含み、対向する実質的に垂直なトレン
    チの壁を形成するＳｉＣの結晶面が、実質的に結晶学的に対称であることを特徴
    とする、請求項１から１４のいずれか１項に記載のトランジスタ。
16. 【請求項１６】 前記ゲート電極（９）の横方向の拡大が１．５μｍ以下、
    好ましくは０．４μｍ以下であることを特徴とする、請求項１から１５のいずれ
    か１項に記載のトランジスタ。
17. 【請求項１７】 １ＭＨｚ以上のスイッチング周波数用に構成されることを
    特徴とする、請求項１から１６のいずれか１項に記載のトランジスタ。
18. 【請求項１８】 パターン形成されたｐ形ベース層（１２）、つまり横方向
    の拡大が制限されたベース層の上にチャネル層（４）をエピタキシャル成長させ
    ることを特徴とする、ＳｉＣのラテラル電界効果トランジスタの製造方法。
19. 【請求項１９】 ドレインおよびソース領域層（５、６）が注入を使用して
    形成されることを特徴とする、請求項１８に記載の方法。
20. 【請求項２０】 １）基板層（２）の上にｐ形のドープ・バッファ層（３）
    をエピタキシャル成長させるステップと、 ２）前記バッファ層の上にマスクを施用し、マスクに開口をパターン形成する
    ステップと、 ３）前記開口の下の前記バッファ層の表面層にｐ形ドーパントを注入して、高
    ドープｐ形ベース層（１２）を形成するステップと、 ４）前記マスクを除去し、注入層をアニールして、注入されたドーパントを電
    気的に活性化させるステップと、 ５）前記ベース層およびバッファ層の上にｎ形チャネル層（４）をエピタキシ
    ャル成長させるステップと、 ６）ドレイン領域層が前記ベース層に対して横方向に距離をおくように前記チ
    ャネル層の上に横方向に間隔をおいてソース領域層（５）およびドレイン領域層
    （６）をエピタキシャル成長させ、前記ベース層を前記ソース領域層に短絡させ
    るステップと、 ７）前記チャネル層（４）の上に、前記ベース層（１２）に少なくとも部分的
    に重なるゲート電極（９）を設け、かつ前記ソース領域層および前記ドレイン層
    の上にソース・コンタクト（７）およびドレイン・コンタクト（８）をそれぞれ
    設けるステップと をさらに含む、請求項１８に記載の方法。
21. 【請求項２１】 １）基板層（２）の上にｐ形のドープ・バッファ層（３）
    およびｎ形の層（１４）を示した順番にエピタキシャル成長させるステップと、 ２）エピタキシャル成長させた前記２つの層にメサ・エッチングを実行して、
    基板が露出した下方第１部分（１５）および前記ｎ形の上にある上方第２部分（
    １６）を持つステップ（段）を形成するステップと、 ３）前記エッチングしたメサ構造の上に高ドープｐ形ベース層（１２）および
    高ドープｎ形ソース領域（５）層を示した順番にエピタキシャル成長させるステ
    ップと、 ４）前記メサ構造の前記下方第１部分の上に少なくとも前記上方第２部分の高
    さまで保護層（１７）を堆積するステップと、 ５）高ドープされたｎ形およびｐ形の前記２つの上方の層を前記上方第２部分
    からエッチングで除去し、一方前記２つの部分を接続するメサ壁上および前記下
    方第１部分では残すステップと、 ６）前記保護層を除去し、前記メサ構造の上にｎ形チャネル層（４）をエピタ
    キシャル成長させるステップと、 ７）前記ベース層（１２）および前記ソース領域層（５）に対して横方向に距
    離をおいて、前記第２部分に高ドープｎ形ドレイン領域層（６）を設けるステッ
    プと、 ８）前記チャネル層（４）の上に、前記ベース層に少なくとも部分的に重なる
    ゲート電極（９）を設け、かつ前記ソース領域層および前記ドレイン領域層の上
    にソース・コンタクト（７）およびドレイン・コンタクト（８）をそれぞれ設け
    るステップと をさらに含む、請求項１８に記載の方法。
22. 【請求項２２】 前記第２部分（１６）の制限された領域にｎ形ドーパント
    を注入することによってドレイン領域層（６）を設けることを特徴とする、請求
    項２１に記載の方法。
23. 【請求項２３】 ステップ６）の後で、前記チャネル層を通して前記ソース
    領域層内に拡大する高ドープｎ形層（１８）を形成するために、前記第１部分に
    高レベル量のｎ形ドーパントを注入することによって、前記ソース領域層と前記
    ソース・コンタクトとの間に低抵抗接触が確立されることを特徴とする、請求項
    ２１または２２に記載の方法。
24. 【請求項２４】 前記高ドープｐ形ベース層（１２）のドーパントとしてＡ
    ｌを使用することを特徴とする、請求項２０から２３のいずれか１項に記載の方
    法。
25. 【請求項２５】 １０^１９ｃｍ^−３以上のドーピング濃度を与えながら、前
    記高ドープｐ形ベース層（１２）を形成することを特徴とする、請求項２０から
    ２４のいずれか１項に記載の方法。
26. 【請求項２６】 １ＭＨｚより大きい、好ましくは１ＧＨｚより大きい高周
    波スイッチング用の請求項１から１７のいずれか１項に記載のトランジスタの使
    用。
27. 【請求項２７】 １Ｗより大きな出力を持つ高周波信号のスイッチング用の
    請求項１から１７のいずれか１項に記載のトランジスタの使用。
28. 【請求項２８】 移動電話用の基地局における、請求項１から１７のいずれ
    か１項に記載のトランジスタの使用。
29. 【請求項２９】 レーダーにおける請求項１から１７のいずれか１項に記載
    のトランジスタの使用。
30. 【請求項３０】 マイクロ波加熱装置における請求項１から１７のいずれか
    １項に記載のトランジスタの使用。
31. 【請求項３１】 ガス・プラズマの発生における請求項１から１７のいずれ
    か１項に記載のトランジスタの使用。