CN1146969C - 碳化硅横向场效应晶体管和制造方法及其使用 - Google Patents
碳化硅横向场效应晶体管和制造方法及其使用 Download PDFInfo
- Publication number
- CN1146969C CN1146969C CNB008034044A CN00803404A CN1146969C CN 1146969 C CN1146969 C CN 1146969C CN B008034044 A CNB008034044 A CN B008034044A CN 00803404 A CN00803404 A CN 00803404A CN 1146969 C CN1146969 C CN 1146969C
- Authority
- CN
- China
- Prior art keywords
- layer
- transistor
- type
- source region
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000005669 field effect Effects 0.000 title description 6
- 108091006146 Channels Proteins 0.000 claims abstract description 40
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 11
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 249
- 238000000034 method Methods 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004411 aluminium Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000002050 diffraction method Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
一种用于高开关频率的碳化硅横向场效应晶体管，它包含横向分隔开的重掺杂n型源区层(5)和漏区层(6)、横向延伸并将源区层与漏区层互连以便在晶体管处于接通态时使电流在这些层之间传导的n型沟道层(4)、以及安排来通过改变施加到栅电极的电位而控制沟道层成为导电或截止的栅电极(9)。重掺杂p型基极层(12)被排列在沟道层紧邻，至少部分覆盖栅电极且横向离漏区层一定距离。基极层被短路到源区层。
Description
技术领域
本发明涉及到用于高开关频率的碳化硅横向场效应晶体管，它包含横向分隔开的重掺杂n型源区层和漏区层、掺杂浓度较低的横向延伸并将源区层和漏区层互连以便在晶体管接通态时在这些层之间传导电流的n型沟道层、以及安排来通过改变施加到栅电极的电位而控制沟道层的性质成为导电或截止的栅电极。
背景技术
此处的“高开关频率”意味着高于1MHz。这种晶体管可以被用于例如移动电话基站、雷达、和微波炉中的例如功率微波应用中。
为了提高接通态沟道电流、尽量减小载流子在沟道中的渡越时间和栅电容，这种类型的高频场效应晶体管要求短的栅电极。因此，比较短的栅电极将导致更高的功率和更高的工作频率。另一方面，随着栅长度减小，不希望有的短沟道效应变得明显。栅非常短的晶体管常常不随漏偏压的增大而显现漏电流饱和，而是观察到漏电流继续随漏偏压的增大而增大。这是由于沟道长度受漏偏压调制而发生的。而且，在极端的情况下，寄生双极晶体管在高的漏偏压下能够被开启，其中源和漏起寄生晶体管的收集极和发射极的作用，而作为衬底或缓冲层的邻接于沟道层的层则是基极。对于低功率高频晶体管，这一效应可能不特别明显，但在为了提高总功率而漏偏压应该尽可能高的情况下，这一效应就越来越主导高功率晶体管的性能。
相对于例如硅来说，碳化硅作为高功率晶体管应用的材料，具有大量的优点。它具有高的击穿电场，这导致能够具有更短的载流子渡越时间、高的饱和漂移速度、和高的热导率。
通过例如描述了一种具有横向n型沟道的高频场效应晶体管的US5270554，可知引言中定义的类型的晶体管。由于碳化硅中自由电子的迁移率显著地高于价带空穴的迁移率，故n型导电的沟道比较好。已知的这种晶体管具有导电的衬底、其顶部上的p型缓冲层、n型沟道层、以及为降低漏区层和源区层的电阻以及为尽量减小这些层的接触电阻而制作的重掺杂接触区。为了阻挡高电压、尽量减小电导造成的高频有源损耗、以及尽量减小内部电容造成的电抗损耗，此晶体管的缓冲层必须低掺杂并且厚。这种设计特别容易出现短沟道效应，并在大的漏偏压下开启寄生双极晶体管，所述缓冲层起这种双极晶体管的基极的作用。借助于增大栅长度，可以抑制这一效应，但可能使接通态电流和高频性能变坏。
因此，若制作了短的栅电极，则用于高开关频率的碳化硅横向场效应晶体管会遇到不希望有的短沟道效应。用目前可得到的图形确定工具能够获得的栅长度的数值，明显低于为了阻挡高电压所需的数值，这意味着这种高频晶体管没有完全利用材料的潜力。
发明内容
本发明的目的是提供一种引言中定义的类型的横向场效应晶体管，它具有提高了的运行速度，并可以在比已知的这种晶体管更高的功率下工作。
根据本发明，借助于提供具有排列在沟槽紧邻至少部分覆盖栅电极且离漏区层有一距离的重掺杂p型基极层的这种晶体管，达到了此目的，所述基极层被短路到源区层。
这一重掺杂的p型基极层首先将阻挡耗尽区从源区层扩展到漏区层。在这种结构中，电场将整个被基极层阻挡，以至于即使栅的横向长度非常小，也不能够形成寄生双极晶体管。而且，这样产生的p-n结能够比肖特基势垒阻挡更高的电压，导致可实现的功率的提高。使基极层限制在不扩展到漏区层的理由是这可以保持漏-栅电容小。
根据本发明的优选实施方案，所述基极层的掺杂浓度沿从源区层到漏区层的横向方向至少在其部分横向范围内逐渐地或台阶地降低。虽然从到源区层可靠的电接地的观点看，p型基极层的重掺杂浓度较好，但对获得基极层与沟道层之间的结的高雪崩击穿电压来考虑，可能提出不同的要求。重掺杂区的陡峭曲率或边界会导致电场集中，从而降低击穿电压。根据此实施方案的降低会导致基极层的重掺杂区，提供足够的电导，从而将交流电流引到源，而掺杂较低的部分将可能使击穿电压提高。
根据本发明的另一优选实施方案，所述基极层的掺杂浓度为1018cm-3以上，1019cm-3以上更好，而1020cm-3以上最好。已经认识到的是，由于下列理由，最好将基极层制作成尽可能重掺杂：对于介电弛豫频率以上的频率，高频电场可以渗透到本体导电材料中。若这一场渗透确实发生在这种类型的基极层的晶体管结构中，则可以不再阻挡高频电场，因而将不恰当地起作用。所述介电弛豫频率正比于材料的导电率。其次，导电造成的高频损耗将使晶体管性能变坏。对于一种特定的晶体管结构，依赖于器件的构造，所述渗透能够潜在地发生在比介电弛豫频率低几个数量级的频率下。因此，最好将基极层制作成尽可能重掺杂，高达溶解度极限，例如对于碳化硅中的铝，溶解度极限是1020-1021cm-3。这样高的掺杂为基极层中感应的高频电压提供了更好的接地，从而也改善了基极层的欧姆接触电阻。另一方面，从制造工艺的观点看，较低的掺杂水平可能更为方便，以至于采用折衷的解决办法。
根据本发明的另一优选实施方案，用铝对所述基极层进行掺杂。已经认识到的是，由于铝受主比例如硼具有更低的热激活能，因而铝掺杂的层能够获得更高的电导率，故铝是一种优选的掺杂剂。
根据本发明的另一优选实施方案，晶体管包含排列在栅电极与沟道层之间的绝缘层。比之栅电极排列在沟道层紧邻的所谓金属-半导体FET(MESFET)，这种MOS或MIS场效应晶体管可以具有更好的耐高温性能，并能够被有利地用于高温电子应用中。
根据本发明的另一优选实施方案，至少部分源区层被排列在基极层紧邻，用来形成它们之间的pn结。由于这样形成的pn结具有大的电容，它提供了高频信号到源的有效的渗漏，故重掺杂的n型源区层与重掺杂的p型基极层的这种直接接触是有利的。
根据本发明的另一优选实施方案，源区层横向延伸于沟道层下方，基本上到栅电极，这将改善晶体管的接通态性能。
根据本发明的另一优选实施方案，晶体管包含沟槽，且如沿沟槽的基本上垂直的侧壁上的横向方向看到的那样，基极层和源区层被排列在彼此的顶部上，这使得有可能制作具有大电容的pn结，并使基极层中感应的电压的交流分量被短路到源，且同时安排离源区层没有横向距离的栅电极。
根据本发明的另一优选实施方案，晶体管包含其基本上垂直的侧壁上制作有源区层的垂直沟槽，且垂直侧壁的取向被选择为基本上与碳化硅的晶面一致。由于下列理由，这是较好的。最好用横向外延生长方法来获得这种晶体管，这涉及到与碳化硅晶体对称性有关的材料特性问题。横向外延的生长速率和晶体行为依赖于形成所述沟槽侧壁的晶面的取向。因此，最好将用于横向外延的沟槽制作成特定取向的直线而不是圆形或多角形结构。而且，高功率高频晶体管的优选结构是由源区、漏区、沟道区、和栅区组成的线性系列。用空气桥接或通过钻孔技术来实现源或漏或栅的互连，以便尽量减小电阻和与金属接触相关的电感。对于线性系列，n型源区层必须同时被用作二个沟道的源区层。因此，形成横向外延用的沟槽的相对的侧壁的晶面最好是结晶学上对称的。
本发明还包含用来制造上述高开关频率用的碳化硅横向场效应晶体管的方法，其特征在于，沟道层被外延生长在图形化的p型基极层，亦即具有有限的横向扩展的基极层的顶部上。这一方法使得具有上述优选特点的横向场效应晶体管的制造能够以比较简单的方法进行，从而使其生产成本有商业意义。
而且，本发明还涉及制造上述高开关频率用的碳化硅横向场效应晶体管的另一种方法，其特征在于，沟道层被外延生长在图形化的p型基极层，亦即具有有限的横向扩展的基极层的顶部上，用注入方法来制作漏区层和源区层。如已经指出的那样，采用这种横向外延生长技术的场效应晶体管设计的一个优点是，借助于将栅置于非常靠近或甚至重叠源区层的边界，有可能尽量减小源电阻。
本发明还涉及到根据本发明的用来开关1MHz以上，最好是1GHz以上的高频，且其中开关1W以上的功率的高频信号的晶体的使用。由于根据本发明的基极层的安排在使栅电极短时使得有可能受益于碳化硅在高击穿电压和高热导率方面的优异特性，故根据本发明的碳化硅横向场效应晶体管非常适合于开关这种与大功率组合的高频。
而且，根据本发明的晶体管的优选应用是在移动电话的基站、雷达、微波炉、以及用来产生气体等离子体方面。
下列描述和其它从属权利要求说明了本发明的进一步优点和有利的特点。
附图说明
以下参照附图以举例的方式对本发明的优选实施方案进行具体的描述。在这些附图中：
图1是根据现有技术的碳化硅横向场效应晶体管的示意剖面图，
图2是根据本发明第一优选实施方案的横向场效应晶体管的示意剖面图，
图3是根据本发明第二优选实施方案的横向场效应晶体管的示意剖面图，
图4剖面图示出了根据图2的晶体管中的基极层的制作步骤，
图5-9示意剖面图示出了根据本发明用来制造图3所示晶体管的方法的各个不同的步骤，
图10是根据本发明第三优选实施方案的横向场效应晶体管的示意剖面图，而
图11-15示意剖面图示出了用来制造根据图10的晶体管的方法的各个不同的步骤。
具体实施方式
根据现有技术的晶体管的简要描述
图1所示晶体管属于现有技术，并在背侧金属化层1’的顶部上具有下列碳化硅层：半绝缘衬底层2’、p型缓冲层3’、和n型沟道层4’。采用缓冲层是为了尽量减小存在于半绝缘衬底中的深中心对载流子输运的影响。缓冲层的掺杂水平应该低，以使高频损耗保持在低的水平上。此晶体管还包含横向分隔开的重掺杂n型的排列在沟道层4’顶部上的源区层5’和漏区层6’。源接触7’和漏接触8’被排列在这些层上。此晶体管还包含排列在源区层5’和漏区层6’之间的沟道层4’顶部上的栅电极9’。当电压被施加在源接触和漏接触之间时，由于受栅电极9’的控制，电流可以在这二个接触之间的沟道层4’中流动。栅电极9’将借助于加于其上的电位而控制所述电流。当施加一定幅度的正电位时，将在延伸到缓冲层3’的沟道层中形成耗尽区10’，这意味着电流将被截止，且开关将被断开即处于关断态。当没有形成这种耗尽区的电压被施加到栅电极时，沟道将是连续的，电流将在二个接触7’和8’之间流动，晶体管将被接通即处于接通态。晶体管能够通过改变栅电极9’的电位而以高的频率被开关。如上面已经详细地讨论过的那样，希望使栅电极9’沿横向看时短，但结果是在极端情况下寄生双极晶体管能够在高的漏偏压下被开启，其中源区层5’起晶体管收集极的作用，漏区层6’起发射极的作用，而缓冲层3’形成基极3’。当产生这种寄生双极晶体管时，横向场效应晶体管不再能够被栅电极9’关断，晶体管从而不能恰当地工作。虚线11’示出了这种寄生双极晶体管如何能够被开启。实际上，这意味着这种现有技术晶体管的栅电极将被制成横向范围比所需要的更大，以便避免这一失效，但这会导致沟道的载流子渡越时间更长、栅电容更大、以及接通态电阻更大，导致损耗增大。
本发明优选实施方案的详细描述
以下参照图2来描述根据本发明第一优选实施方案的晶体管以及本发明本身的原理。以下将对根据本发明不同的实施方案的晶体管使用与图1中现有技术晶体管所用相同的参考号。根据图2的晶体管与根据图1的现有技术晶体管之间的主要差别在于重掺杂的p型基极层12被安排在覆盖栅电极9的沟道层4紧邻，并离漏区层6有一横向距离。基极层被金属源接触7短路到源区层5。
由于上述理由，基极层12最好被掺杂到高达溶解度极限，对于碳化硅中的掺杂剂铝，溶解度极限是1020-1021cm-3。但从所用的制造工艺的观点看，较低的掺杂水平应该是更方便，在任何情况下，掺杂浓度应该在1018cm-3以上，且1019cm-3以上更好。
图2所示的晶体管可以配备有长度非常短的栅电极9，完全可能短到0.2-0.3μm，而没有形成上述寄生双极晶体管的任何危险。这是由于源和漏之间的电场将处于晶体管被重掺杂基极层完全阻挡的关断态，以至于即使有源栅长度很小，也无法形成寄生双极晶体管。首先需要基极层的p型重掺杂，因为它应该阻挡耗尽区从源扩展到漏。基极层的横向扩展被限制，使之不延伸到漏区层6下方，为了保持低的漏-栅电容，这是需要的。而且，基极层12仅仅需要局部地覆盖栅电极。
由于上述理由，基极层12的掺杂浓度最好沿从源区层到漏区层的横向方向逐渐地或台阶地降低。而且，由于铝受主在碳化硅中具有低的热激活能，从而能够获得高的电导率，故铝是基极层的优选掺杂剂。
图3示出了根据本发明第二优选实施方案的晶体管，这是用下面将要进一步描述的横向外延方法制作的。此实施方案与图2所示实施方案的主要不同之处在于基极层12和源区层5被安排成彼此紧密接触，以及栅电极9被安排成非常靠近源区层。形成在基极层与源区层之间的pn结13具有大的电容，这为高频信号到源提供了有效的泄漏。此时，到基极层的欧姆接触7必须仅仅为流过基极层的电流的直流分量提供泄漏。由于基极层与沟道层之间的pn结在正常工作条件下被反向偏置，故基极层电流的直流分量非常小。使基极层短路到源区层的欧姆接触可以被置于远离沟道处，而不会使器件性能有任何变坏。在某些情况下，完全没有特别的短路要求来使直流基极层电流分量短路到源区层，且若衬底和缓冲层是导电的，则直流分量通过缓冲层被短路到源，且本专利权利要求的定义“所述基极层被短路到源区层”应该被解释为也覆盖了这种情况。将基极层或源区层制作成掺杂较轻，以便形成隧道二极管，亦即具有隧道效应的二极管，在其界面处导致隧道电流和大的结电容，自动地将基极层短路到源区层，这是额外的一个优点。
将栅电极9定位成非常靠近源区层5的边沿，使源电阻减小到了最小，从而将改善晶体管的接通态性能。以下描述如何制造根据图2和3的晶体管。根据图2的晶体管的制造，开始于最好用化学气相淀积(CVD)方法在半绝缘衬底层2的顶部上生长低掺杂(3×1015cm-3)的厚度为0.75μm的p型缓冲层3。然后将图4中未示出的适当的掩模加于缓冲层上，并在掩模中图形化窗口，铝离子通过所述窗口被注入，以形成图4示意地所示的深度为0.4μm的盒形分布的重掺杂p型基极层12。基极层的掺杂水平为3×1019cm-3。为此，分别以例如40、100、170、和300keV的能量以及1.3×1014cm-2、2.1×1014cm-2、2.7×1014cm-2、和6.7×1014cm-2的剂量，注入铝离子。然后清除掩模，并借助于在不低于1700℃的退火温度下进行退火而激活铝离子。之后，在基极层和缓冲层顶部外延生长n型沟道层。此层的厚度约为0.3μm，并被掺入浓度为5×1017cm-3的氮。厚度为0.15μm，而氮浓度为1×1019cm-3的源区层和漏区层，被外延生长在沟道层顶部横向分隔的位置上，其中漏区层相对于基极层横向分隔开。实际上是借助于在沟道区层顶部生长一层，然后在其上淀积掩模，并对掩模进行图形化以确定源区层和漏区层而获得的。然后将栅电极9加于沟道层顶部，至少局部覆盖基极层，而源金属接触7和漏金属接触8分别被加于源区层和漏区层上，其中前者被用来将基极层短路到源区层。这些是制造根据图2的横向场效应晶体管的方法的最重要的步骤，但此方法还包括本技术领域一般熟练人员了解的常规步骤。掺杂浓度的数值以及特征尺寸仅仅是作为示例而给出的，准确的指标来自所需功率和频率响应的更详细的说明书。
以下参照图5-9来简要地描述如何根据优选方法制造根据图3所示优选实施方案的晶体管。此方法开始时用CVD方法在衬底层2的顶部上外延生长p型缓冲层3和n型层14。然后贯穿此外延生长的二层进行台面腐蚀，以便形成台阶或沟槽20(见图5)，其较低的第一部分15具有暴露的衬底，而较高的第二部分16顶部上具有所述的n型层14。之后，在被腐蚀的台面结构的顶部，外延生长重掺杂的p型基极层12和重掺杂的n型源区层5(见图6)。再如图7所示，在台面结构较低的第一部分上淀积由例如SiO2组成的保护层17，至少达到较高的第二部分的高度。然后从所述较高的第二部分腐蚀掉二个重掺杂的n型和p型上层，同时将它们留在连接此二个部分的台面侧壁(沟槽侧壁)21上以及在较低的第一部分上，如图8所示。再清除保护层，并在台面结构的顶部上外延生长n型沟道层4。在施加掩模并恰当地图形化之后，用离子注入方法在所述第二部分中离基极层和离源区层一定距离处形成重掺杂的n型漏区层。n型掺杂剂也穿过沟道层4被注入到源区层5中，以便产生在源区层与源区接触之间提供低阻接触的重掺杂n型层18。最后，如图3所示，栅电极被加于沟道层顶部上，并如图3所示，源接触和漏接触被加于源区层和漏区层的顶部上。
图10示意地示出了根据本发明第三优选实施方案的晶体管，它与已经描述的晶体管的主要差别在于栅电极9被例如由SiO2、AlN、氮化硅、氧化铝、或它们的组合组成的绝缘层19分隔于沟道层。带有这种MIS结构的晶体管能够具有比图2和3所示的金属-半导体场效应晶体管更好的高温性能，且能够被用于高温电子应用中。
根据图10的晶体管可以通过图11-15所示的工序来制造，开始时，将低掺杂的p型缓冲层3生长到半绝缘衬底2上。然后以相同于图3的实施方案的方式，用横向外延和整平方法，形成p型基极层12和源区层5。如图13所示，再在基极层和源区层的顶部上外延生长n型沟道层4。借助于注入氮以提供1018cm-3以上的浓度而制作重掺杂的源接触区和漏接触区6和18。然后在大约1700℃下进行退火。再在此结构的顶部淀积或生长绝缘层，并将其图形化成图15所示的外貌。最后，借助于淀积栅电极、源金属接触、和漏金属接触而获得根据图10的最终结构。
本发明当然完全不局限于上述的优选实施方案，而是对本技术领域一般熟练人员来说显然能够作出各种修正而不偏离所附权利要求定义的本发明的基本构思。
只要保持漏区层与基极层之间的横向间隔以及基极层与栅电极至少部分覆盖的条件，则重掺杂的基极层沿横向方向相对于漏区层和相对于栅电极的扩展就可以被改变。
而且，要强调的是，附图所示的晶体管的不同的层的相互比例仅仅是为了清晰而选定的，实际上可以是完全不同的。
Claims (31)
1.一种用于高开关频率的碳化硅横向场效应晶体管，它包含横向分隔开的重掺杂n型源区层(5)和漏区层(6)、掺杂浓度较低的横向延伸并将源区层与漏区层互连以便在晶体管处于接通态时使电流在这些层之间传导的n型沟道层(4)、以及安排来通过改变施加到栅电极的电位而控制沟道层的性质成为导电或截止的栅电极(9)，其特征在于，它还包含重掺杂p型基极层(12)，所述基极层紧邻沟道层排列并位于沟道层的下方，至少部分与栅电极重叠且横向离漏区层一定距离，所述基极层被短路到源区层。
2.根据权利要求1的晶体管，其特征在于，所述基极层(12)被安排成至少部分地在沟道层(4)下方。
3.根据权利要求2的晶体管，其特征在于，栅电极(9)被安排在至少部分沟道层(4)上。
4.根据权利要求1-3中任何一个的晶体管，其特征在于，基极层(12)与栅电极(9)完全重叠。
5.根据权利要求1-3中任何一个的晶体管，其特征在于，所述基极层(12)的掺杂浓度在其横向延伸范围的至少一部分上沿从源区层(5)到漏区层(6)的横向方向逐渐地或台阶地降低。
6.根据权利要求1-3中任何一个的晶体管，其特征在于，所述基极层(12)的掺杂浓度为1018cm-3以上。
7.根据权利要求1-3中任何一个的晶体管，其特征在于，所述基极层(12)掺杂有铝。
8.根据权利要求1-3中任何一个的晶体管，其特征在于，它还包含将沟道层(4)与衬底隔离的p型缓冲层(3)。
9.根据权利要求1-3中任何一个的晶体管，其特征在于，栅电极(9)被排列在沟道层(4)紧邻。
10.根据权利要求1-3中任何一个的晶体管，其特征在于，它包含排列在栅电极(9)和沟道层(4)之间的绝缘层(19)。
11.根据权利要求1-3中任何一个的晶体管，其特征在于，至少部分源区层(5)被排列在基极层(12)紧邻，以便在其间形成pn结(13)。
12.根据权利要求11的晶体管，其特征在于，源区层(5)和基极层(12)被安排来在其间形成垂直的pn结(13)。
13.根据权利要求11的晶体管，其特征在于，它包含沟槽(20)，且当沿沟槽的垂直侧壁(21)上的横向方向看时，源区层(5)被排列在基极层(12)的顶部上。
14.根据权利要求1-3中任何一个的晶体管，其特征在于，源区层(5)在沟道层(4)下方横向延伸到栅电极(9)。
15.根据权利要求1-3中任何一个的晶体管，其特征在于，它包含从上具有加于其垂直侧壁(21)处的源区层(5)的垂直沟槽(20)，且形成相对的垂直的沟槽侧壁的碳化硅的晶面是结晶学对称的。
16.根据权利要求1-3中任何一个的晶体管，其特征在于，栅电极(9)的横向延伸小于1.5μm。
17.根据权利要求1-3中任何一个的晶体管，其特征在于，它被构造成用来开关1MHz以上的频率。
18.一种制造碳化硅横向场效应晶体管的方法，所述晶体管包含横向分隔开的重掺杂n型源区层(5)和漏区层(6)、掺杂浓度较低的横向延伸并将源区层与漏区层互连以便在晶体管处于接通态时使电流在这些层之间传导的n型沟道层(4)、以及安排来通过改变施加到栅电极的电位而控制沟道层的性质成为导电或截止的栅电极(9)，其特征在于，沟道层(4)被外延生长在图形化的p型基极层(12)，亦即具有有限的横向扩展的基极层的顶部上。
19.根据权利要求18的方法，其特征在于，用注入方法来制作漏区层和源区层(5，6)。
20.根据权利要求18的方法，还包含下列步骤：
1)在衬底层(2)的顶部上外延生长p型掺杂的缓冲层(3)，
2)将掩模加于缓冲层上，并在掩模中图形化窗口，
3)将p型掺杂剂注入到所述窗口下方的缓冲层的表面层中，以形成重掺杂的p型基极层(12)，
4)清除掩模，并对注入层进行退火以电激活被注入的掺杂剂，
5)在基极层和缓冲层顶部上外延生长n型沟道层(4)，
6)在沟道层顶部上横向分隔开的位置处外延生长源区层(5)和漏区层(6)，其中漏区层离基极层有一横向距离，并将基极层短路到源区层，
7)将栅电极(9)加于沟道层(4)的顶部上，至少部分覆盖所述基极层(12)，并将源接触(7)和漏接触(8)分别加于源区层和漏区层上。
21.根据权利要求18的方法，它包含下列步骤：
1)在衬底层(2)的顶部上按所述顺序外延生长p型缓冲层(3)和n型层(14)，
2)贯穿所述外延生长的二层进行台面腐蚀，以便形成台阶，其较低的第一部分(15)具有暴露的衬底，而较高的第二部分(16)顶部上具有所述的n型层，
3)按所述顺序，在被腐蚀的台面结构的顶部上外延生长重掺杂的p型基极层(12)和重掺杂的n型源区层(5)，
4)在台面结构的较低的第一部分上淀积保护层(17)，至少达到较高的第二部分的高度，
5)从所述较高的第二部分腐蚀掉二个重掺杂的n型和p型上层，同时将它们留在连接此二个部分的台面侧壁上以及在较低的第一部分上，
6)清除保护层，并在台面结构的顶部上外延生长n型沟道层(4)，
7)将重掺杂的n型漏区层(6)加于离所述基极层(12)和所述源区层(5)有一横向距离的所述第二部分处，
8)将栅电极(9)加于沟道层(4)的顶部上，至少部分覆盖所述基极层，并将源接触(7)和漏接触(8)分别加于源区层和漏区层的顶部上。
22.根据权利要求21的方法，其特征在于，借助于将n型掺杂剂注入到所述第二部分(16)的限定区域中，来施加漏区层(6)。
23.根据权利要求21或22的方法，其特征在于，在步骤6)之后，为了产生延伸穿过沟道层并进入源区层的重掺杂n型层(18)，借助于以大剂量将n型掺杂剂注入到所述第一部分中，来建立源区层与源接触之间的低阻接触。
24.根据权利要求20-22中任何一个的方法，其特征在于，铝被用作所述重掺杂的p型基极层(12)的掺杂剂。
25.根据权利要求20-22中任何一个的方法，其特征在于，所述重掺杂的p型基极层(12)被制作成掺杂浓度在1019cm-3以上。
26.根据权利要求1-3中任何一个的晶体管在开关1MHz以上，最好是1GHz以上的高频中的一种应用。
27.根据权利要求1-3中任何一个的晶体管在开关功率为1W以上的高频信号中的一种应用。
28.根据权利要求1-3中任何一个的晶体管在移动电话基站中的一种应用。
29.根据权利要求1-3中任何一个的晶体管在雷达中的一种应用。
30.根据权利要求1-3中任何一个的晶体管在微波加热中的一种应用。
31.根据权利要求1-3中任何一个的晶体管在产生气体等离子体过程中的一种应用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE99003584 | 1999-02-03 | ||
| SE9900358A SE9900358D0 (sv) | 1999-02-03 | 1999-02-03 | A lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1339173A CN1339173A (zh) | 2002-03-06 |
| CN1146969C true CN1146969C (zh) | 2004-04-21 |
Family
ID=20414342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008034044A Expired - Fee Related CN1146969C (zh) | 1999-02-03 | 2000-02-01 | 碳化硅横向场效应晶体管和制造方法及其使用 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP1163696B1 (zh) |
| JP (1) | JP5038556B2 (zh) |
| KR (1) | KR100629020B1 (zh) |
| CN (1) | CN1146969C (zh) |
| AT (1) | ATE476752T1 (zh) |
| CA (1) | CA2361752C (zh) |
| DE (1) | DE60044776D1 (zh) |
| HK (1) | HK1042378B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5623898B2 (ja) * | 2010-12-21 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE102017102127B4 (de) * | 2017-02-03 | 2023-03-09 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur |
| CN116387348B (zh) * | 2023-04-27 | 2023-10-27 | 南京第三代半导体技术创新中心有限公司 | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270554A (en) * | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
| JP3471823B2 (ja) * | 1992-01-16 | 2003-12-02 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| US5569937A (en) * | 1995-08-28 | 1996-10-29 | Motorola | High breakdown voltage silicon carbide transistor |
| SE9601178D0 (sv) * | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A field controlled semiconductor device of SiC and a method for production thereof |
-
2000
- 2000-02-01 AT AT00906825T patent/ATE476752T1/de not_active IP Right Cessation
- 2000-02-01 DE DE60044776T patent/DE60044776D1/de not_active Expired - Lifetime
- 2000-02-01 CN CNB008034044A patent/CN1146969C/zh not_active Expired - Fee Related
- 2000-02-01 JP JP2000597836A patent/JP5038556B2/ja not_active Expired - Lifetime
- 2000-02-01 KR KR1020017009812A patent/KR100629020B1/ko active IP Right Grant
- 2000-02-01 EP EP00906825A patent/EP1163696B1/en not_active Expired - Lifetime
- 2000-02-01 CA CA2361752A patent/CA2361752C/en not_active Expired - Lifetime
-
2002
- 2002-05-31 HK HK02104058.9A patent/HK1042378B/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HK1042378A1 (en) | 2002-08-09 |
| JP2002536832A (ja) | 2002-10-29 |
| DE60044776D1 (de) | 2010-09-16 |
| HK1042378B (zh) | 2005-02-25 |
| EP1163696A1 (en) | 2001-12-19 |
| JP5038556B2 (ja) | 2012-10-03 |
| EP1163696B1 (en) | 2010-08-04 |
| ATE476752T1 (de) | 2010-08-15 |
| CN1339173A (zh) | 2002-03-06 |
| KR100629020B1 (ko) | 2006-09-27 |
| KR20010094754A (ko) | 2001-11-01 |
| CA2361752A1 (en) | 2000-08-10 |
| CA2361752C (en) | 2011-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524809C (zh) | 场效应晶体管半导体器件 | |
| US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
| US10593813B2 (en) | Vertical rectifier with added intermediate region | |
| US20160181391A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN101855726A (zh) | 具有台面结构及包含台面台阶的缓冲层的功率半导体器件 | |
| EP1033756A2 (en) | Semiconductor device having a lightly doped layer and power converter comprising the same | |
| US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
| US6127695A (en) | Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor | |
| US20110101374A1 (en) | Monolithic high voltage switching devices and related methods of fabricating the same | |
| EP4189744A2 (en) | Design and manufacture of improved power devices | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN1146969C (zh) | 碳化硅横向场效应晶体管和制造方法及其使用 | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| CN114628525B (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| EP3881360B1 (en) | Insulated gate bipolar transistor | |
| CN101512738B (zh) | 半导体器件和形成半导体器件的方法 | |
| CN112164718A (zh) | 具有控制栅保护层的分离栅器件及其制造方法 | |
| CN117352557B (zh) | 一种集成式sgt mosfet及其制备工艺 | |
| EP0890183B1 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| CN117497580B (zh) | 一种异质结碳化硅igbt器件及其制备方法、芯片 | |
| CN113964186A (zh) | 一种肖特基超结半导体器件及其制造方法 | |
| CN118198134A (zh) | 一种上下分栅碳化硅场效应晶体管结构及其制造方法 | |
| CN118507524A (zh) | 一种集成SBD的SiC场效应晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: AMDS STOCK CO., LTD. Free format text: FORMER OWNER: ACREO AB Effective date: 20030618 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030618 Address after: The country of Sweden Applicant after: AMDS AB Address before: The country of Sweden Applicant before: Acreo AB |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1042378 Country of ref document: HK |
|
| C56 | Change in the name or address of the patentee |
Owner name: PURE SEMICONDUCTOR STOCK CORPORATION Free format text: FORMER NAME OR ADDRESS: AMDS STOCK CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: The country of Sweden Patentee after: Pure semiconductor Co Address before: The country of Sweden Patentee before: AMDS AB |
|
| C56 | Change in the name or address of the patentee |
Owner name: KERUI SWEDEN STOCK CO., LTD. Free format text: FORMER NAME OR ADDRESS: PURE SEMICONDUCTOR STOCK CORPORATION |
|
| CP03 | Change of name, title or address |
Address after: The country of Sweden Patentee after: CREE Sweden AG Address before: The country of Sweden Patentee before: Pure semiconductor Co |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040421 Termination date: 20140201 |