CN116722040A - 一种增强型GaN基HEMT器件结构及其制备方法 - Google Patents

一种增强型GaN基HEMT器件结构及其制备方法 Download PDF

Info

Publication number
CN116722040A
CN116722040A CN202310545127.0A CN202310545127A CN116722040A CN 116722040 A CN116722040 A CN 116722040A CN 202310545127 A CN202310545127 A CN 202310545127A CN 116722040 A CN116722040 A CN 116722040A
Authority
CN
China
Prior art keywords
gan
layer
buffer layer
region
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310545127.0A
Other languages
English (en)
Inventor
曹艳荣
马毛旦
吕航航
王志恒
张新祥
陈川
吴琳姗
吕玲
郑雪峰
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310545127.0A priority Critical patent/CN116722040A/zh
Publication of CN116722040A publication Critical patent/CN116722040A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种增强型GaN基HEMT器件结构及其制备方法，包括：依次位于SiC衬底层上的AlN成核层和GaN缓冲层；N+GaN区，位于GaN缓冲层中；GaN凸台，位于GaN缓冲层上，且其紧接N+GaN区；源电极和漏电极，分别位于GaN缓冲层两端的表面；AlGaN势垒层，位于源电极和漏电极之间的GaN缓冲层、GaN凸台和N+GaN区上；SiN钝化层，位于源电极和漏电极之间的AlGaN势垒层上；栅电极，贯穿SiN钝化层位于AlGaN势垒层上，且与GaN凸台正相对；其中，N+GaN区，位于漏电极和栅电极之间的GaN缓冲层中。本发明是一种新型的增强型GaN基HEMT器件结构，具有较高的器件性能。

Description

一种增强型GaN基HEMT器件结构及其制备方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种增强型GaN基HEMT器件结构及其制备方法。
背景技术
高频、高功率、高能效半导体电子器件一直是半导体领域重要的发展目标，它们在移动通信、轨道交通、能源互联网、新一代通用电源、国防军工等领域具有重大的应用价值。从20世纪60年代起电子器件发展经历了第一代Si基器件到第二代GaAs基、InP基器件，对信息技术和产业的发展产生了巨大的推动作用，而进入新世纪以来，随着信息技术的迅猛发展以及器件使用环境的日益苛刻，人们对电子器件的性能要求也在不断提高。尽管目前Si基器件仍然是电力电子设备中最常用的器件，但在过去几十年的研究发展中，其性能已基本到达极限，器件结构的改善，制造工艺的创新也再难提升总体性能。因此，要使下一代电力电子设备满足高频、高效、耐高温、耐高压以及高功率密度等要求，电子器件需要用到更具有优越性能的第三代半导体材料。GaN作为第三代宽禁带半导体材料，其禁带宽度、电子迁移速度、击穿电场和工作温度等皆远大于Si与GaAs，具有作为电力电子器件和射频器件的先天优势。近年来，GaN基HEMT器件由于其高频、高功率以及开关速度快等优异性能在功率、微波射频器件等领域表现出巨大的应用潜力，逐渐成为高频、高温、高效率、抗辐射等领域的热门研究对象，良好的性能使其在消费类电子产品、轨道交通、工业设备及通信基站等领域的应用前景十分广阔。
对于GaN基HEMT器件，由于AlGaN/GaN异质结界面处存在压电极化和自发极化效应，沟道中会产生大量二维电子气(2DEG)，导致GaN基HEMT器件在无偏置情况下仍会存在天然的导电沟道，使器件在零偏压下处于导通状态，所以常规的GaN基HEMT器件为耗尽型(D型)。然而出于降低关态损耗以及简化驱动器电路等原因，器件通常在高频、高功率的应用环境中需要保持常关状态。同时随着器件集成度越来越高，增强型器件的节能、设计简便等优点日益突出，而目前实现增强型器件的手段都会引入一系列可靠性问题，如栅控能力下降、导通电阻增加、输出电流下降、极端环境下特性退化严重等，这些问题严重阻碍了增强型器件的实际应用。因此，针对GaN基HMET器件实现增强型的方式尚需深入研究，在保证阈值电压为正值的前提下，设计新器件结构来尽可能提高器件的输出电流、功率密度、栅极控制能力，抑制器件在高温、高场环境下的特性退化十分有必要。具体地：
文献“Uemoto Y,Hikita M,Ueno H,et al.Gate injection transistor(GIT)—Anormally-off AlGaN/GaN power transistor using conductivity modulation[J].IEEE Transactions on Electron Devices,2007,54(12):3393-3399.”中首次通过P-GaN帽层结构实现了增强型GaN基HEMT器件，具体地：帽层结构主要通过在AlGaN势垒层上方淀积一层Mg离子掺杂的P-GaN帽层，再在该帽层上蒸发栅极金属；在零偏压的情况下，P-GaN帽层可以将异质结界面处的导带能量提升到费米能级以上，耗尽栅下2DEG，导致栅下有效沟道夹断，实现增强型器件；文献“Hamady S.New concepts for normally-off powergallium nitride(GaN)high electron mobility transistor(HEMT)[D].UniversiteToulouse III Paul Sabatier,2014”中首次通过薄势垒结构实现了增强型器件，具体地：薄势垒结构是通过减小AlGaN势垒层厚度，使得势垒层的极化电荷密度下降，而当降低至一定值时，器件的沟道散射机制导致二维电子气消失；从能带结构上看，则因势垒层的导带能量严重下降，使得AlGaN/GaN异质结处的导带上升到费米能级以上，使原本存在的二维量子阱消失，从而耗尽栅下2DEG，实现增强型器件；文献“Cai Y,Zhou Y,Chen K J,et al.High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasmatreatment[J].IEEE Electron Device Letters,2005,26(7):435-437.”中首次通过F离子注入工艺实现了增强型器件，具体地：F离子注入技术通常是在栅极金属蒸发前通过离子注入技术对栅下AlGaN势垒层注入一定剂量的F离子；由于F离子呈现负电性，进入到AlGaN势垒层中的F离子会形成带负电的固定电荷，进而耗尽栅下沟道电子，形成增强型器件。
但是，上述提出的方法存在以下问题：
(1)、P-GaN帽层结构一方面需要较高的Mg离子掺杂技术水平，实现离子掺杂浓度、深度的精准控制，工艺较为复杂；另一方面该结构器件会增加栅极金属到沟道的距离，削弱栅极下方到沟道之间的电场强度，影响器件的栅控能力，同时寄生电容还会影响器件的频率特性，而目前这一问题仍无法得到有效解决。
(2)、传统的薄势垒结构器件都面临着沟道电子密度较低、导通电阻较大等问题，导致器件的输出特性出现严重退化；并且由于薄势垒结构的AlGaN/GaN界面量子阱较浅，使得器件的泄漏电流增加，器件的可靠性下降，限制了薄势垒结构的广泛应用。
(3)、F离子注入工艺形成的增强型GaN基HEMT器件能够实现较高的阈值电压，然而离子注入会形成大量界面态，产生大量晶格损伤，引起沟道电子迁移率大幅下降；同时F离子容易形成稳定络合物，导致器件特性的稳定性变差，器件可靠性仍需进一步改善。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种增强型GaN基HEMT器件结构及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明实施例提供了一种增强型GaN基HEMT器件结构，包括：
SiC衬底层；以及依次位于所述SiC衬底层上的AlN成核层和GaN缓冲层；
N+GaN区，位于所述GaN缓冲层中，且其上表面与所述GaN缓冲层的上表面齐平；
GaN凸台，位于所述GaN缓冲层上，且其紧接所述N+GaN区；
源电极和漏电极，分别位于所述GaN缓冲层两端的表面；
AlGaN势垒层，位于所述源电极和所述漏电极之间的所述GaN缓冲层、所述GaN凸台和所述N+GaN区上；
SiN钝化层，位于所述源电极和所述漏电极之间的所述AlGaN势垒层上；
栅电极，贯穿所述SiN钝化层位于所述AlGaN势垒层上，且与所述GaN凸台正相对；
其中，所述N+GaN区，位于所述漏电极和所述栅电极之间的所述GaN缓冲层中。
在本发明的一个实施例中，所述N+GaN区的掺杂浓度为1×1015cm-3～1×1019cm-3、掺杂深度为0.1μm～0.8μm。
在本发明的一个实施例中，所述GaN凸台的厚度为0.002μm～0.008μm。
在本发明的一个实施例中，所述AlGaN势垒层的厚度为0.01μm～0.03μm。
在本发明的一个实施例中，所述栅电极与所述源电极之间的间隔为0.5μm～1.5μm。
在本发明的一个实施例中，所述栅电极与所述漏电极之间的间隔为3.5μm～4.5μm。
在本发明的一个实施例中，所述器件结构的导通电阻为3.57Ω、最大输出电流达到了1.26A、最大跨导达到了0.672S。
第二方面，本发明实施例提供了一种增强型GaN基HEMT器件结构的制备方法，包括：
在SiC衬底层上依次生长AlN成核层、GaN缓冲层；
在部分所述GaN缓冲层表面进行N型掺杂以在所述GaN缓冲层中形成N+GaN区；
在未进行N型掺杂的所述GaN缓冲层上生长一层薄GaN层，并刻蚀形成GaN凸台；
在所述GaN缓冲层、所述GaN凸台和所述N+GaN区上生长AlGaN势垒层，并减薄所述GaN凸台上的AlGaN势垒层，使其平面化；
刻蚀除去源漏电极区域的AlGaN势垒层，并在所述源漏电极区域进行源漏金属沉积形成源电极和漏电极；
在所述源电极和所述漏电极之间的所述AlGaN势垒层上生长SiN钝化层；
刻蚀除去与所述GaN凸台正相对的栅电极区域的SiN钝化层，并在所述栅电极区域进行栅金属沉积形成栅电极；
其中，所述N+GaN区，是对所述漏电极与所述栅电极之间的GaN缓冲层进行N型掺杂而形成。
在本发明的一个实施例中，在部分所述GaN缓冲层表面进行N型掺杂以在所述GaN缓冲层中形成N+GaN区，包括：
在部分所述GaN缓冲层表面进行掺杂浓度为1×1015cm-3～1×1019cm-3、掺杂深度为0.1μm～0.8μm的N型掺杂以在所述GaN缓冲层中形成N+GaN区。
在本发明的一个实施例中，在未进行N型掺杂的所述GaN缓冲层上生长一层薄GaN层，包括：
在未进行N型掺杂的所述GaN缓冲层上生长一层厚度为0.002μm～0.008μm的薄GaN层。
本发明的有益效果：
本发明提出的增强型GaN基HEMT器件结构，是一种新型的增强型GaN基HEMT器件结构，具体地：该器件结构包括SiC衬底层；以及依次位于SiC衬底层上的AlN成核层和GaN缓冲层；N+GaN区，位于GaN缓冲层中，且其上表面与GaN缓冲层的上表面齐平；GaN凸台，位于GaN缓冲层上，且其紧接N+GaN区；源电极和漏电极，分别位于GaN缓冲层两端的表面；AlGaN势垒层，位于源电极和漏电极之间的GaN缓冲层、GaN凸台和N+GaN区上；SiN钝化层，位于源电极和漏电极之间的AlGaN势垒层上；栅电极，贯穿SiN钝化层位于AlGaN势垒层上，且与GaN凸台正相对；其中，N+GaN区，位于漏电极和栅电极之间的GaN缓冲层中。
可见，本发明在AlGaN势垒层中引入GaN凸台，GaN凸台能够有效降低AlGaN势垒层的厚度，从而减弱栅电极下方AlGaN/GaN异质结中的极化效应，耗尽栅电极下方的沟道电子，实现增强型器件；同时栅电极与沟道中二维电子气的距离大大被缩短，能够有效增强器件的栅电极控制能力，降低器件的导通电阻，改善器件的跨导特性以及开关比，降低器件的关态损耗；并且这样的GaN凸台设计能够有效增加沟道电子的不连续性，保证增强型器件实现稳定的阈值电压，提高器件在高温、高场等极端环境下的可靠性；通过改变器件中GaN凸台的厚度以及N+GaN区的掺杂浓度，能够实现可控的阈值电压以及输出电流等参数，便于控制器件的开关、频率以及输出等特性，器件的应用领域以及环境更加灵活；本发明在栅电极-漏电极下方的GaN缓冲层中设计有N+GaN区，其可以有效避免栅电极沟道电子密度较低引起的输出电流下降、导通电阻增加等问题，N+GaN区设计能够提高GaN缓冲层中自由电子浓度，补偿沟道中的二维电子气，提高器件的输出电流，避免由于栅电极下方极化效应削弱引起输出电流密度下降的问题；
与P-GaN帽层结构、薄AlGaN势垒结构相比，本发明一方面能够有效避免了P-GaN帽层带来的栅控能力下降、寄生电容增加等问题，可以改善器件的电学可靠性，另一方面本发明仅对栅电极下方的AlGaN势垒层进行减薄处理，能够避免薄势垒结构器件中极化效应较弱引起输出电流下降、导通电阻增加等问题，保证器件的输出电流特性不受太大影响，而与F离子注入结构相比，本发明未引入F离子等额外对器件载流子迁移率或稳定性有影响的杂质，保留了GaN基HEMT器件载流子迁移率高、高场以及高温环境下稳定性强的优点，并能够有效提高器件的栅极控制能力。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种增强型GaN基HEMT器件结构的示意图；
图2是常规耗尽型GaN基HEMT器件的输出电流与跨导随栅极电压的变化曲线示意图；
图3是本发明实施例提供的增强型GaN基HEMT器件的输出电流与跨导随栅极电压的变化曲线示意图；
图4是常规耗尽型GaN基HEMT器件的输出电流随漏极电压的变化曲线示意图；
图5是本发明实施例提供的增强型GaN基HEMT器件的输出电流随漏极电压的变化曲线示意图；
图6是本发明实施例提供的一种增强型GaN基HEMT器件结构的制备方法流程示意图；
图7(a)～图7(l)是本发明实施例提供的增强型GaN基HEMT器件结构的制备过程对应的结构示意图。
1-SiC衬底层；2-AlN成核层；3-GaN缓冲层；4-N+GaN区；5-GaN凸台；6-AlGaN势垒层；7-SiN钝化层；8-源电极；9-漏电极；10-栅电极。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
针对背景技术实现增强型器件工艺、结构中存在的不足之处，并考虑到实际工艺与技术水平，本发明实施例设计了一种新型的增强型GaN基HEMT器件结构来解决上述问题。请参见图1，本发明实施例提供了一种增强型GaN基HEMT器件结构，包括：
SiC衬底层1；以及依次位于SiC衬底层1上的AlN成核层2和GaN缓冲层3；
N+GaN区4，位于GaN缓冲层3中，且其上表面与GaN缓冲层3的上表面齐平；
GaN凸台5，位于GaN缓冲层3上，且其紧接N+GaN区4；
源电极8和漏电极9，分别位于GaN缓冲层3两端的表面；
AlGaN势垒层6，位于源电极8和漏电极9之间的GaN缓冲层3、GaN凸台5和N+GaN区4上；
SiN钝化层7，位于源电极8和漏电极9之间的AlGaN势垒层6上；
栅电极10，贯穿SiN钝化层7位于AlGaN势垒层6上，且与GaN凸台5正相对；
其中，N+GaN区4，位于漏电极9和栅电极10之间的GaN缓冲层3中。
优选地，SiC衬底层1的厚度为0.3μm。
优选地，AlN成核层2厚度为0.05μm～0.15μm；更优选地，AlN成核层2的厚度为0.1μm。
优选地，GaN缓冲层3的厚度为0.5μm～2μm；更优选地，GaN缓冲层3的厚度为1.3μm。
优选地，N+GaN区4的掺杂浓度为1×1015cm-3至1×1019cm-3、掺杂深度为0.1μm～0.8μm；更优选地，N+GaN区4的掺杂浓度为1×1018cm-3、掺杂深度为0.4μm。
优选地，GaN凸台5的厚度为0.002μm～0.008μm；更优选地，GaN凸台5的厚度为0.006μm。
优选地，AlGaN势垒层6的厚度为0.01μm～0.03μm；更优选地，AlGaN势垒层6的厚度为0.02μm。
优选地，源电极8、漏电极9的材料为Ti/Al/Ni/Au叠层金属；源电极8、漏电极9的宽度为0.5μm～1.5μm。
优选地，栅电极10的材料为Ni/Au叠层金属；栅电极10的厚度为0.05μm/0.23μm、宽度为0.5μm～1.5μm的栅电极10。
优选地，SiN钝化层7的厚度与栅电极10的厚度相同；源电极8、漏电极9的厚度为栅电极10的厚度与AlGaN势垒层6的厚度之和。
优选地，栅电极10与源电极8之间的间隔为0.5μm～1.5μm，栅电极10与漏电极9之间的间隔为3.5μm～4.5μm，更优选地，栅电极10与源电极8之间的间隔为1μm，栅电极10与漏电极9之间的间隔为4μm。
利用SILVACO TCAD仿真软件进行合理优化，得到器件的上述关键最优参数，并通过SILVACO TCAD仿真软件对本发明实施例提出的增强型GaN基HEMT器件进行特性仿真：在漏电极9的电压为5V时，常规耗尽型器件与本发明新结构器件的输出电流以及跨导随栅极电压的变化曲线如图2、图3所示，仿真结果显示该新结构GaN器件的阈值电压Vth为0.635V，已经实现增强型。本发明实施例提出的新结构器件的最大输出电流Idmax为1.26A，提高了28.92％；最大跨导Gmmax为0.672S，提高了101.52％。常规耗尽型器件与本发明新结构器件的输出电流随漏极电压的变化曲线如图4、图5所示，仿真结果表明新结构器件的导通电阻为3.57Ω，降低了29.43％。可以看出本发明实施例提出的新结构器件，可以实现阈值电压为正值的同时提高了器件的输出电流、栅极控制能力以及输出功率密度。
综上所述，本发明实施例提出的增强型GaN基HEMT器件结构，是一种新型的增强型GaN基HEMT器件结构，具体地：该器件结构包括SiC衬底层1；以及依次位于SiC衬底层1上的AlN成核层2和GaN缓冲层3；N+GaN区4，位于GaN缓冲层3中，且其上表面与GaN缓冲层3的上表面齐平；GaN凸台5，位于GaN缓冲层3上，且其紧接N+GaN区4；源电极8和漏电极9，分别位于GaN缓冲层3两端的表面；AlGaN势垒层6，位于源电极8和漏电极9之间的GaN缓冲层3、GaN凸台5和N+GaN区4上；SiN钝化层7，位于源电极8和漏电极9之间的AlGaN势垒层6上；栅电极10，贯穿SiN钝化层7位于AlGaN势垒层6上，且与GaN凸台5正相对；其中，N+GaN区4，位于漏电极9和栅电极10之间的GaN缓冲层3中。
可见，本发明实施例在AlGaN势垒层6中引入GaN凸台5，GaN凸台5能够有效降低AlGaN势垒层6的厚度，从而减弱栅电极10下方AlGaN/GaN异质结中的极化效应，耗尽栅电极10下方的沟道电子，实现增强型器件；同时栅电极10与沟道中二维电子气的距离大大被缩短，能够有效增强器件的栅电极10控制能力，降低器件的导通电阻，改善器件的跨导特性以及开关比，降低器件的关态损耗；并且这样的GaN凸台5设计能够有效增加沟道电子的不连续性，保证增强型器件实现稳定的阈值电压，提高器件在高温、高场等极端环境下的可靠性；通过改变器件中GaN凸台5的厚度以及N+GaN区4的掺杂浓度，能够实现可控的阈值电压以及输出电流等参数，便于控制器件的开关、频率以及输出等特性，器件的应用领域以及环境更加灵活；本发明实施例在栅电极10-漏电极9下方的GaN缓冲层3中设计有N+GaN区4，其可以有效避免栅电极10沟道电子密度较低引起的输出电流下降、导通电阻增加等问题，N+GaN区4设计能够提高GaN缓冲层3中自由电子浓度，补偿沟道中的二维电子气，提高器件的输出电流，避免由于栅电极10下方极化效应削弱引起输出电流密度下降的问题；
与P-GaN帽层结构、薄AlGaN势垒结构相比，本发明实施例一方面能够有效避免了P-GaN帽层带来的栅控能力下降、寄生电容增加等问题，可以改善器件的电学可靠性，另一方面本发明实施例仅对栅电极10下方的AlGaN势垒层6进行减薄处理，能够避免薄势垒结构器件中极化效应较弱引起输出电流下降、导通电阻增加等问题，保证器件的输出电流特性不受太大影响，而与F离子注入结构相比，本发明实施例未引入F离子等额外对器件载流子迁移率或稳定性有影响的杂质，保留了GaN基HEMT器件载流子迁移率高、高场以及高温环境下稳定性强的优点，并能够有效提高器件的栅极控制能力。
第二方面，请参见图6，本发明实施例提供了一种增强型GaN基HEMT器件结构的制备方法，包括：
S10、在SiC衬底层1上依次生长AlN成核层2、GaN缓冲层3。
如图7(a)所示，本发明实施例在厚度为0.3μm的SiC衬底层1表面，利用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，简称MOCVD)或者分子束外延(Molecular Beam Epitaxy，简称MBE)技术外延生长厚度为0.05μm～0.15μm的AlN成核层2，更优选地，生长厚度为0.1μm的AlN成核层2。
如图7(b)所示，本发明实施例在AlN成核层2表面，利用MOCVD或MBE技术生长厚度为0.5μm～2μm的GaN缓冲层3，更优选地，生长厚度为1.3μm的GaN缓冲层3。
S20、在部分GaN缓冲层3表面进行N型掺杂以在GaN缓冲层3中形成N+GaN区4。
如图7(c)所示，本发明实施例利用离子注入工艺，在部分GaN缓冲层3表面进行N型掺杂，掺杂浓度为1×1015cm-3～1×1019cm-3、掺杂深度为0.1μm～0.8μm，更优选地，掺杂浓度为1×1018cm-3、掺杂深度为0.4μm，以形成栅漏区域的GaN缓冲层3的N型掺杂，即N+GaN区4。
S30、在未进行N型掺杂的GaN缓冲层3上生长一层薄GaN层，并刻蚀形成GaN凸台5。
如图7(d)所示，本发明实施例在GaN缓冲层3表面，利用MOCVD或MBE技术生长一层厚度为0.002μm～0.008μm的薄GaN层，更优选地，生长一层厚度为0.006μm的薄GaN层。
然后，如图7(e)所示，使用电感耦合等离子体(Inductively Coupled Plasma，简称ICP)刻蚀工艺去除栅源和栅漏区域的薄GaN层后形成GaN凸台5。
S40、在GaN缓冲层3、GaN凸台5和N+GaN区4上生长AlGaN势垒层6，并减薄GaN凸台5上的AlGaN势垒层6，使其平面化。
如图7(f)所示，本发明实施例在GaN缓冲层3、GaN凸台5和N+GaN区4表面，利用MOCVD或MBE技术生长厚度为0.01μm～0.03μm的AlGaN势垒层6，更优选地，生长厚度为0.02μm的AlGaN势垒层6。
接着，如图7(g)所示，采用ICP刻蚀工艺去除GaN凸台5上的部分AlGaN势垒层6，使其平面化。
S50、刻蚀除去源漏电极区域的AlGaN势垒层6，并在源漏电极区域进行源漏金属沉积形成源电极8和漏电极9。
如图7(h)所示，本发明实施例采用ICP刻蚀工艺刻蚀除去源漏电极区域的AlGaN势垒层6。
接着，如图7(i)所示，在采用金属蒸镀工艺在源漏电极区域进行源漏金属比如Ti/Al/Ni/Au叠层金属淀积形成厚度为0.02μm/0.18μm/0.055μm/0.045μm、宽度为0.5μm～1.5μm的源电极8、漏电极9。
S60、在源电极8和漏电极9之间的AlGaN势垒层6上生长SiN钝化层7。
如图7(j)所示，本发明实施例在源电极8和漏电极9之间的AlGaN势垒层6表面，利用工艺等离子体增强化学气相淀积法(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)生长一层厚度为0.28μm的SiN材料并进行高温退火后形成SiN钝化层7。
S70、刻蚀除去与GaN凸台5正相对的栅电极区域的SiN钝化层7，并在栅电极区域进行栅金属沉积形成栅电极10。
如图7(k)所示，本发明实施例利用ICP刻蚀工艺刻蚀除去与GaN凸台5正相对的栅电极区域的SiN钝化层7，形成栅槽，该栅槽与源电极8之间的间隔为0.5μm～1.5μm，栅槽与漏电极9之间的间隔为3.5μm～4.5μm，更优选地，栅槽与源电极8之间的间隔为1μm，栅槽与漏电极9之间的间隔为4μm。
接着，如图7(l)所示，采用金属蒸镀工艺在栅电极区域所在的栅槽进行栅金属比如Ni/Au叠层金属淀积，形成厚度为0.05μm/0.23μm、宽度为0.5μm～1.5μm的栅电极10，更优选地，形成厚度为0.05μm/0.23μm、宽度为1μm的栅电极10。也就是说，栅电极10与源电极8之间的间隔为0.5μm～1.5μm，栅电极10与漏电极9之间的间隔为3.5μm～4.5μm，更优选地，栅电极10与源电极8之间的间隔为1μm，栅电极10与漏电极9之间的间隔为4μm。
这里，对S20形成N+GaN区4做进一步说明，本发明实施例N+GaN区4是对漏电极9与栅电极10之间的GaN缓冲层3进行N型掺杂而形成。
本发明实施例提出了针对第一方面的增强型GaN基HEMT器件结构的制备方法，利用淀积工艺在栅电极10下方区域的AlGaN/GaN异质结界面处形成GaN凸台5，然后生长AlGaN势垒层6，形成栅下薄势垒层结构，相较于P-GaN帽层结构器件，本发明实施例制备的器件中GaN凸台5能够有效缩短栅极到沟道之间的距离，改善器件的栅极控制能力，并且不会产生寄生电容，进一步提高器件直流以及交流特性，在工艺方面，采用淀积工艺来实现GaN凸台5的生长，工艺成熟稳定，不会影响器件可靠性；相较于薄AlGaN势垒层6结构器件，本发明实施例相当于仅对栅下部分势垒层区域进行减薄，抑制薄AlGaN势垒层6结构中的沟道电子密度低、导通电阻较大的问题；此外，本发明实施例在栅漏区域下方的GaN缓冲层3中进行N型掺杂形成N+GaN区4，在保证器件阈值电压为正值的前提下，能够有效提高器件的输出电流及其功率密度。可见，本发明实施例仅通过改变器件几何结构以及进行区域掺杂的手段来实现增强型，较好地保留了器件高输出电流密度、耐高温特性、大击穿电压、高电子迁移率等优异特性，避免采用F离子注入工艺时对器件可靠性造成的影响，提高器件在极端环境下的稳定性。
对于第二方面的制备方法实施例而言，由于其基本相近于第一方面的结构实施例，所以描述的比较简单，相关之处参见第一方面的结构实施例的部分说明即可。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看说明书及其附图，可理解并实现所述公开实施例的其他变化。在说明书中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的实施例中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种增强型GaN基HEMT器件结构，其特征在于，包括：
SiC衬底层；以及依次位于所述SiC衬底层上的AlN成核层和GaN缓冲层；
N+GaN区，位于所述GaN缓冲层中，且其上表面与所述GaN缓冲层的上表面齐平；
GaN凸台，位于所述GaN缓冲层上，且其紧接所述N+GaN区；
源电极和漏电极，分别位于所述GaN缓冲层两端的表面；
AlGaN势垒层，位于所述源电极和所述漏电极之间的所述GaN缓冲层、所述GaN凸台和所述N+GaN区上；
SiN钝化层，位于所述源电极和所述漏电极之间的所述AlGaN势垒层上；
栅电极，贯穿所述SiN钝化层位于所述AlGaN势垒层上，且与所述GaN凸台正相对；
其中，所述N+GaN区，位于所述漏电极和所述栅电极之间的所述GaN缓冲层中。
2.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述N+GaN区的掺杂浓度为1×1015cm-3～1×1019cm-3、掺杂深度为0.1μm～0.8μm。
3.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述GaN凸台的厚度为0.002μm～0.008μm。
4.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述AlGaN势垒层的厚度为0.01μm～0.03μm。
5.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述栅电极与所述源电极之间的间隔为0.5μm～1.5μm。
6.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述栅电极与所述漏电极之间的间隔为3.5μm～4.5μm。
7.根据权利要求1所述的增强型GaN基HEMT器件结构，其特征在于，所述器件结构的导通电阻为3.57Ω、最大输出电流达到了1.26A、最大跨导达到了0.672S。
8.一种增强型GaN基HEMT器件结构的制备方法，其特征在于，包括：
在SiC衬底层上依次生长AlN成核层、GaN缓冲层；
在部分所述GaN缓冲层表面进行N型掺杂以在所述GaN缓冲层中形成N+GaN区；
在未进行N型掺杂的所述GaN缓冲层上生长一层薄GaN层，并刻蚀形成GaN凸台；
在所述GaN缓冲层、所述GaN凸台和所述N+GaN区上生长AlGaN势垒层，并减薄所述GaN凸台上的AlGaN势垒层，使其平面化；
刻蚀除去源漏电极区域的AlGaN势垒层，并在所述源漏电极区域进行源漏金属沉积形成源电极和漏电极；
在所述源电极和所述漏电极之间的所述AlGaN势垒层上生长SiN钝化层；
刻蚀除去与所述GaN凸台正相对的栅电极区域的SiN钝化层，并在所述栅电极区域进行栅金属沉积形成栅电极；
其中，所述N+GaN区，是对所述漏电极与所述栅电极之间的GaN缓冲层进行N型掺杂而形成。
9.根据权利要求8所述的增强型GaN基HEMT器件结构的制备方法，其特征在于，在部分所述GaN缓冲层表面进行N型掺杂以在所述GaN缓冲层中形成N+GaN区，包括：
在部分所述GaN缓冲层表面进行掺杂浓度为1×1015cm-3～1×1019cm-3、掺杂深度为0.1μm～0.8μm的N型掺杂以在所述GaN缓冲层中形成N+GaN区。
10.根据权利要求8所述的增强型GaN基HEMT器件结构的制备方法，其特征在于，在未进行N型掺杂的所述GaN缓冲层上生长一层薄GaN层，包括：
在未进行N型掺杂的所述GaN缓冲层上生长一层厚度为0.002μm～0.008μm的薄GaN层。
CN202310545127.0A 2023-05-15 2023-05-15 一种增强型GaN基HEMT器件结构及其制备方法 Pending CN116722040A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310545127.0A CN116722040A (zh) 2023-05-15 2023-05-15 一种增强型GaN基HEMT器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310545127.0A CN116722040A (zh) 2023-05-15 2023-05-15 一种增强型GaN基HEMT器件结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116722040A true CN116722040A (zh) 2023-09-08

Family

ID=87874228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310545127.0A Pending CN116722040A (zh) 2023-05-15 2023-05-15 一种增强型GaN基HEMT器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116722040A (zh)

Similar Documents

Publication Publication Date Title
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
CN106783962A (zh) 一种p‑GaN增强型AlGaN/GaN高电子迁移率晶体管
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN115084232B (zh) 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN107958939A (zh) 一种氮化鎵基异质结肖特基二极管结构
CN105576020A (zh) 具有纵向栅极结构的常关型hemt器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
CN111799326B (zh) 一种新型二维电子气浓度调控的晶体管结构及制作方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN111384171A (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
US11152498B2 (en) Semiconductor device and method of manufacturing the same
CN210897283U (zh) 一种半导体器件
CN115881774A (zh) 一种具有阵列侧栅结构的hemt器件及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN113394284B (zh) 具有复合层结构的高压mis-hemt器件
CN113078204B (zh) 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN115425077A (zh) 一种内置RC回路的GaN HEMT功率器件
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination