JP5031566B2 - チャネル層の下部および上部にスペーサが含まれる横方向電界効果トランジスタおよびその製造方法 - Google Patents

チャネル層の下部および上部にスペーサが含まれる横方向電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5031566B2
JP5031566B2 JP2007529763A JP2007529763A JP5031566B2 JP 5031566 B2 JP5031566 B2 JP 5031566B2 JP 2007529763 A JP2007529763 A JP 2007529763A JP 2007529763 A JP2007529763 A JP 2007529763A JP 5031566 B2 JP5031566 B2 JP 5031566B2
Authority
JP
Japan
Prior art keywords
layer
transistor
channel layer
gate electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007529763A
Other languages
English (en)
Other versions
JP2008511984A (ja
Inventor
ハリス，クリストファー
コンスタンティノフ，アンドレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cree Sweden AB
Original Assignee
Cree Sweden AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Sweden AB filed Critical Cree Sweden AB
Publication of JP2008511984A publication Critical patent/JP2008511984A/ja
Application granted granted Critical
Publication of JP5031566B2 publication Critical patent/JP5031566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は高切換え周波数（１ＭＨｚを越えるとともに好ましくは１ＧＨｚを越える）向けのＪＦＥＴ，ＭＥＳＦＥＴ，ＭＩＳＦＥＴあるいはＭＯＳＦＥＴといった横方向電界効果トランジスタに関する。該トランジスタには、横方向に定間隔で配置されると同時に高ドーピング化ｎ型のソース領域層およびドレイン領域層、横方向に拡がると同時にトランジスタのオン状態のこれらの層間の電流伝導のためにソース領域層とドレイン領域層が相互連結される低ドーピング濃度のｎ型チャネル層が含まれる。
トランジスタにはゲート電極に加えられる電位の変動によって伝導あるいは遮断するチャネル層の特性の制御のために設置されるゲート電極またも含まれる。さらに、トランジスタには、ゲート電極に少なくとも部分的に重なると同時にドレイン領域層まである横方向距離にあるチャネル層下に設置される高ドーピング化ｐ型ベース層が含まれ、前記高ドーピング化ｐ型ベース層がソース領域層に短絡される。
本発明はまた少なくとも一つのこのようなトランジスタが含まれる装置およびこのような電界効果トランジスタの製造方法にも関係する。本発明の方法が使用されて製造される電界効果トランジスタは、特に、移動電話、デジタル放送、極超短波暖房、レーダーシステムといったワイヤレス通信システム向け基地ステーションおよびプラズマ発生におけるような高出力無線周波数および極超短波向けに意図されるが、これらに限るものではない。電界効果トランジスタ（ＦＥＴ）では、ゲートはソース領域とドレイン領域間に形成される基本的なチャネル層に流れる層電流を制御するために利用される。トランジスタの作動中に電圧はゲートとソースならびにドレイン領域間の電場を生み出すためにゲートに供給され、これがチャネルの導線性を帯びる。
ゲートにある大きさの電位が加えられると同時に、空乏領域がチャネル層下の該領域に拡がるチャネル層が形成され、これによりチャネル層を通過する電流が遮断されると同時にトランジスタがオフ状態にあることなることなる。この電圧が加えられない時には空乏領域は形成されず、チャネル層は連続的になると同時に電流がソースおよびドレイン接触間に流れるとともにトランジスタはオン状態になる。従って、これら両極端間の作用電圧に関して装置を流れる電流は作用電圧自身の関数である。
ＦＥＴのゲートはコンデンサーの電荷量が装置を流れる電流を規制するコンデンサーとして作用する。高周波装置により充電あるいは放電に必要な時間が最小化されるよう
この静電容量の大きさが最小化されて切換え速度が最適化される。静電容量の合計はゲート長すなわちトランジスタのソース領域とドレイン領域の間のゲートの横方向範囲に応じて変化する。高周波電界効果トランジスタはオン状態でチャネル電流が増加するだけでなくチャネルおよびゲート静電容量のキャリア乗換え時間が最小となるよう短いゲートが必要とされる。従って、ゲートが短いほどますます高い出力かつますます高い作用周波数が生じる。
しかしながら、望ましくない短チャネル効果はゲート長が減少するにつれて無視できなくなくなる。非常に短いゲートを伴うトランジスタにより増加するドレインバイアスを伴うドレイン飽和電流は示されないことがしばしばであると同時に、その代わりに、増加するドレインバイアスを伴うドレイン電流の連続的上昇が観察される。これはドレインバイアスによるゲート下のチャネルの変調のため起こる。さらに、極端な場合には寄生２極式トランジスタは高ドレインバイアスでスイッチオンとなる場合があって、この状態でソースおよびドレインは寄生トランジスタのコレクタ兼エミッタとして作用すると同時に、基板あるいはバッファ層であるチャネル層の隣の層がその後ベースとなる。この効果は低出力高周波数トランジスタにとっては特に重要ではないかも知れないが、高出力トランジスタの性能を徐々に支配し、ドレインバイアスにより全出力が増加するように出来るだけ高くすべきである。
近年では、高出力かつ高周波数トランジスタのシリコンカーバイド（ＳｉＣ）の利用に関心が増えてきている。ＳｉＣトランジスタはシリコンおよび従来のＩＩＩ−Ｖ群半導体が適切には機能し得ない高温ならびに腐食環境における利用に相応しい。ＳｉＣはその広いバンドギャップ、高熱伝導性、高飽和電子ドリフト速度、低絶縁常数、ならびに高電気絶縁破壊場のため半導体として極めて有用である。さらに、ＳｉＣは熱的、化学的かつ機械的に安定している。
米国特許６，１２７，６９５号には、ソース領域層および横方向に等間隔で配置されるドレイン領域層ならびに高ドーピング化ｎ型が含まれる高周波数切換え向けの横方向ＳｉＣ電界効果トランジスタが公開されている。低ドーピング濃度のｎ型チャネル層は、オン状態のトランジスタのこれらの層の間に電流を伝えるために横方向に延びると同時にソース領域層およびドレイン領域層を相互接続する。高ドーピング化ｐ型ベース層、あるいは「空乏ストッパー」は少なくとも部分的にゲートに重なると同時にドレイン領域層まで横方向のある距離にあるチャネル層に隣接して設置され、前記ベース層はソース領域層に短絡される。
高ドーピング化ｐ型ベース層により電界効果トランジスタのあり得る作用速度が増加すると同時に、これによりソース領域層からドレイン領域層までの空乏領域の拡張が阻止されてより高い出力で作用することが可能となる。従って、電場は高ドーピング化ベース層によって完全に遮断される結果、たとえゲートの横方向長さが非常に短くても寄生２極トランジスタは形成不可能となる。さらに、こうして生まれたｐ−ｎ接合部はショットキーバリヤよりさらに高圧の遮断が可能であり可能な出力が上昇する結果になる。高ドーピング化ベース層の横方向拡張部は限られるのでドレイン対ゲート静電容量が低く維持されるドレイン領域の下方には延びない。
一方で、このような構造は、トランジスタ性能の改良によっても、絶縁体の存在に捕まるキャリアになりやすく、結局は、キャリアはトラップ（すなわち、絶縁体と半導体間の境界部における電気的に活性な欠陥）によってこれらの元のバンドに逃げ戻るまでしばらく収容される。トラッピングによりチャネル層を流れる電流が減少すると同時に構成要素の性能が影響される。高ドレインバイアスが作用する場合に表面状態に関連する不安定性が生じる点もまた発見された。
米国特許６，１２７，６９５号
本発明の目的は前置きで定義されたタイプの横方向電界効果トランジスタを提供することであり、これは増加した作用速度を持ち、高出力で作用され得るとともに先行技術よりもさらに熱的に安定しておりかつ先行技術のトランジスタの場合に関連する上述の欠点を排除するものである。
この目的は横方向に定間隔で配置されると同時に高ドーピング化第１導電型のソース領域層およびドレイン領域層、横方向に延びると同時にオン状態のトランジスタのこれらの層間に電流を伝えるためのソース領域層とドレイン領域層を相互に接続する低ドーピング濃度の第１導電型チャネル層が含まれる高切換え周波数向けの横方向電界効果トランジスタによって達成される。該トランジスタにはゲート電極に加えられる電位の変動により伝導あるいは遮断するチャネル層の特性が制御されるために設置されるゲート電極もまた含まれる。
トランジスタには、また、高ドーピング化第２導電型ベース層すなわち、少なくとも部分的にゲート電極と重なると同時にドレイン領域層まで一定横方向距離にあるチャネル層下に設置される空乏ストッパーが含まれ、前記の高ドーピング化第２導電型ベース層はソース領域層に短絡される。さらに、該トランジスタには次の少なくとも１つが含まれる。すなわち、
ａ）チャネル層に隣接すると同時にチャネル層とゲート電極の少なくとも周辺にあるゲート電極間に位置する半導体材料が含まれるスペーサ層、および／または、
ｂ）チャネル層に隣接すると同時に、ゲート電極の少なくとも周辺にあるチャネル層と高ドーピング化第２導電型ベース層間に位置する半導体材料が含まれるスペーサ層、の少なくとも１つが含まれる。
両スペーサ層が利用される場合にチャネル層を通る電流はゲート電極およびトランジスタの表面から、および／または、高ドーピング化第２導電型ベース層からある距離に位置する。チャネル層とゲート電極間のスペーサ層の利用によりトラッピングが排除されるのでチャネル層のより高い通過電流が可能となる。
チャネル層と高ドーピング化第２導電型ベース層間のスペーサ層の利用により、高ドーピング化第２導電型ベース層が寄生ゲートであるのでトランジスタの性能が改善される。本発明のさらに別の好ましい実施例によると、チャネル層と高ドーピング化第２導電型ベース層間に位置するスペーサ層はチャネル層とゲート電極間に位置するスペーサ層より厚い。従って、チャネル層はこれにより閾値電圧が制御されると同時に良好なショットキー接触がもたらされるよう高ドーピング化第２導電型ベース層から出来るだけ都合良く遠くかつゲート電極に出来るだけ近くに配置される。
また本発明の別の好ましい実施例によると、ゲート電極は閾値電圧が制御されるようゲート電極とチャネル層間に位置するスペーサ層に引っ込められる。チャネル層にゲート電極が近いほどショットキー接触は良くなる。
本発明の好ましい実施例によると、スペーサ層／層群は高ドーピング化第２導電型ベース層からドレイン領域層まで延びる。本発明のまた別の好ましい実施例によると、スペーサ層はソース領域層からドレイン領域層まで全体に延びる。
本発明のさらに好ましい実施例によると、前記トランジスタの層には以下の半導体材料、すなわち、６Ｈ，４Ｈ，２Ｈ，３Ｃおよび１５Ｒとして知られるシリコンカーバイドの任意の主結晶ポリタイプが含まれるシリコン、シリコンカーバイド、およびＩＩＩＢ群ナイトライド、ガリウムヒ素あるいは任意のその他ＩＩＩ−Ｖ群半導体のうちの少なくとも一つが含まれる。
本発明のさらに別の好ましい実施例によると、シリコンカーバイドがトランジスタの層を構成する半導体材料として使用される場合、第１導電型はｎ型であると同時に第２導電型はｐ型である。自由電子の移動性がＳｉＣのバレンスバンドの正孔よりさらに相当高いので、ｎ型導電性チャネルはＳｉＣトランジスタで好まれる。
本発明の好ましい実施例によると、チャネル層のドーピング濃度はスペーサ層（層群）のドーピング濃度よりさらに高い。本発明のさらに別の好ましい実施例によると、シリコンカーバイドはこの層向けの半導体材料として使用される場合、チャネル層のドーピング濃度は１〜１０×１０１７ｃｍ−３である。
チャネル層は高度にドーピングされるのでチャネル層におけるキャリアの移動性は不純物によるキャリアの拡散により抑制される。しかしながら、高ドーピング化チャネル層におけるキャリアの移動性は高温にて極めて低い温度依存性を有する。これにより常に相当な熱散逸のある高温での適用ならびに高出力の適用における使用に相応しいさらに高い熱的安定性のある構成要素がもたらされる。
本発明の好ましい実施例によると、シリコンカーバイドがチャネル層向けの半導体材料として使用される場合、この層は０．１〜０．３μｍの厚みを有する。本発明の別の好ましい実施例によると、シリコンカーバイドがチャネル層向けの半導体材料として使用される場合、ドーピング濃度の製品でこの層の厚み（ドーズ量）はおよそ１×１０１３ｃｍ−２である。
本発明の好ましい実施例によると、シリコンカーバイドが第２導電型ベース層向けの半導体材料として使用される場合、高度にドーピングされるこの層向けのドーピング剤としてアルミニウム、ベリリウム、あるいはボロンが使用される。アルミニウムは、アルミニウム受容体が例えばボロンより低い熱的活性エネルギーを有すると同時に、従って、アルミニウムドーピングされたＳｉＣ層向けに、より高い導電性が得られるので好ましいタイプのドーピング剤である。本発明の好ましい実施例によると、より良好な高温能力がもたらされるようゲート電極とスペーサ層間に１つの絶縁層が間に設置される。
本発明のさらに別の好ましい実施例によると、高度にドーピングされる第２導電型ベース層はゲート電極と全体的に重なる。本発明のさらに別の好ましい実施例によると、高ドーピング化ｐ型ベース層によりソースとゲートのドレイン側縁との間の全体領域が保護され得る。
本発明はまた上述の任意の好ましい実施例による少なくとも１つの電界効果トランジスタが含まれる装置にも関係する。
本発明はまた上述の任意の好ましい実施例による横方向電界効果トランジスタの製造方法にも関連する。該方法にはパターン化された第２導電型ベース層上のスペーサ層、すなわち、制約された横方向拡張部を伴うベース層の形成、スペーサ層の上の第１導電型チャネル層の形成、およびゲート電極および／またはゲート電極が連続して形成される予定の位置近傍の第１導電型チャネル層上のスペーサ層の形成の段階が含まれる。
本発明のさらに別の好ましい実施例によると、スペーサ層（層群）およびパターン化された高ドーピング化第２導電型ベース層がエピタキシャルに成長される。
本発明は、１ＭＨｚを越える、好ましくは１ＧＨｚを越える切換え高周波数向けの本発明によるトランジスタの利用に関すると同時に、これにより１Ｗを越える出力を伴う高周波数信号が切換えられる。さらに、本発明の有利な特色と合わせて追加の利点が以下の説明ならびにその他の従属する請求項により明らかになろう。
すべての図面において同一の特色部分を指示するため同一番号が振られた。
以降の説明と図面により本発明が公開された実施例に限定されることは意図されていない。公開された実施例はあくまでも本発明の原理を例示するにすぎない。
次に続く例はＳｉＣ電界効果トランジスタに関連するが本発明は任意の半導体材料が含まれる電界効果トランジスタに関係する。ＳｉＣ中の自由電子の移動性はバレンスバンド正孔の移動性よりも相当に高いためすべての極超短波ＳｉＣトランジスタはｎ−ｐ−ｎ型である。従って、ｎ−ｐ−ｎトランジスタが例に挙げられる。
図１に示されるトランジスタには金属化層１の裏面側の上部にＳｉＣの層が含まれる。該トランジスタには半絶縁基板層２およびキャリア搬送時の半絶縁基板にあるディープセンター効果を最小にするｐ型緩衝層３が含まれる。緩衝層のドーピングレベルは高周波数損失を低レベルに保つよう低くなくてはならない。
該トランジスタにはさらに横方向に等間隔に配置される高ドーピング化ソース領域層４および高ドーピング化ドレイン領域層５が含まれる。ソース接触４ａおよびドレイン接触５ａがこれらの層上に設置される。ｎ型チャネル層６が横方向に延びると同時に、トランジスタがオン状態にあるこれらの層間に電流が伝えられるためにソース領域層４とドレイン領域層５と相互に接続される。チャネル層６厚みはおよそ０．２μｍである。
該トランジスタにはまたソース領域層４とドレイン領域層５間のチャネル層６の上部に設置されると同時に、ゲート電極７とチャネル層６との間に位置するスペーサ層１０のくぼみに置かれるゲート電極７も含まれる。該ゲート電極７は、ソース抵抗が最小となると同時にオン状態電流が最大となるようにソース領域層４ａの縁に極めて近くに設置されるかあるいはこれに重ねられる。電圧がソース接触４ａとドレイン接触５ａ間に加えられる時、電流はゲート電極７によって制御されてこれらの２ヶ所の接触間のチャネル層６に流れ、つまりはゲート電極７により前記電流はこれに作用する電位によって制御される。
高ドーピング化ｐ型ベース層８がゲート電極７に重なると同時にドレイン領域層５まである横方向距離のあるチャネル層６下に設置される。高ドーピング化ｐ型ベース層８は金属ソース接触４ａによってソース領域層４に短絡される。ソース領域４は高ドーピング化ｐ型ベース層８と直接接触状態で設置される。ソース領域層４と高ドーピング化ｐ型ベース層８間に形成されるｐｎ接続部は静電容量が高く、これによりソースまでの高周波数信号の効果的なシンクがもたらされる。
描かれたトランジスタはチャネル層６に隣接すると同時に、チャネル層６と高ドーピング化ｐ型ベース層８間に位置する半導体材料だけでなくチャネル層６に近接すると同時にチャネル層６とゲート電極７間に位置する半導体材料が含まれるスペーサ層１０も含まれるスペーサ層９が含まれる点で先行技術によるトランジスタとは異なる。示された実施例のスペーサ層９および１０はソース領域層４からドレイン領域層５まですべての方向に拡がる。ＭＩＳＦＥＴＳでは、絶縁層はより良好な高温能力がもたらされるようにゲート電極７とスペーサ層１０との間に設置され得る。
図１に示されるトランジスタを構成する層には、例えば、高ブレークダウン場および高キャリア移動性によるポリタイプ４Ｈが含まれる。この場合には、チャネル層６のドーピング濃度は１〜１０×１０１７ｃｍ−３である。スペーサ層９および１０のドーピング濃度はさらに低い（例えば１×１０１６ｃｍ−３）。ドーピング濃度値は例示の理由だけで挙げられたもので、さらに正確な値は出力のさらに詳細な仕様および所要の周波数応答により決まる。
アルミニウム、ベリリウムあるいはボロンが高ドーピング化ｐ型ベース層８向けのドーピング剤として使用される。前記高ドーピング化ｐ型ベース層８は好ましくは溶解性限界までドーピングされると同時に、これは１０２０〜１０２１ｃｍ−３の範囲のＳｉＣのドーピング剤としてのアルミニウム向けである。しかしながら、ドーピングレベルは採用される製造工程の観点からは低いほど都合がよいはずであるので、採用されるドーピングレベルはさらに低くても良いがドーピング濃度はいずれの場合も１０１８ｃｍ−３を越えるとともに好ましくは１０１９ｃｍ−３を越えなくてはならない。
高ドーピング化ｐ型ベース層８の重量の大きいドーピングがソースからドレインまで空乏領域の拡張が阻止されるべきであるのでまず第１に必要である。高ドーピング化ｐ型ベース層８の横方向の拡張は限定される結果ドレイン領域層５の下方には拡張しないが、これはドレイン対ゲート静電容量が低く保たれるために必要である。さらに、ベース層８はゲート電極７と部分的に重なることが必要とされるだけである。示された実施例では、高ドーピング化ｐ型ベース層８は全体がゲート電極７と重なる。
図１によるあるトランジスタの製造方法には、好ましくは化学蒸着（ＣＶＤ）による半絶縁基板層２の上部の低ドーピング化（３×１０１５ｃｍ−３）ｐ型緩衝層３の成長段階が含まれる。その後、適当なマスクが緩衝層に貼付けられると同時に、孔が１つマスク上に作られ、この上にアルミニウムイオンが高ドーピングｐ型ベース層８の形成用の前記孔を通じて移植される。該マスクは順次移動されるとともにアルミニウムイオンが１７００℃以上の温度での焼き鈍しによって活性化される。高ドーピングｐ型ベース層８はシリコンが半導体材料として使用される場合には、また、拡散によっても形成され得る。低ドーピング化ｎ型スペーサ層９はベース層８および緩衝層の上部でエピタキシャルに成長し、その後さらに高いドーピング化ｎ型チャネル層６、またさらにその後の低ドーピング化ｎ型スペーサ層１０が後に続く。この３層チャネル層構造９−６−１０はゲート電極７および高ドーピング化第２導電型ベース層８との間の少なくともゲート電極７の近傍に形成される。
ソース領域層４およびドレイン領域層５は高ドーピング化ｐ型ベース層８に関して横方向に等間隔で配置されるドレイン領域層を伴う横方向に等間隔で配置された位置にて３層チャネル層構造９−６−１０の上部にエピタキシャルに成長する。これは実際にはチャネル層構造上部のある層の成長並びにその後のそこへのマスクの蒸着ならびに該マスクの作成によって得られ、ソース領域層４ａおよびドレイン領域層５ａが定められる。ソース並びにドレイン領域はイオン移植による形成も可能であると同時にこれらはその後移植されるドーピング剤が電気的に活性になるために焼き鈍しされ得る。
最終的に、ゲート電極７が高ドーピング化ｐ型ベース層８と少なくとも部分的に重なるチャネル層構造の上部に貼付けられると同時に、金属化層１、ソース金属接触４ａおよびドレイン金属接触５ａがそれぞれソース領域層４およびドレイン領域層５に貼付けられ、金属化層が貼り付けられて、ベース層８はソース領域層４まで短絡される。
これらが図１による横方向電界効果トランジスタの製造方法の最も重要な段階である。本方法はしかしながら通常の技術専門家には明らかな別の従来手段が含まれると同時に、１種以上の電界効果トランジスタが含まれる任意の装置の製造用に採用可能である。例えば、本トランジスタにはさらにＳｉＣ ＭＥＳＦＥＴｓ向けの酸化物−ナイトライド−酸化物（ＯＮＯ）不動態化層といった最終的な不動態化が含まれ得る。
図２には薄いドーピング断面を伴うチャネル層を有するトランジスタと比較した本発明の好ましい実施例（図１に示される通り）による３層チャネル層構造を持つトランジスタのドレインバイアス対ドレイン電流のプロット図が示される。測定は０．４ｘ２００μｍゲートならびに０．１ｍｍ幅チャネル層を有するトランジスタについて行われた。
曲線１１により薄いドーピング断面を有するチャネル層のある先行技術によるトランジスタのチャネル層特性が示される。曲線１２により中央チャネル層６がチャネル層６に隣接するスペーサ層９、１０よりも高いドーピング濃度を有する３層チャネル層構造９−６−１０を持つ本発明の好ましい実施例によるトランジスタのチャネル層特性が示される。
本発明によるトランジスタ（曲線１２）に関するドレイン電流は同一ドレイン電圧について既知のトランジスタ（１１）に関するドレイン電流よりも２倍だけ大きいことが理解できる。３層チャネル層構造により従って相当さらに高い電流がチャネル層６に沿って流れ得るのでトランジスタ性能が向上する。
図３により本発明の好ましい実施例によるトランジスタの様々なゲート電圧でのドレインバイアス対ドレイン電流のプロット図が示される。不安定性１３は高ドレインバイアスが作用する場合のみに生じる。
本発明は勿論上述の好ましい実施例にどのようにも制約されないがその数多くの修正の可能性は付録の請求項に定義された本発明の基本的アイデアから逸脱せずとも通常の専門技術者にとって明白であろう。
ドレイン領域層に関するとともにゲート電極に関する横方向の高ドーピング化ベース層の延長部は、ドレイン領域層とベース層間の横方向配置間隔の条件だけでなくベース層とゲート電極の少なくとも部分的重なりも同様に守られる限り変動しても良い。
さらに、図１に示されるトランジスタの様々な層の位置決め、大きさおよび厚さは明瞭にするためにのみ選択されたものであると同時に実際には全く異なり得る点が強調される。
付録図面を参照して、例として引用される本発明の好ましい実施例に関する具体的な説明が以降に続く。
本発明の好ましい実施例による横方向電界効果トランジスタの全体横断面図である。 薄いドーピング断面を有するチャネル層を持つ先行技術によるあるトランジスタと比較した本発明の好ましい実施例によるチャネル層構造を有するあるトランジスタに関するドレイン電流対ドレインバイアスのプロット図である。 先行技術によるあるトランジスタに関するドレイン電流対ドレインバイアスのプロット図である。

Claims (20)

  1. 横方向に所定の間隔で配置されると同時に、高ドーピング化第１導電型のソース領域層（４）およびドレイン領域層（５）、横方向に拡がると同時に、トランジスタがオン状態の場合に、これらの層間の電流伝導のためにソース領域層（４）とドレイン領域層（５）を相互接続する低ドーピング濃度の第１導電型チャネル層（６）、およびゲート電極（７）に加えられる電位の変動により伝導あるいは遮断するチャネル層（６）特性の制御用に設置されるゲート電極（７）、並びにゲート電極（７）と少なくとも部分的に重なると同時に、ドレイン領域層（５）まで所定の横方向の距離にあり、チャネル層（６）下に設置されて、ソース領域層（４）に短絡される、高ドーピング化第２導電型ベース層（８）が含まれるとともに、以下の、
    ａ）チャネル層（６）に隣接すると同時に、少なくともゲート電極（７）の近傍においてチャネル層（６）とゲート電極（７）との間に位置する半導体材料が含まれる、チャネル層（６）より低いドーピング濃度を有する第１導電型のスペーサ層（１０）、および、
    ｂ）チャネル層（６）に隣接すると同時に、ゲート電極（７）の少なくとも近傍の、チャネル層（６）と高ドーピング化第２導電型ベース層（８）との間に位置する半導体材料が含まれる、チャネル層（６）より低いドーピング濃度を有する第１導電型のスペーサ層（９）、が含まれ、
    チャネル層（６）と高ドーピング化第２導電型ベース層（８）との間に配置されるスペーサ層（９）は、チャネル層（６）とゲート電極（７）との間に配置されるスペーサ層（１０）より厚いことを特徴とする横方向電界効果トランジスタ。
  2. ゲート電極（７）がゲート電極（７）とチャネル層（６）間に位置するスペーサ層（１０）内に引っ込められることを特徴とする請求項１に記載のトランジスタ。
  3. スペーサ層（９、１０）が高ドーピング化第２導電型ベース層（８）からドレイン領域層（５）まで延びることを特徴とする請求項１または請求項２のいずれかに記載のトランジスタ。
  4. スペーサ層（９、１０）がソース領域層（４）からドレイン領域層（５）まで全体に拡がることを特徴とする請求項１または請求項２のいずれかに記載のトランジスタ。
  5. トランジスタの前記層に次の、シリコン、シリコンカーバイド、ＩＩＩＢ−ナイトライド群、ガリウムヒ素、あるいは任意のその他ＩＩＩ−Ｖ半導体材料群のうちの半導体材料の少なくとも一つが含まれることを特徴とする請求項１から請求項４までのいずれかに記載のトランジスタ。
  6. トランジスタの前記層に６Ｈ、４Ｈ、３Ｃ、および１５Ｒとして知られるシリコンカーバイドの任意の主結晶体ポリタイプが含まれることを特徴とする請求項１から請求項５までのいずれかに記載のトランジスタ。
  7. シリコンカーバイドがトランジスタの層を構成する半導体材料として使用され、第１導電型がｎ型であると同時に第２導電型がｐ型であることを特徴とする請求項１から請求項６までのいずれかに記載のトランジスタ。
  8. シリコンカーバイドがチャネル層（６）の半導体材料として使用され、この層のドーピング濃度が１〜１０×１０１７ｃｍ−３であることを特徴とする請求項１から請求項７までのいずれかに記載のトランジスタ。
  9. シリコンカーバイドがチャネル層（６）の半導体材料として使用され、この層の厚みが０．１〜０．３μｍの間であることを特徴とする請求項１から請求項８までのいずれかに記載のトランジスタ。
  10. シリコンカーバイドがチャネル層（６）の半導体材料として使用され、チャネル層（６）のドーピング濃度と厚さとの積で表されるチャネル層（６）のドーズ量が１×１０１３ｃｍ−２であることを特徴とする請求項１から請求項９までのいずれかに記載のトランジスタ。
  11. シリコンカーバイドが高ドーピング化第２導電型ベース層（８）の半導体材料として使用され、この高ドーピング化第２導電型ベース層（８）のドーピング剤としてアルミニウム、ベリリウムあるいはボロンが使用されることを特徴とする請求項１から請求項１０までのいずれかに記載のトランジスタ。
  12. 高ドーピング化第２導電型ベース層（８）がゲート電極（７）と完全に重なることを特徴とする請求項１から請求項１１までのいずれかに記載のトランジスタ。
  13. ゲート電極（７）とスペーサ層（１０）との間に絶縁層が含まれることを特徴とする請求項１から請求項１２までのいずれかに記載のトランジスタ。
  14. １ＭＨｚを越える切換え周波数向けに構成されることを特徴とする請求項１から請求項１３までのいずれかに記載のトランジスタ。
  15. １ＧＨｚを越える切換え周波数向けに構成されることを特徴とする請求項１から請求項１４までのいずれかに記載のトランジスタ。
  16. 請求項１から請求項１５までのいずれかに記載された、少なくとも一つの電界効果トランジスタが含まれる装置。
  17. 請求項１から請求項１５までのいずれかに記載の横方向電界効果トランジスタの製造方法であって、
    ゲート電極（７）がその後引き続いて形成される位置の少なくとも近傍において、パターン化された高ドーピング化第２導電型ベース層（８）、すなわち制約された横方向拡がりを伴うベース層、の上面にスペーサ層（９）を形成する工程、
    スペーサ層（９）の上面に第１導電チャネル層（６）を形成する工程、および、
    第１導電型チャネル層（６）の上面にスペーサ層（１０）を形成する工程、が含まれることを特徴とする、製造方法。
  18. スペーサ層（９、１０）およびパターン化された高ドーピング化第２導電型ベース層（８）がエピタキシャルに成長することを特徴とする請求項１７に記載の製造方法。
  19. 請求項１から請求項１５までのいずれかに記載のトランジスタ、または請求項１６に記載の装置の、１Ｗを越える電力を有する高周波信号のスイッチングのための使用。
  20. 請求項１から請求項１５までのいずれかに記載のトランジスタ、または請求項１６に記載の装置の、ワイヤレス通信システムの基地局、デジタル放送、マイクロ波加熱、レーダーシステム、およびプラズマ発生からなる群から選択される高電力無線周波数またはマイクロ波応用のための使用。
JP2007529763A 2004-09-01 2004-09-01 チャネル層の下部および上部にスペーサが含まれる横方向電界効果トランジスタおよびその製造方法 Active JP5031566B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2004/001253 WO2006025772A1 (en) 2004-09-01 2004-09-01 Lateral field effect transistor and its fabrication comprisng a spacer layer above and below the channel layer

Publications (2)

Publication Number Publication Date
JP2008511984A JP2008511984A (ja) 2008-04-17
JP5031566B2 true JP5031566B2 (ja) 2012-09-19

Family

ID=36000332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529763A Active JP5031566B2 (ja) 2004-09-01 2004-09-01 チャネル層の下部および上部にスペーサが含まれる横方向電界効果トランジスタおよびその製造方法

Country Status (6)

Country Link
US (1) US7834396B2 (ja)
EP (1) EP1784868B1 (ja)
JP (1) JP5031566B2 (ja)
AT (1) ATE436092T1 (ja)
DE (1) DE602004021975D1 (ja)
WO (1) WO2006025772A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7375699B2 (ja) 2020-07-20 2023-11-08 株式会社豊田自動織機 電気装置用冷却装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943445B2 (en) 2009-02-19 2011-05-17 International Business Machines Corporation Asymmetric junction field effect transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181087A (en) * 1986-02-28 1993-01-19 Hitachi, Ltd. Semiconductor device and method of producing the same
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5610086A (en) * 1995-06-06 1997-03-11 Hughes Aircraft Company Method of making an AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP3168968B2 (ja) * 1997-12-22 2001-05-21 日本電気株式会社 電界効果トランジスタとその製造方法
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JP2000106442A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Works Ltd 絶縁ゲート型半導体装置及びその使用方法
JP2000216372A (ja) * 1999-01-25 2000-08-04 Sony Corp 半導体装置とその製造方法
SE9900358D0 (sv) 1999-02-03 1999-02-03 Ind Mikroelektronikcentrum Ab A lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor
JP2000349096A (ja) * 1999-06-01 2000-12-15 Matsushita Electric Ind Co Ltd 化合物電界効果トランジスタおよびその製造方法
JP3812421B2 (ja) * 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP2003031592A (ja) * 2001-07-19 2003-01-31 Auto Network Gijutsu Kenkyusho:Kk 接合型電界効果トランジスタおよびその製造方法
US6995397B2 (en) * 2001-09-14 2006-02-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
JP2003151995A (ja) * 2001-11-16 2003-05-23 Sumitomo Electric Ind Ltd 接合型電界効果トランジスタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7375699B2 (ja) 2020-07-20 2023-11-08 株式会社豊田自動織機 電気装置用冷却装置

Also Published As

Publication number Publication date
ATE436092T1 (de) 2009-07-15
WO2006025772A1 (en) 2006-03-09
EP1784868A1 (en) 2007-05-16
US20070262321A1 (en) 2007-11-15
DE602004021975D1 (de) 2009-08-20
EP1784868B1 (en) 2009-07-08
US7834396B2 (en) 2010-11-16
JP2008511984A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
US10418475B2 (en) Diamond based current aperture vertical transistor and methods of making and using the same
TWI385799B (zh) 電晶體之非對稱佈局結構及其製造方法
JP4921694B2 (ja) デルタドープされた炭化シリコン金属半導体電界効果トランジスタ、およびデルタドープされた炭化シリコン金属半導体電界効果トランジスタの製造方法
US7449762B1 (en) Lateral epitaxial GaN metal insulator semiconductor field effect transistor
JP5758796B2 (ja) ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法
US5900648A (en) Semiconductor device having an insulated gate
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
WO2005122256A2 (en) Voltage booster transistor
WO2005122398A2 (en) Lateral drift vertical metal-insulator semiconductors
CN110828571A (zh) 半导体器件及其制备方法
US11049962B2 (en) Silicon carbide power devices
US6127695A (en) Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor
WO2005122268A2 (en) Lateral channel transistor
JP2023503882A (ja) 改善されたサーマルバジェットを有する半導体および改善されたサーマルバジェットを有する半導体を作製するプロセス
US6150671A (en) Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
JP5031566B2 (ja) チャネル層の下部および上部にスペーサが含まれる横方向電界効果トランジスタおよびその製造方法
EP3637474B1 (en) Silicon carbide switch device and manufacturing method therefor
JP5038556B2 (ja) ＳｉＣのラテラル電界効果トランジスタ、その製造方法、およびかかるトランジスタの使用
JP4563938B2 (ja) 電界効果トランジスタを製造する方法
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
CN118136677A (zh) 平面栅型功率金属-氧化物场效应晶体管以及功率器件

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120627

R150 Certificate of patent or registration of utility model

Ref document number: 5031566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250