JP2012123400A - 液晶表示装置、走査信号駆動装置、液晶表示装置の駆動方法、走査信号駆動方法、およびテレビジョン受像機 - Google Patents

液晶表示装置、走査信号駆動装置、液晶表示装置の駆動方法、走査信号駆動方法、およびテレビジョン受像機 Download PDF

Info

Publication number
JP2012123400A
JP2012123400A JP2012010486A JP2012010486A JP2012123400A JP 2012123400 A JP2012123400 A JP 2012123400A JP 2012010486 A JP2012010486 A JP 2012010486A JP 2012010486 A JP2012010486 A JP 2012010486A JP 2012123400 A JP2012123400 A JP 2012123400A
Authority
JP
Japan
Prior art keywords
signal
period
gate
pulse
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012010486A
Other languages
English (en)
Other versions
JP5389958B2 (ja
Inventor
Masae Kitayama
雅江 北山
Kentaro Irie
健太郎 入江
Bunichi Shimoshikiryo
文一 下敷領
Shunei Tsubata
俊英 津幡
Sunao Yamada
直 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012010486A priority Critical patent/JP5389958B2/ja
Publication of JP2012123400A publication Critical patent/JP2012123400A/ja
Application granted granted Critical
Publication of JP5389958B2 publication Critical patent/JP5389958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】極性反転時にデータ信号の波形に鈍りが生じていても、表示ムラなどを抑制した表示品位の高い表示を行うことが可能な液晶表示装置を提供する。
【解決手段】ゲートドライバが、データ信号の極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスを印加する。
【選択図】図２

Description

本発明は、液晶に対して電圧を印加することによって画像の表示を行う液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機に関するものである。
液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
このような液晶表示装置において、液晶層に対して長期間直流電圧を印加し続けると素子が劣化するので、長寿命化のために印加電圧の極性を周期的に反転させる交流駆動（反転駆動）を行う必要がある。しかしながら、アクティブマトリクス型液晶表示装置において、１フレーム毎に反転駆動するフレーム反転駆動方式を採用した場合、液晶誘電率の異方性、画素ＴＦＴのゲート・ソース間の寄生容量に起因する画素電位の変動、対向電極信号のセンター値のずれなどの種々の要因によって、液晶に印加される正負電圧に多少のアンバランスが生じることは避けられない。その結果、フレーム周波数の半分の周波数での微少な輝度変動が生じ、フリッカとよばれるちらつきが視認されるという問題がある。これを防ぐために、１フレーム毎の反転に加えて、隣接ライン間、または隣接画素間で画素信号を逆極性にする反転駆動方式が一般に採用されている。
ここで、画素単位で極性を反転させるドット反転を行う場合、データ信号線の信号遅延により画素の充電率が減少するという問題がある。この問題を抑制するために、複数水平期間毎（複数行毎）にデータ信号電圧の極性を反転する技術も提案されている。しかしながら、この方法においても、データ信号電圧の極性が反転する行では未だ画素の充電率が低下する問題がある。
これに対して、データ信号の極性反転後にダミー水平期間を設けるとともに、パルス幅が複数の水平期間分となっているゲートオンパルスを、全ての走査信号線に対して同じパルス幅で印加する技術が特許文献１に開示されている。図９２は、この技術による駆動方法を示す電圧波形図である。同図において、（２）はラッチパルスＬＰ１を示し、（３）は各水平走査期間において信号側駆動回路でラッチされ信号線ＳＬに出力される画像データＤを示し、（４）は画像信号電圧の極性信号Ｐを示し、（５）〜（１２）は各走査線の走査信号電圧を示している。この技術によれば、上記の充電特性の違いによる表示ムラを改善することができる。
また、データ信号の極性反転後のゲートオンパルスの幅を、データ信号の極性反転のない時のゲートオンパルスの幅より大きくすることで極性が反転された最初行の充電率を高める技術が特許文献２に開示されている。図９３は、この技術による駆動方法を示す電圧波形図である。同図には、４ｉ番目から［４（ｉ＋１）＋１］番目行のゲート信号とデータ信号とが示されている。
特開２００１−５１２５２号公報（２００１．２．２３公開） 特開２００３−６６９２８号公報（２００３．３．５公開）
しかしながら、特許文献１に開示されている技術では、データ信号の極性反転時に画素充電が行われる画素は、データ信号波形の鈍りが大きい期間に画素充電を行うことになるため、極性反転がない時に同じゲートオン時間で書き込みが行われる画素との充電率差を完全に改善できない問題があった。
また、特許文献２に開示されている技術では、データ信号の極性反転時に画素充電が行われる画素は、データ信号波形の鈍りが大きい期間に画素充電を行うことになっている。また、データ信号の遅延量は表示エリア内の場所によって異なるので、データ信号波形の波形鈍りも表示エリア内の場所によって異なることになる。よって、ゲートオンパルスを極性反転後長くしたとしても、充電特性の違いによるムラを表示面内で均一に改善できない問題があった。この問題は、特に大型高精細の液晶表示装置で顕著であり、動画視認性を向上させるために画像書き込み周波数を高くする（例えば１２０Ｈｚ）場合に更に顕著となる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、極性反転時にデータ信号の波形に鈍りが生じていても、表示ムラなどを抑制した表示品位の高い表示を行うことが可能な液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機を提供することにある。
本発明に係る液晶表示装置は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置において、上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動部と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備え、上記走査信号駆動部が、極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスを印加する構成である。
また、本発明にかかる液晶表示装置の駆動方法は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置の駆動方法において、上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動処理と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動処理とを含み、上記走査信号駆動処理において、極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスが印加される方法である。
上記の構成または方法によれば、まず、極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスは、該ゲートオンパルスが印加される水平期間の終了時点よりも前にゲートオフされている。そして、極性反転時点よりも後の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスは、極性反転時点よりも後にゲートオンされている。よって、極性反転時点にはゲートオンパルスが印加されないことになるので、極性反転前後にゲートオンパルスが印加される隣接する２つの走査信号線において、極性が互いに反転しているデータ信号が同時に印加されないようにすることができる。これにより、極性反転時の画像表示の乱れを防止することができる。
また、極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスは、極性反転時点から上記第１の期間よりも長い期間の後にゲートオンされている。よって、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにすることができるので、表示ムラなどを抑制した表示品位の高い表示を行うことが可能となる。また、第１の期間よりも第２の期間の方が長いことで、極性反転前のゲートオンパルスの波形鈍りにより極性反転後のデータが書き込まれない最小限の範囲で極性反転前のゲートオンパルスの幅を画素の充電のために確保しつつ、データ信号の鈍りの影響を抑制するための必要な期間を十分にとれるため、無駄のない期間の配分が可能となる。
また、本発明に係る液晶表示装置は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置において、上記走査信号線を選択状態とするゲートオンパルスを、上記各走査信号線に順次印加する走査信号駆動部と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備え、上記走査信号駆動部が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスを印加する構成である。
また、本発明にかかる液晶表示装置の駆動方法は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置の駆動方法において、上記走査信号線を選択状態とするゲートオンパルスを、上記各走査信号線に順次印加する走査信号駆動処理と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動処理とを含み、上記走査信号駆動処理において、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスが印加される方法である。
上記の構成または方法によれば、極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスは、極性反転時点から水平表示期間以上経過した後にゲートオンされている。ここで、通常、データ信号線に印加されるデータ信号は、１水平表示期間内で画素が充電されるような信号波形となるように設計される。よって、極性反転時点から１水平表示期間以上経過した時点では、極性反転時に生じるデータ信号の波形の鈍りの影響は抑えられていることになる。よって、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにすることができるので、表示ムラなどを抑制した表示品位の高い表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、０．８ｍｓｅｃ以下となるようにゲートオンパルスを印加する構成としてもよい。
上記の構成では、極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスは、極性反転時点から所定の時間後にゲートオンされている。この場合、極性反転前に表示が行われる走査信号線上の画素と、極性反転後に表示が行われる走査信号線上の画素とで、表示タイミングのずれが生じることになる。このずれが０．８ｍｓｅｃよりも大きくなると、後述する官能試験に示すように、テアリングが視認されやすくなる。すなわち、上記の構成のように、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を０．８ｍｓｅｃ以下とすれば、テアリングの問題が生じ難い、良好な表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、全ての走査信号線に対して、同じパルス幅の上記ゲートオンパルスを印加する構成としてもよい。
上記の構成によれば、各走査信号線に印加されるゲートオンパルスのパルス幅が全て等しくなるので、各画素に対する充電条件が均一となる。よって、表示画面全体でより均一な表示が行われることにより、表示品位をより良好にすることが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線が１以上のブロックに分かれているとともに、各ブロックに含まれる走査信号線が、さらに複数のグループに分かれており、上記走査信号駆動部が、上記走査信号線を上記ブロック単位で順次走査するとともに、各ブロックの走査においては、上記走査信号線の各グループに対する走査を順次行うことによって飛び越し走査方式による駆動を行い、上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加する構成としてもよい。
上記の構成によれば、飛び越し走査方式の場合、表示上、画素にかかる電圧は１行毎に極性反転するため、順次走査方式と比べて、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。上記問題を抑制できることにより、順次走査方式における極性反転周期の長さにくらべ、飛び越し走査における極性反転周期の長さを長くしやすいため、消費電力の低減およびデータ信号駆動部の発熱を抑制しやすい。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が１つである構成としてもよい。
上記の構成によれば、データ信号線毎にデータ信号の極性が反転する駆動を実現することができる。また極性反転する行が画面の端となるため、ムラを目立たなくできる。また、消費電力の低減、およびデータ信号駆動部の発熱の抑制をより効果的に実現できる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が２つ以上である構成としてもよい。
上記の構成によれば、走査信号線が複数のブロックに分かれており、各ブロック単位で飛び越し走査方式による駆動が行われることになる。この場合、走査信号線全体で飛び越し走査方式による駆動が行われる場合と比較して、各ブロック内でのグループ間での走査タイミングの差を小さくすることができる。よって、後述するコーミングの発生を抑制することができるので、表示品位をより良好にすることが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記各ブロックに含まれる走査信号線が、奇数行目の走査信号線からなる第１のグループと、偶数行目の走査信号線からなる第２のグループとに分かれており、上記走査信号駆動部が、隣接する２つのブロックにおいて、先行して走査が行われるブロックで後に走査が行われるグループが第１のグループである場合に、次に走査が行われるブロックで先に走査が行われるグループを第１のグループとし、先行して走査が行われるブロックで後に走査が行われるグループが第２のグループである場合に、次に走査が行われるブロックで先に走査が行われるグループを第２のグループとして走査を行うとともに、上記データ信号駆動部が、各ブロック内で走査されるグループが切り替わるときにデータ信号の極性を反転させるとともに、隣接する２つのブロック間で走査されるブロックが切り替わるときにはデータ信号の極性を反転させない構成としてもよい。
上記の構成によれば、第１のグループまたは第２のグループの走査信号線に対する走査が、隣接する２つのブロックにまたがって連続して行われることになり、この間は極性反転が行われないことになる。よって、隣接する２つのブロック間で走査されるブロックが切り替わるときに極性を反転させる場合と比較して、極性を反転させる回数を減らすことができ、消費電力を低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、上記表示制御回路が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間に、上記データ信号印加制御信号を上記データ信号駆動部に対して入力しない構成としてもよい。
上記の構成によれば、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間において書き込まれるべきデータ信号が、該ゲートオンパルスによって書き込みが行われる期間において印加されることになる。よって、表示が行われるべきデータが省かれることなく、適切に表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部に対して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御回路をさらに備え、上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間において、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加するとともに、上記表示制御回路が、上記走査信号線の各グループに対応した上記ゲートスタートパルス信号、上記ゲートクロック信号、および上記走査信号出力制御信号をそれぞれ出力する構成としてもよい。
上記の構成によれば、ゲートスタートパルス信号、ゲートクロック信号、および走査信号出力制御信号が、走査信号線の各グループに対応した信号としてそれぞれ独立して走査信号駆動部に入力されることになる。よって、各グループごとにゲートオンパルスの印加の仕方を設定することが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、各時点において走査を行うべきグループに対応する走査信号出力制御信号をゲートオンパルスの印加を許可している状態とし、走査を行うべきではないグループに対応する走査信号出力制御信号をゲートオンパルスの印加を許可していない状態とすることにより、上記飛び越し走査方式による駆動を上記走査信号駆動部に行わせる構成としてもよい。
上記の構成によれば、各グループに対応した走査信号出力制御信号を、飛び越し走査方式の駆動となるように制御することによって、飛び越し走査方式を実現することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、上記データ信号の極性が反転する時点で、その後に走査を行うべきではないグループに対応するゲートクロック信号を一定の値に保持する構成としてもよい。
上記の構成によれば、データ信号の極性が反転する時点以降で走査を行うべきではないグループに対応する走査信号線に対して走査信号駆動部が動作を行わなくなるので、適切に飛び越し走査方式を実現することができる。なお、ゲートクロック信号を一定の値に保持する際には、ゲートクロック信号をアサートされた状態（Ｈレベル）で一定としてもよいし、ネゲートされた状態（Ｌレベル）で一定としてもよい（詳細は後述する）。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、上記データ信号の極性が反転する時点以降で走査を行うべきグループに対応するゲートクロック信号を、該極性が反転する時点から所定の期間が経過するまで一定の値に保持することによって、該極性反転時点に最も近いゲートオンパルスの印加開始時点と該極性反転時点までの時間を確保する構成としてもよい。
上記の構成によれば、ゲートクロック信号のクロックを停止させることによって、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が確保されることになる。よって、ゲートオンパルスの印加制御を各グループ毎に適切に行うことができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、上記走査信号線の各グループに対応したシフトレジスタと、各走査信号線に対応したＡＮＤ論理演算部とを備え、各シフトレジスタには、上記走査信号線の各グループに対応した上記ゲートスタートパルス信号、および上記ゲートクロック信号がそれぞれ入力され、上記ＡＮＤ論理演算部が、各シフトレジスタの出力と、上記走査信号出力制御信号の論理反転とのＡＮＤ論理演算を行い、この演算結果をゲートオンパルスとして各走査信号線に出力する構成としてもよい。
上記の構成によれば、シフトレジスタとＡＮＤ論理演算部という比較的簡素な構成によって、飛び越し走査方式による駆動を適切に行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、上記走査信号線の各ブロックにおいて、隣接する走査信号線同士の間で、あるグループに属する走査信号線に対するゲートオンパルスの印加時から、該グループとは異なるグループに属する走査信号線に対するゲートオンパルスの印加時までの時間が、０．８ｍｓｅｃ以下となるようにゲートオンパルスを印加する構成としてもよい。
上記の構成では、各ブロックの走査において、各グループに対する走査を順次行うことによって飛び越し走査方式による駆動が行われている。この場合、隣接する走査信号線同士の間で、あるグループに属する走査信号線に対するゲートオンパルスの印加時から、該グループとは異なるグループに属する走査信号線に対するゲートオンパルスの印加時までにある程度のブランク期間が生じることになる。このブランク期間が０．８ｍｓｅｃよりも大きくなると、後述する官能試験に示すように、コーミングが視認されやすくなる。すなわち、上記の構成のように、このブランク期間を０．８ｍｓｅｃ以下とすれば、コーミングの問題が生じ難い、良好な表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、上記表示制御回路に、１本のデータ信号線に対応する映像データが外部の信号源から間隔をおいて順次入力されるとともに、該表示制御回路が、極性の反転に応じて複数の映像データごとに組としていくとともに該組内の所定箇所にダミーデータを挿入し、ダミーデータに対応する信号電位の出力にダミー挿入期間を割り当て、各映像データに対応する信号電位の出力に一水平期間を割り当て、該一水平期間を上記間隔よりも短く設定する構成としてもよい。
このように、各映像データの入力間隔（入力されるデータ列に設定された水平期間）よりも各映像データに対応する信号電位が出力される一水平期間を短くすれば、この短縮分の総和によってダミーデータを出力するためのダミー挿入期間を作り出すことができる。これにより、入力される映像データにダミーデータを挿入してこれにダミー挿入期間を割り当てながら、垂直表示期間の増加を抑えることができる。また、データ入出力の時間差の増加も抑えることができ、メモリ（バッファ）使用量を低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、１組の映像データの数と上記間隔との積が、該組におけるダミーデータに割り当てられた総ダミー挿入期間と上記映像データに割り当てられた総水平期間との和に等しい構成としてもよい。
こうすれば、垂直表示期間を変えることなく（すなわち、垂直帰線期間を減らすことなく）ダミー挿入期間を設ける（挿入する）ことができる。また、データ入出力の時間差が増加していくことがないため、メモリ（バッファ）使用量をより低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、各組の先頭にダミーデータを挿入する構成としてもよい。
これにより、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにした場合でも、データの抜けが生じることなく正確な表示を行うことができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、上記表示制御回路に、１本のデータ信号線に対応する映像データが外部の信号源から間隔をおいて順次入力されるとともに、該表示制御回路が、極性の反転に応じて複数の映像データごとに組としていき、各組の所定の映像データに対応する信号電位の出力に、一水平期間に加えて１以上のダミー挿入期間を割り当て、同組のその他の各映像データに対応する信号電位の出力に一水平期間を割り当て、構成としてもよい。
このように、実際の出力における一水平期間を、各データの入力間隔（入力されるデータ列に設定された水平期間）よりも短縮すれば、この短縮分の総和によってダミー挿入期間にあてるべき時間を作り出すことができる。これにより、ダミー挿入期間を設けつつ垂直表示期間の増加を抑えることができる。また、データ入出力の時間差の増加も抑えることができ、メモリ（バッファ）使用量を低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、１つの組の映像データ数と上記間隔との積が、上記所定のデータに割り当てられた総水平期間と、上記所定のデータに割り当てられた総ダミー挿入期間と、上記その他の各データに割り当てられた総水平期間との和に等しい構成としてもよい。
こうすれば、垂直表示期間を変えることなく（すなわち、垂直帰線期間を減らすことなく）ダミー走査期間を設けることができる。また、データ入出力の時間差が増加していくことがないため、メモリ（バッファ）使用量をより低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記各組の所定のデータは、各組の最初のデータである構成としてもよい。
これにより、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにした場合でも、データの抜けが生じることなく正確な表示を行うことができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー走査期間を上記間隔よりも短く設定する構成とすることもできる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー挿入期間は一水平期間に等しい構成としてもよい。こうすれば、各走査期間（ダミー挿入期間・水平期間）が同一となるため、信号処理あるいはそのための構成を簡易化することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー挿入期間は一水平期間よりも短い構成としてもよい。こうすれば、水平期間を長くできるため、画素の充電率を高めることができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー挿入期間は一水平期間よりも長い構成としてもよい。こうすれば、組ごとに信号電位の極性を反転させる構成において、極性反転直後のデータ信号線の充電率を高めることができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、上記データ信号線から各画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とを設ける構成としてもよい。
例えば走査周波数を高めるために、水平走査期間を短く設定する必要が生じた場合、ゲートオンパルスのパルス幅も短くなることにより、各画素に対する充電時間が短くなり、充電が不十分となることがある。これに対して、上記の構成によれば、プレ充電期間と本充電期間とによって画素に対して充電を行うことができるので、画素に対する充電率をより高めることができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、全ての走査信号線に対して、上記プレ充電期間を等しくするとともに、上記本充電期間を等しくする構成としてもよい。
上記の構成によれば、全ての走査信号線において充電期間の長さを等しくすることができるので、走査信号線の行によって充電期間が異なる場合に生じる表示ムラを防止することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部に対して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御回路をさらに備え、
上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加する構成としてもよい。
また、本発明に係る走査信号駆動装置は、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備えるアクティブマトリクス型の液晶表示装置が備える走査信号駆動装置において、上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加するとともに、上記データ信号線から各画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とを設け、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を外部から入力し、上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対して上記プレ充電期間としてゲートオンパルスを印加し、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加する構成である。
例えば走査周波数を高めるために、水平走査期間を短く設定する必要が生じた場合、ゲートオンパルスのパルス幅も短くなることにより、各画素に対する充電時間が短くなり、充電が不十分となることがある。これに対して、上記の構成によれば、プレ充電期間と本充電期間とによって画素に対して充電を行うことができるので、画素に対する充電率をより高めることができる。
また、プレ充電期間が走査信号出力制御信号に応じて設定される一方、本充電期間が、走査信号出力制御信号の影響を受けずに、ゲートクロック信号に応じて設定されることになる。ここで、走査信号線のある行ではプレ充電期間が設定され、別の行では本充電期間が設定されるようになっていれば、両者が時間的に重なっているような駆動制御を実現することができるとともに、それぞれの期間の長さを別々に設定することが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、上記走査信号駆動部に対して、２つの状態のいずれか一方を選択する選択信号をさらに入力し、上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記選択信号によって一方の状態が選択されている場合には、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記選択信号によって他方の状態が選択されている場合には、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加する構成としてもよい。
また、本発明に係る走査信号駆動装置は、上記の構成において、２つの状態のいずれか一方を選択する選択信号を外部からさらに入力し、上記ゲートスタートパルス信号を受信すると、上記選択信号によって一方の状態が選択されている場合には、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記選択信号によって他方の状態が選択されている場合には、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加する構成としてもよい。
上記の構成によれば、プレ充電期間と本充電期間との切り替えを、選択信号の状態に応じて行うことが可能となる。ここで、選択信号がある一方の状態である時に、走査信号線のある行ではプレ充電期間が設定され、別の行では本充電期間が設定されるようになっていれば、両者が時間的に重なっているような駆動制御を実現することができるとともに、それぞれの期間の長さを別々に設定することが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、シフトレジスタと、当該シフトレジスタの各段に対応して設けられた第１、第２および第３のＡＮＤ論理演算部と、第１のＯＲ論理演算部とを備え、各シフトレジスタには、上記ゲートスタートパルス信号、上記ゲートクロック信号、上記走査信号出力制御信号、および上記選択信号がそれぞれ入力され、シフトレジスタの奇数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号の論理反転信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部との出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの奇数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力され、シフトレジスタの偶数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号の論理反転信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部の出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの偶数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力される構成としてもよい。
また、本発明に係る走査信号駆動装置は、上記の構成において、シフトレジスタと、当該シフトレジスタの各段に対応して設けられた第１、第２および第３のＡＮＤ論理演算部と、第１のＯＲ論理演算部とを備え、各シフトレジスタには、上記ゲートスタートパルス信号、上記ゲートクロック信号、上記走査信号出力制御信号、および上記選択信号がそれぞれ入力され、シフトレジスタの奇数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号の論理反転信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部との出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの奇数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力され、シフトレジスタの偶数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号の論理反転信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部の出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの偶数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力される構成としてもよい。
上記の構成によれば、シフトレジスタとＡＮＤ論理演算部とＯＲ論理演算部という比較的簡素な構成によって、上記のような駆動を適切に行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、第１および第２フリップフロップと、第１および第２出力マスクと、ＯＲ論理演算部とを備え、上記第１フリップフロップが、上記ゲートスタートパルス信号を入力し、上記ゲートクロック信号に基づいて第１出力信号を出力し、上記第２フリップフロップが、上記第１出力信号を入力し、上記ゲートクロック信号に基づいて第２出力信号を出力し、上記第１出力マスクが、上記第１出力信号に対して上記走査信号出力制御信号によるマスクを行った信号を出力し、上記第２出力マスクが、上記第２出力信号を上記ゲートクロック信号がＬレベルとなっている期間のみ出力し、上記ＯＲ論理演算部が、上記第１出力マスクからの出力信号と上記第２出力マスクからの出力信号とのＯＲ論理演算結果をゲートオンパルスとして各走査信号線に出力する構成としてもよい。
また、本発明に係る走査信号駆動装置は、上記の構成において、第１および第２フリップフロップと、第１および第２出力マスクと、ＯＲ論理演算部とを備え、上記第１フリップフロップが、上記ゲートスタートパルス信号を入力し、上記ゲートクロック信号に基づいて第１出力信号を出力し、上記第２フリップフロップが、上記第１出力信号を入力し、上記ゲートクロック信号に基づいて第２出力信号を出力し、上記第１出力マスクが、上記第１出力信号に対して上記走査信号出力制御信号によるマスクを行った信号を出力し、上記第２出力マスクが、上記第２出力信号を上記ゲートクロック信号がＬレベルとなっている期間のみ出力し、上記ＯＲ論理演算部が、上記第１出力マスクからの出力信号と上記第２出力マスクからの出力信号とのＯＲ論理演算結果をゲートオンパルスとして各走査信号線に出力する構成としてもよい。
上記の構成によれば、フリップフロップ、マスク、およびＯＲ論理演算部という比較的簡素な構成によって、上記のような駆動を適切に行うことが可能となる。
また、本発明に係る液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えるテレビジョン受像機を構成することも可能である。
例えば走査周波数を高めるために、水平走査期間を短く設定する必要が生じた場合、ゲートオンパルスのパルス幅も短くなることにより、各画素に対する充電時間が短くなり、充電が不十分となることがある。これに対して、上記の構成によれば、プレ充電期間と本充電期間とによって画素に対して充電を行うことができるので、画素に対する充電率をより高めることができる。
また、プレ充電期間が走査信号出力制御信号に応じて設定される一方、本充電期間が、走査信号出力制御信号の影響を受けずに、ゲートクロック信号に応じて設定されることになる。ここで、走査信号線のある行ではプレ充電期間が設定され、別の行では本充電期間が設定されるようになっていれば、両者が時間的に重なっているような駆動制御を実現することができるとともに、それぞれの期間の長さを別々に設定することが可能となる。
本発明の一実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。 データ信号電圧が１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 データ信号電圧が１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 データ信号電圧が１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の３水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 飛び越し走査方式において、ゲートラインの各行に印加されるデータ信号のフレーム番号を示した図である。 （ａ）は、縦長形状の画像の例を示す図であり、（ｂ）は、コーミングが発生した状態の例を示す図である。 通常の飛び越し走査方式における書き込み動作を模式的に示す図である。 ブロック分割飛び越し走査方式における書き込み動作を模式的に示す図である。 １つのブロックに含まれる走査線数を２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 １つのブロックに含まれる走査線数を２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートの別の例である。 １つのブロックに含まれる走査線数を２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートのさらに別の例である。 １つのブロックに含まれる走査線数を２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートのさらに別の例である。 １つのブロックに含まれる走査線数を２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 本発明の別の実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。 図１５に示す実施形態に係る液晶表示装置の１画素分の等価回路を模式的に示す図である。 ＣＳコントロール回路、ＣＳ幹配線、およびＣＳラインの接続状態を示す図である。 ＣＳ幹配線とＣＳラインとの接続状態を詳細に示す図である。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動におけるデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とするとともに、ダミー挿入期間を挿入した期間におけるＣＳ信号にも２Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とするとともに、ＣＳ信号の極性継続期間をそれぞれ１Ｈ増加させる場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間前の２水平期間を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ２Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 データ信号電圧が１０行毎に極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とするとともに、ＣＳ信号の極性継続期間をそれぞれ１Ｈ増加させる場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間前の１水平期間を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ１Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間をダミー挿入期間とするとともに、隣接行書込時間差期間においてのみ、ＣＳ信号のいずれか１つの極性継続期間にＣＳ信号ダミー期間がデータ信号のダミー挿入期間分挿入される場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間をダミー挿入期間とするとともに、隣接行書込時間差期間に含まれるＣＳ信号の２つの極性継続期間のそれぞれを５．５Ｈとする場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間をダミー挿入期間とするとともに、隣接行書込時間差期間に含まれるＣＳ信号の２つの極性継続期間のそれぞれを５．５Ｈとする場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間前の２水平期間を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ１Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間をダミー挿入期間とするとともに、隣接行書込時間差期間に含まれるＣＳ信号の２つの極性継続期間のそれぞれを６Ｈとする場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 １つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の４水平期間をダミー挿入期間とするとともに、隣接行書込時間差期間に含まれるＣＳ信号の２つの極性継続期間のそれぞれを６Ｈとする場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 本液晶表示装置の駆動方法を説明する模式図である。 図３３の駆動方法をより詳細に説明する模式図である。 本液晶表示装置の他の駆動方法を説明する模式図である。 図３５の駆動方法をより詳細に説明する模式図である。 本液晶表示装置の他の駆動方法を説明する模式図である。 本液晶表示装置の水平走査期間およびダミー走査期間の設定例を示す表である。 本液晶表示装置の他の駆動方法を説明する模式図である。 本液晶表示装置の他の駆動方法を説明する模式図である。 本液晶表示装置における水平走査期間およびダミー走査期間の決定例を示すフローチャートである。 本液晶表示装置における水平走査期間およびダミー走査期間の他の決定例を示すフローチャートである。 図４２に示す工程による水平走査期間およびダミー走査期間の設定例を示す表である。 再計算による水平走査期間およびダミー走査期間の設定例を示す表である。 ゲートドライバ用ＩＣの構成例を示すブロック図である。 ゲートドライバの構成例を示すブロック図である。 ゲートドライバの動作を示す波形図である。 図４７とは異なる駆動動作を示す波形図である。 テレビジョン受像機用の表示装置の構成を示すブロック図である。 チューナ部と表示装置との接続関係を示すブロック図である。 表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。 ダミー挿入期間の長さを変化させた場合に、テアリングが視認されるか否かを検証した官能評価結果を示す表である。 データ信号電圧が１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 １ゲートラインずつ飛び越していくインターレース走査を行い、１本のソースラインに供給する信号電位の極性を１０データ分ごとに反転させ、かつ極性反転直後（１０水平走査期間ごと）に１つのダミー走査期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 １ゲートラインずつ飛び越していくインターレース走査を行い、１本のソースラインに供給する信号電位の極性を、１組目は１０データ分で反転させ、かつ極性反転（走査開始時含む）直後に１つのダミー走査期間を挿入し、２組目以降は２０データ分で反転させ、かつ極性反転直後に１つのダミー走査期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 並べ替え回路を示す概略ブロック図である。 データの並べ変えの方法を説明するための模式図である。 図５７の点線で囲った部分を拡大して示す模式図である。 データ信号波形、ゲートオンパルス、ＣＳ信号、および副画素における電圧印加状態を示すタイミングチャートである。 ＣＳ信号の電圧の到達率の差による表示画面上の周期的な表示ムラを示す図である。 ＣＳ信号の立上りまたは立下りのタイミングで、所定の幅のオーバーシュートパルスＰｏｃを立てる制御を行った場合の、データ信号波形、ゲートオンパルス、およびＣＳ信号を示すタイミングチャートである。 水平期間Ｈが短い場合のＣＳ信号の設定波形と実際の波形とを示す図である。 ＣＳ信号における極性反転周期の長さに応じて、オーバーシュートパルスのパルス幅および印加タイミングを変化させる場合の、ＣＳ信号の設定波形と実際の波形とを示す図である。 ＣＳ信号における極性反転周期の長さに応じて、オーバーシュートパルスの電圧を変化させる場合の、ＣＳ信号の設定波形と実際の波形とを示す図である。 １つのブロックに含まれる走査線数αを４８としたブロック分割飛び越し走査方式の駆動において、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートである。 図６５において、ＣＳ幹配線が２本追加され、ＣＳ信号の位相の種類としてＣＳ＿ＰとＣＳ＿Ｏとが追加された状態のタイミングチャートである。 １つのブロックに含まれる走査線数αを４８としたブロック分割飛び越し走査方式の駆動において、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートである。 ＣＳ信号の波形が１２相の場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートである。 図７０の（ｃ）および（ｄ）で示されるＣＳ信号が印加される場合の、ＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートである。 （ａ）および（ｂ）は、ＣＳ信号の極性反転タイミングと、ゲートオフタイミングとの関係が互いに異なる駆動例を示す図であり、（ｃ）および（ｄ）は、極性継続期間が１４Ｈである部分を、１２Ｈの部分と２Ｈの部分とに分けるとともに、２Ｈの部分を、Ｈとなっている期間とＬとなっている期間とが等しくなるように設定する場合の駆動例を示す図である。 本充電期間とプレ充電期間とを設ける駆動の例を示す図である。 行によって充電率が異なり輝度差が生じる場合の表示ムラの状態の例を示す図である。 ゲートオンパルスのパルス幅を制御する例を示す図である。 ダブルパルス駆動で、順次走査ｎＨ反転駆動を実現するゲートドライバ用ＩＣの構成例を示す図である。 図７４に示すゲートドライバの動作の例を示す波形図である。 図７４に示すゲートドライバの動作の別の例を示す波形図である。 ダブルパルス駆動で順次走査方式の駆動において、極性反転が行われた直後の１水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 図７７の一部を拡大して示す図である。 ダブルパルス駆動で順次走査方式の駆動において、極性反転が行われた直後の２水平期間をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号、およびゲートオンパルスのタイミングチャートである。 ダブルパルス駆動で、ブロック分割インターレース駆動を実現するゲートドライバ用ＩＣの構成例を示す図である。 図８０に示すゲートドライバの動作の例を示す波形図である。 図８０に示すゲートドライバの動作の例を示す波形図である。 図８０に示すゲートドライバの動作の別の例を示す波形図である。 図８０に示すゲートドライバの動作の別の例を示す波形図である。 ダブルパルス駆動でブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間前の１水平期間を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ１Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号、ゲートオンパルス、およびＣＳ信号のタイミングチャートである。 第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合の駆動例を示す図である。 ＣＳ信号の波形が１２相の場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートの別の例である。 図６８および図８７におけるＣＳ信号の極性反転タイミングとゲートオンパルスとのタイミングとをそれぞれ波形１および波形２として示す図である。 走査線数毎に、保持容量信号がＨレベルとなっている期間とＬレベルとなっている期間との差、１フレーム期間との比、および目視評価としての輝度ムラの状態を示す表である。 選択信号を用いずにダブルパルスのゲートオンパルスを印加するゲートドライバ用ＩＣの要部構成を示す図である。 図９０に示すゲートドライバユニットに基づく駆動例の波形図である。 従来技術による駆動方法を示す電圧波形図である。 別の従来技術による駆動方法を示す電圧波形図である。
［実施の形態１］
本発明の一実施形態について図面に基づいて説明すると以下の通りである。
（液晶表示装置の構成）
図１は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス形の表示部１００と、面状照明装置としてのバックライト６００と、そのバックライトを駆動する光源駆動回路７００と、ソースドライバ３００、ゲートドライバ４００および光源駆動回路７００を制御するための表示制御回路２００とを備えている。なお本実施形態では、表示部１００はアクティブマトリクス型の液晶パネルとして実現されているが、表示部１００がソースドライバ３００およびゲートドライバ４００と共に一体化されて液晶パネルを構成してもよい。
上記液晶表示装置における表示部１００は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｍと、それらのゲートラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬｎと、それらのゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成する。以下では、画素アレイの並びにおけるゲートライン方向を行方向、ソースライン方向を列方向と称する。
各画素形成部は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続されるとともに当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により画素容量Ｃｐが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量（保持容量）が設けられるが、補助容量は本実施形態には直接に関係しないのでその説明および図示を省略する。
各画素形成部における画素電極には、ソースドライバ３００およびゲートドライバ４００により、表示すべき画像に応じた電位が与えられ、共通電極Ｅｃには、図示しない電源回路から所定電位Ｖｃｏｍが与えられる。これにより、画素電極と共通電極Ｅｃとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板が使用され、本実施形態では、ノーマリブラックとなるように偏光板が配置されているものとする。したがって、各画素形成部は、その画素容量Ｃｐに電圧が印加されないときには黒の画素を形成する。
バックライト６００は、上記表示部１００を後方から照明する面状照明装置であり、例えば線状光源としての冷陰極管と導光板を用いて構成される。このバックライト６００は光源駆動回路７００によって駆動されて点灯し、これによってバックライト６００から表示部１００の各画素形成部に光が照射される。
表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路２００は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、ラッチストローブ信号（データ信号印加制御信号）ＬＳと、極性反転信号ＰＯＬと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し出力する。
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰ（ＧＳＰａ、ＧＳＰｂ）を生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫ（ＧＣＫａ、ＧＣＫｂ）を生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきラッチストローブ信号ＬＳ、ならびにゲートドライバ出力制御信号ＧＯＥ（ＧＯＥａ、ＧＯＥｂ）を生成する。
上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとラッチストローブ信号ＬＳとデータスタートパルス信号ＳＳＰとデータクロック信号ＳＣＫと極性反転信号ＰＯＬとは、ソースドライバ３００に入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４００に入力される。
ソースドライバ３００は、デジタル画像信号ＤＡとデータスタートパルス信号ＳＳＰおよびデータクロック信号ＳＣＫとラッチストローブ信号ＬＳと極性反転信号ＰＯＬとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ（１）〜Ｓ（ｎ）を１水平期間毎に順次生成し、これらのデータ信号Ｓ（１）〜Ｓ（ｎ）をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。
ゲートドライバ４００は、ゲートスタートパルス信号ＧＳＰ（ＧＳＰａ、ＧＳＰｂ）およびゲートクロック信号ＧＣＫ（ＧＣＫａ、ＧＣＫｂ）と、ゲートドライバ出力制御信号ＧＯＥ（ＧＯＥａ、ＧＯＥｂ）とに基づき、走査信号Ｇ（１）〜Ｇ（ｍ）を生成し、これらをゲートラインＧＬ１〜ＧＬｍにそれぞれ印加することにより当該ゲートラインＧＬ１〜ＧＬｍを選択的に駆動する。このゲートラインＧＬ１〜ＧＬｍの選択的な駆動は、走査信号Ｇ（１）〜Ｇ（ｍ）として、選択期間をパルス幅としたゲートオンパルスを印加することによって実現される。なお、本実施形態では、一部の駆動例を除き、各ゲートラインに印加されるゲートオンパルスＰｗのパルス幅が全て等しくなっている。よって、各画素に対する充電条件が均一となるので、表示画面全体でより均一な表示が行われることにより、表示品位をより良好にすることが可能となる。
上記のようにソースドライバ３００およびゲートドライバ４００により表示部１００のソースラインＳＬ１〜ＳＬｎおよびゲートラインＧＬ１〜ＧＬｍが駆動されることで、選択されたゲートラインＧＬｊに接続されたＴＦＴ１０を介して画素容量ＣｐにソースラインＳＬｉの電圧が与えられる（ｉ＝１〜ｎ，ｊ＝１〜ｍ）。これにより各画素形成部において液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライト６００からの光の透過量が制御されることで、外部からのデジタルビデオ信号Ｄｖの示す画像が表示部１００に表示される。
表示方式としては、順次走査方式（プログレッシブスキャン方式）と飛び越し走査方式（インターレーススキャン方式）とが挙げられる。順次走査方式は、１画面を表示する際、すなわち１フレーム期間に、ゲートラインＧＬ１〜ＧＬｍを最上部から最下部にかけて１ラインずつ順に選択する方式である。
また、飛び越し走査方式は、ゲートラインＧＬ１〜ＧＬｍが所定のライン間隔で同じグループとなるように複数のグループに分かれており、各グループに対する走査が順次行われる方式である。ゲートラインＧＬ１〜ＧＬｍが１ライン間隔で同じグループとなるように２つのグループに分かれている場合、１フレーム期間に、奇数または偶数番目のゲートラインＧＬ１〜ＧＬｍを最上部から最下部にかけて順に選択した後に、偶数または奇数番目のゲートラインＧＬ１〜ＧＬｍを最上部から最下部にかけて順に選択することになる。
（順次走査方式の駆動例）
図２は、データ信号電圧がデータ信号電圧の中央値Ｖｓｃ（一般に、Ｖｃｏｍとほぼ等しい）を基準として１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングチャートを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。
同図に示すように、極性反転が行われた直後は、実際のデータ信号の波形に鈍りが生じている、すなわち、データ信号波形が極性反転後の所定の電圧に到達するまでに時間がかかっている。同図に示す例では、実際のデータ信号波形は、極性反転直後から１水平期間分程度の時間をかけて所定の電圧に到達している。なお、同図において、データ信号波形は、同一極性の間はデータ信号電圧（階調）が変化しないような簡易的な信号の状態を示している。これは以下に示す図においても同様である。
これに対して、上記の駆動方式では、極性反転直後の１水平期間においてはゲートオンパルスＰｗを印加しないことにより、ダミーの水平期間を設けている。よって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。
このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎ（データ信号線）の、印加電圧に対する実際の電圧の到達率（充電率）を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因する１０行毎のムラを防止できる。
なお、ダミー挿入期間には、表示制御回路２００は、ソースドライバ３００に入力するＬＳ信号のオンパルスの印加を停止させている。これにより、ダミー挿入期間において書き込まれるべきデータ信号が、ダミー挿入期間の次の水平期間において書き込まれることになる。よって、ダミー挿入期間を設けても、表示が行われるべきデータが省かれることなく、適切に表示を行うことが可能となる。
また、表示制御回路２００が、極性反転直後のダミー挿入期間に印加すべきデータ信号と同じデータ信号を次の１水平期間で出力するようにしてもよい。これによっても、ダミー挿入期間を設けても、表示が行われるべきデータが省かれることなく、適切に表示を行うことが可能となる。
図３は、データ信号電圧がＶｓｃを基準として１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングチャートを示している。また、図４は、データ信号電圧がＶｓｃを基準として１０行毎に極性反転する駆動方式において、極性反転が行われた直後の３水平期間（３Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングを示している。これらの図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。
図３に示す例では、実際のデータ信号波形は、極性反転直後から２水平期間分程度の時間をかけて所定の電圧に到達している。また、図４に示す例では、実際のデータ信号波形は、極性反転直後から３水平期間分程度の時間をかけて所定の電圧に到達している。このように、データ信号の電圧波形が鈍る程度は、液晶表示装置の仕様によって異なるものである。これは、例えば液晶表示装置の画面サイズ、および画素数によってソースラインＳＬ１〜ＳＬｎに対する負荷の度合いが異なることによるものである。
したがって、上記のように、実際のデータ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。例えば、データ信号波形の鈍りが６０Ｈｚの１水平期間分で生じる場合、ダミー挿入期間を１水平期間（１Ｈ）とし、同じ液晶表示装置を用いて１２０Ｈｚ駆動を行った場合、データ信号波形の鈍りが１２０Ｈｚの２水平期間分で生じることとなるため、ダミー挿入期間を２水平期間（２Ｈ）とすればよい。
このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎの、印加電圧に対する実際の電圧の到達率を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因する１０行毎のムラを防止できる。
なお、上記の例では、ダミー挿入期間を２Ｈまたは３Ｈとしているが、極性反転後のデータ信号波形の鈍りの程度に応じて、４Ｈ以上に設定してもよい。ただし、このダミー挿入期間を所定の長さ以上とすると、極性反転が行われる前後のゲートライン間において画像が横方向にずれて見えるといった不具合（テアリング）が発生することがある。テアリングが視認される程度は、ダミー挿入期間の長さで決まる。
詳しく説明すると、上記のようにダミー挿入期間を設ける場合、極性反転前に表示が行われるゲートライン上の画素と、極性反転後に表示が行われるゲートライン上の画素とで、表示タイミングのずれが生じることになる。図５２は、ダミー挿入期間の長さを変化させた場合に、テアリングが視認されるか否かを検証した官能評価結果を示している。同図に示す例では、ＦＨＤパネル（１９２０×１０８０ドット）を６０Ｈｚのフレーム周波数で表示させた場合の結果となっており、ダミー挿入期間を４０Ｈ（５９３μｓ）〜５４０Ｈ（８０００μｓ）の間で変化させている。結果としては、ダミー挿入期間が８１５μｓ以下であればテアリングがほとんど気にならないレベルであり、ダミー挿入期間が１１８５μｓ以下であればテアリングが少し気になるレベルであり、ダミー挿入期間が１４８１μｓ以上となるとテアリングが非常に悪いレベルとなっている。
以上より、極性反転前後における表示タイミングのずれが０．８ｍｓｅｃよりも大きくなると、テアリングが視認されやすくになり、表示品位が悪化することになる。よって、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を０．８ｍｓｅｃ以下とすれば、テアリングの問題が生じ難い、良好な表示を行うことが可能となる。
（飛び越し走査方式の駆動例）
図５は、データ信号電圧がＶｓｃを基準として極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングチャートを示している。同図に示す飛び越し走査方式では、１フレーム期間を前半の１／２フレーム期間（１／２Ｆ）と後半の１／２フレーム期間に分け、前半１／２Ｆにおいてデータ信号の極性を＋極性として奇数行を飛び越し走査し、次に後半１／２Ｆにおいてデータ信号の極性を−極性に反転させて偶数行を走査している。なお、ここでは簡便のため、２０行の走査信号線からなると仮定した実施例としている。
飛び越し走査方式の場合、極性反転周期が１／２Ｆごととなるので、順次走査方式と比べて、消費電力の低減、およびソースドライバ３００の発熱の抑制を実現できる。さらに、飛び越し走査方式の場合、表示上、画素にかかる電圧は１行毎に極性反転するため、順次走査方式と比べて、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。
飛び越し走査方式においても、前記した順次走査方式と同様に、データ信号極性反転時に実際のデータ信号の波形に鈍りが生じている。同図に示す例では、データ信号は、極性反転直後から１水平期間分程度の時間をかけて所定の電圧に到達している。これに対して、上記の駆動方式では、極性反転直後の１水平期間においてはゲートオンパルスＰｗを印加しないことにより、ダミーの水平期間を設けている。よって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。
このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎ（データ信号線）の、印加電圧に対する実際の電圧の到達率（充電率）を上げることができる。
なお、前記した順次走査方式と同様に、ダミー挿入期間には、表示制御回路２００は、ソースドライバ３００に入力するＬＳ信号のオンパルスの印加を停止させている。これにより、ダミー挿入期間において書き込まれるべきデータ信号が、ダミー挿入期間の次の水平期間において書き込まれることになる。また、表示制御回路２００が、極性反転直後のダミー挿入期間に印加すべきデータ信号と同じデータ信号を次の１水平期間で出力するようにしてもよい。
なお、データ信号は、図示したような飛び越し走査（インターレース）に対応して、表示制御回路２００が備えるデータ信号組み替え回路によって予め順序が並び替えられており、タイミング処理など必要な処理を行ってデジタル画像信号ＤＡとしてソースドライバ３００に入力される。データ信号組み替え回路は、外部の信号源から時系列で表示制御回路２００に入力されるデジタルＲＧＢ信号としてのデジタルビデオ信号Ｄｖを、メモリに一旦蓄積した後、駆動される走査信号線に対応する信号を読み出すことによって順序の並び替えを行う。
（ブロック分割飛び越し走査方式）
図６は、前記した飛び越し走査方式において、ゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行に印加されるデータ信号のフレーム番号を示した図である。飛び越し走査方式の場合、１／２フレーム間隔で、ゲートラインの奇数行目と偶数行目との間でフレーム番号の異なる画像が表示されることになる。同図に示す例では、最初の１／２Ｆにおいて、奇数行目のゲートラインにｎフレーム目の画像が表示され、偶数行目のゲートラインにｎ−１フレーム目の画像が表示されており、３つ目の１／２Ｆにおいて、奇数行目のゲートラインにｎ＋１フレーム目の画像が表示され、偶数行目のゲートラインにｎフレーム目の画像が表示されている。
この場合、図７の（ａ）に示すような縦長形状の画像を横方向に移動させるような動画表示を行った場合、縦方向のエッジ部分が、図７の（ｂ）に示すように櫛状に見えるといった不具合（コーミング）が発生することがある。このコーミングという現象は、例えばインターレース画像をＩＰ変換なしにＰＣ用のプログレッシブモニタで表示した場合に発生する、横スクロール画像が櫛状になる現象と同じ原理で発生するものである。コーミングが視認される程度は、ゲートラインの奇数行目と偶数行目との間でフレーム番号の異なる画像が表示される状態の時間の長さで決まる。
図８は、通常の飛び越し走査方式における書き込み動作を模式的に示しており、横軸が時間経過を表しており、縦軸が書き込み行としてのゲートラインＧＬ１〜ＧＬｍを示している。同図に示す例では、まずゲートラインＧＬ１〜ＧＬｍの奇数行の全てに書き込みが行われ、その後偶数行への書き込みが行われている。ここで、フレーム周波数を１２０Ｈｚ（１周期８．３３３ｍｓ）とすると、隣接するゲートライン同士の間で、奇数行の書き込み動作時から偶数行の書き込み動作時までの時間Ｔｃは４１６７μｓとなる。
コーミングは、前記したテアリングの原理と同様に、隣接するゲートライン同士の間で表示タイミングがずれることによって生じるものである。よって、前記したテアリングに関する官能評価結果と同様の結果がコーミングに関しても得られることになる。すなわち、時間Ｔｃが０．８ｍｓ程度以上となるとコーミングが視認されるようになるので、図８に示す例では、コーミングが視認されてしまうことになる。
これに対して、本実施形態では、ゲートラインＧＬ１〜ＧＬｍを複数のブロックに分割し、各ブロック毎に飛び越し走査を行う（ブロック分割飛び越し走査方式）ようにしている。これにより、時間Ｔｃを小さくすることが可能となるので、コーミングが視認されにくくなる。
図９は、ブロック分割飛び越し走査方式における書き込み動作を模式的に示しており、横軸が時間経過を表しており、縦軸が書き込み行としてのゲートラインＧＬ１〜ＧＬｍを示している。同図に示す例では、ゲートラインＧＬ１〜ＧＬｍをα行ごとのブロックに分割し、各ブロック毎に飛び越し走査を行っている。詳しくは、まずゲートラインの１行目からα行目までの奇数行に対してデータ信号電圧がＶｓｃに対してプラス極性（＋極性）となるように書き込みが行われ、その後１行目からα行目までの偶数行に対してデータ信号電圧がＶｓｃに対してマイナス極性（−極性）となるように書き込みが行われる。次に、α＋１行目から２α行目までの偶数行に対してデータ信号電圧がＶｓｃに対してマイナス極性となるように書き込みが行われ、その後α＋１行目から２α行目までの奇数行に対してデータ信号電圧がＶｓｃに対してプラス極性となるように書き込みが行われる。これを順次繰り返すことによって１フレーム分の書き込みが行われる。
なお、上記の方式では、ゲートラインの１行目からα行目までの第１のブロックでは、奇数行、偶数行の順で書き込みが行われ、α＋１行目から２α行目までの第２のブロックでは、偶数行、奇数行の順で書き込みが行われている。すなわち、奇数番目のブロックでは、奇数行、偶数行の順で書き込みが行われ、偶数番目のブロックでは、偶数行、奇数行の順で書き込みが行われている。そして、ブロックを跨いで書き込みが行われる時にデータ信号電圧の極性を同一としている。このようにすることで、ブロックの切り替わり時には極性反転が不要となるので、消費電力を抑えることができる。
このブロック分割飛び越し走査方式における、隣接行の書き込みの時間差である時間Ｔｃは、
Ｔｃ＝（α／２）／（Ｖｔｏｔａｌ）×（フレーム周期）
なる式で表される。ここでＶｔｏｔａｌは、１垂直期間、すなわち全走査線数を示している。なお（フレーム周期）／（Ｖｔｏｔａｌ）＝（１水平期間の時間）で在るので、上式を変形して、Ｔｃ＝（α／２）×（１Ｈ；１水平期間の時間）と書くこともできる。
例えば、５２型フルＨＤ（帰線期間込み全走査線数１１２５本）で１２０Ｈｚ駆動の場合、α＝４８に設定すれば、異常な表示状態となる時間Ｔｃは、
Ｔｃ＝(４８／２)／１１２５×（１／１２０）×１０＾６=１７７．８μｓ
となり、コーミングは視認されない程度に抑制される。
また、３７型フルＨＤ（帰線期間込み全走査線数１１２５本）で６０Ｈｚ駆動の場合、α＝２０に設定すれば、同様に計算すると、Ｔｃ＝１４８．１μｓとなり、コーミングは視認されない程度に抑制される。
（ブロック分割飛び越し走査方式の駆動例）
図１０は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルスＰｗのタイミングチャートを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。
この駆動例では、ゲートラインの１行目から２０行目までの第１のブロックでは、奇数行、偶数行の順で書き込みが行われ、２１行目から４０行目までの第２のブロックでは、偶数行、奇数行の順で書き込みが行われている。よって、ゲートラインの４０行目までにおいては、第１のブロックにおける奇数行から偶数行への切り替わり時、および、第２のブロックにおける偶数行から奇数行への切り替わり時に極性反転が生じている。詳しくは、ゲートラインの１〜４０行の偶数行２０Ｈ分はデータ信号の極性が同極性（ここでは−極性）で維持されて走査される。以後２１行目からの奇数行２０行分もデータ信号の極性を同極性（ここでは＋極性）で維持されて走査されていく。したがって、初めの走査を除いて、２０行走査毎にデータ信号の極性が反転されて走査が行われることになる。
この例では、実際のデータ信号波形は、極性反転直後から１水平期間分程度の時間をかけて所定の電圧に到達している。よって、この極性反転時のデータ信号の波形の鈍りに起因するムラが生じる場合がある。
したがって、上記のように、データ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎの、印加電圧に対する実際の電圧の到達率を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因する約２０行毎のムラを防止できる。
また、前記した順次走査方式と比較して、表示上、画素にかかる電圧は１行毎に極性反転するため、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。加えて、ブロック分割飛び越し走査方式を採用していることにより、前記したコーミングの発生を抑制することができる。
なお、データ信号は、図示したようなブロック分割飛び越し走査（インターレース）に対応して、表示制御回路２００が備えるデータ信号組み替え回路によって予め順序が並び替えられており、タイミング処理など必要な処理を行ってデジタル画像信号ＤＡとしてソースドライバ３００に入力される。データ信号組み替え回路は、外部の信号源から時系列で表示制御回路２００に入力されるデジタルＲＧＢ信号としてのデジタルビデオ信号Ｄｖを、メモリに一旦蓄積した後、駆動される走査信号線に対応する信号を読み出すことによって順序の並び替えを行う。
図１１に示す駆動例では、ゲートラインの１行目から２０行目までの第１のブロックでは、偶数行、奇数行の順で書き込みが行われ、２１行目から４０行目までの第２のブロックでは、奇数行、偶数行の順で書き込みが行われている。よって、ゲートラインの４０行目までにおいては、第１のブロックにおける偶数行から奇数行への切り替わり時、および、第２のブロックにおける奇数行から偶数行への切り替わり時に極性反転が生じている。その他の点は、図１０に示した駆動例と同様であるので、ここではその説明を省略する。
図１２に示す駆動例では、ゲートラインの１行目から２０行目までの第１のブロックでは、偶数行、奇数行の順で書き込みが行われ、２１行目から４０行目までの第２のブロックでは、奇数行、偶数行の順で書き込みが行われている。そして、ゲートラインの４０行目までにおいては、第１のブロックにおける偶数行から奇数行への切り替わり時、および、第２のブロックにおける奇数行から偶数行への切り替わり時に加えて、第１のブロックから第２のブロックへの切り替わり時にも極性反転が生じている。これらの極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間としている。
この駆動例においても、ダミー挿入期間を設けることによる効果が得られるようになっている。しかしながら、前記した図１０、図１１の駆動例と比較して、極性反転の回数が増えるので、消費電力という観点からは、前記した図１０、図１１の駆動例の方が好ましいことになる。
また、２０行目と２１行目とでは、画素電極に印加される電圧が同一極性となるのに対し、他の行では上下に隣接する行同士で画素電極に印加される電圧の極性が反対となる。このため、上下の画素電極のカップリング容量を介したゲートオフ後の画素電極の電圧変動値が２０、２１行目間とそれ以外とで異なるため、スジムラとなってしまうおそれがある。この問題を考慮すると、前記した図１０、図１１の駆動例の方が好ましいことになる。
図１３の駆動例では、ゲートラインの１行目から２０行目までの第１のブロックでは、偶数行、奇数行の順で書き込みが行われ、２１行目から４０行目までの第２のブロックでも、偶数行、奇数行の順で書き込みが行われている。そして、ゲートラインの４０行目までにおいては、第１のブロックにおける偶数行から奇数行への切り替わり時、および、第２のブロックにおける奇数行から偶数行への切り替わり時に加えて、第１のブロックから第２のブロックへの切り替わり時にも極性反転が生じている。これらの極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間としている。
この駆動例は、図１２の駆動例と異なり、２０行目と２１行目との間においても画素電極に印加される電圧の極性が反対となっている。よって、上下の画素電極のカップリング容量を介したゲートオフ後の画素電極の電圧変動値が全ての行間でほとんど同じにすることができるので、スジムラの発生を抑制することができる。
図１４は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルスＰｗのタイミングチャートを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。
図１４に示す例では、実際のデータ信号波形は、極性反転直後から２水平期間分程度の時間をかけて所定の電圧に到達している。したがって、上記のように、データ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎの、印加電圧に対する実際の電圧の到達率を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因するムラを防止できる。
なお、上記の例では、ダミー挿入期間を２Ｈとしているが、極性反転後のデータ信号波形の鈍りの程度に応じて、３Ｈ以上に設定してもよい。
（ゲートオンパルスの印加制御）
ここで、上記のダミー挿入期間についてより詳細に説明する。上記した各駆動例では、極性反転時点から、ゲートオンパルスＰｗが最初に印加されるまでの期間を水平期間単位で確保することによって、データ信号波形の鈍りの影響を抑制している。しかしながら、この期間は、水平期間単位に限定されるものではなく、次のような範囲であればデータ信号波形の鈍りの影響を抑制することが可能である。
まず、極性反転時点よりも前の時点で印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの最後端が、該ゲートオンパルスＰｗが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスのＰｗ最後端から、該ゲートオンパルスＰｗが印加される水平期間の終了時点までの時間を第１の期間とする。また、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの印加開始時点までの時間を第２の期間とする。この第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスＰｗが印加されればよい。
なお、上記の各駆動例では、第２の区間がダミー挿入期間に相当しており、第１の期間は、１水平期間内でゲートオンパルスＰｗがオフされてから該水平期間が終了するまでの期間である。よって、どの駆動例においても、第２の期間が第１の期間よりも長くなっていることは明らかである。また、上記の駆動例としては挙げていないが、極性反転の直前においてゲートオンパルスＰｗを印加しない水平期間を設けた駆動を行ってもよく、この場合も、第２の期間が第１の期間よりも長くなることは明らかである。
このような駆動によれば、極性反転時点にはゲートオンパルスＰｗが印加されないことになるので、極性反転前後にゲートオンパルスＰｗが印加される隣接する２つのゲートラインにおいて、極性が互いに反転しているデータ信号が同時に印加されないようにすることができる。これにより、極性反転時の画像表示の乱れを防止することができる。
また、極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗは、極性反転時点から上記第１の期間よりも長い期間の後にゲートオンされている。よって、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにすることができるので、表示ムラなどを抑制した表示品位の高い表示を行うことが可能となる。
また、極性反転時点から、ゲートオンパルスＰｗが最初に印加されるまでの期間を次のような範囲に設定してもよい。すなわち、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスが印加されればよい。
なお、上記の各駆動例では、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの印加開始時点までの時間がダミー挿入期間に相当している。よって、どの駆動例においても、ダミー挿入期間が水平表示期間よりも長くなっていることは明らかである。
水平期間は、水平表示期間と水平帰線期間との和によって構成されている。通常、ソースラインに印加されるデータ信号は、１水平表示期間内で画素が充電されるような信号波形となるように設計される。よって、極性反転時点から１水平表示期間以上経過した時点では、極性反転時に生じるデータ信号の波形の鈍りの影響は抑えられていることになる。よって、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにすることができるので、表示ムラなどを抑制した表示品位の高い表示を行うことが可能となる。
なお、上記のように、基本的には、ソースラインに印加されるデータ信号は、１水平表示期間内で画素が充電されるような信号波形となるように設計される。しかしながら、極性反転した場合は、極性反転していない場合と比較して、データ信号波形の電圧変化が大きくなるので、装置の設計条件によっては、１水平表示期間内で画素が充電されない可能性がある。このような場合には、前記した駆動例のように、ダミー挿入期間を２Ｈ以上とするなどによって対応すればよいことになる。
［実施の形態２］
本発明の他の実施形態について図面に基づいて説明すれば、以下のとおりである。なお、前記した実施の形態１で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。
（液晶表示装置の構成）
図１５は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、図１に示した液晶表示装置において、さらに補助容量配線駆動回路としてのＣＳコントロール回路（保持容量信号駆動部）９０を備えている。その他の構成については、実施の形態１で示した構成と同様であるので、その説明を省略する。
ＣＳコントロール回路９０は、補助容量配線（保持容量配線；ＣＳ配線）に印加するＣＳ（保持容量）信号波形の位相および幅などを制御する回路である。このＣＳコントロール回路９０による制御の詳細、および、補助容量配線の詳細については後述する。
図１６は、本実施形態に係る液晶表示装置の１画素分の等価回路を模式的に示している。同図に示すように、各画素は２つの副画素を備えており、各副画素に対応して、第１ＴＦＴ１２ａおよび第２ＴＦＴ１２ｂが設けられている。そして、第１の副画素電極１７ａ、対向電極Ｅｃ、および両者間の液晶層によって第１副画素容量Ｃｓｐ１が構成され、第２の副画素電極１７ｂ、対向電極Ｅｃ、および両者間の液晶層によって第２副画素容量Ｃｓｐ２が構成されている。このような画素構造はマルチ画素構造と称される。なお、本実施形態では、１つの画素に２つの副画素が含まれる形態としているが、３つ以上の副画素が含まれる形態であってもよい。
このようなマルチ画素構造が適用される場合、副画素のうちの少なくとも２つは輝度が互いに異なるものであることが好ましい。この形態によれば、１つの画素内に明るい副画素及び暗い副画素の両方が存在するため、面積階調によって中間調を表現することができ、液晶表示画面の斜め視角における白浮きを改善するのに好適である。
第１副画素容量Ｃｓｐ１および第２副画素容量Ｃｓｐ２の静電容量値は同一の値となっており、この値は各液晶層に印加される実効電圧に依存する。また、第１副画素容量Ｃｓｐ１および第２副画素容量Ｃｓｐ２とは独立して、第１補助容量Ｃｓ１および第２補助容量Ｃｓ２が設けられており、これらの静電容量値は同一の値としている。
第１副画素容量Ｃｓｐ１および第１補助容量Ｃｓ１の一方の電極は第１ＴＦＴ１２ａのドレイン電極に接続されており、第１副画素容量Ｃｓｐ１の他方の電極は対向電極Ｅｃに接続され、第１補助容量Ｃｓ１の他方の電極は補助容量配線（ＣＳライン）５２ａに接続されている。一方、第２副画素容量Ｃｓｐ２および第２補助容量Ｃｓ２の一方の電極は第２ＴＦＴ１２ｂのドレイン電極に接続されており、第２副画素容量Ｃｓｐ２の他方の電極は対向電極Ｅｃに接続され、第２補助容量Ｃｓ２の他方の電極は補助容量配線（ＣＳライン）５２ｂに接続されている。
第１ＴＦＴ１２ａおよび第２ＴＦＴ１２ｂのゲート電極はいずれも走査線１６に接続されており、ソース電極はいずれも信号線１５に接続されている。
図１７は、ＣＳコントロール回路９０、ＣＳ幹配線（保持容量信号供給配線）５２Ｍ…、およびＣＳライン５２…の接続状態を示している。また、図１８は、ＣＳ幹配線５２Ｍ…とＣＳライン５２…との接続状態を詳細に示している。
ＣＳコントロール回路９０は、ＣＳ幹配線５２Ｍ…に対して、それぞれ異なる信号波形となるＣＳ信号を出力する。図１８に示す例では、ＣＳ幹配線５２Ｍ…は、Ａ〜Ｈ、Ｊ、Ｋの１０種類の配線によって構成されており、それぞれに異なる信号波形のＣＳ信号が入力される。これらのＣＳ幹配線５２Ｍ…は、液晶表示装置の表示エリアの外に設けられる。
また、ＣＳライン５２…は、隣り合うゲートラインＧＬｍ−１・ＧＬｍの間に、ゲートラインＧＬｍと並行に配置されている。また、各ＣＳライン５２は、ＣＳ幹配線５２Ｍ…のうちのいずれか一本と接続されている。図１８に示す例では、ＣＳライン５２…は、ＣＳ幹配線５２Ｍ…のＡ〜Ｈ、Ｊ、Ｋのそれぞれに接続されるＣＳ＿Ａ〜ＣＳ＿Ｈ、ＣＳ＿Ｊ、ＣＳ＿Ｋのいずれかに対応するようになっている。
以上のようなマルチ画素構造を備えた液晶表示装置において、上記のようにソースドライバ３００およびゲートドライバ４００により表示部１００のソースラインＳＬ１〜ＳＬｎおよびゲートラインＧＬ１〜ＧＬｍが駆動されることで、選択されたゲートラインＧＬｊに接続されたＴＦＴ１０を介して画素容量にソースラインＳＬｉの電圧が与えられる（ｉ＝１〜ｎ，ｊ＝１〜ｍ）。そしてＣＳコントロール回路９０によりＣＳライン５２…が駆動され、画素容量に与えられたソースラインＳＬｉの電圧をＣＳ信号により制御する。
これにより各画素形成部において液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライト６００からの光の透過量が制御されることで、外部からのデジタルビデオ信号Ｄｖの示す画像が表示部１００に表示される。
（飛び越し走査方式の駆動例）
図１９は、データ信号電圧がＶｓｃを基準として１０行毎に極性反転する飛び越し走査方式の駆動におけるデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。同図に示す飛び越し走査方式では、１フレーム期間を前半の１／２フレーム期間（１／２Ｆ）と後半の１／２フレーム期間に分け、前半１／２Ｆにおいてデータ信号の極性を＋極性として奇数行を飛び越し走査し、次に後半１／２Ｆにおいてデータ信号の極性を−極性に反転させて偶数行を走査している。なお、ここでは簡便のため、２０行の走査信号線からなると仮定して、１０Ｈごとにデータ信号の極性反転が行われる場合とした実施例としている。
同図において、各ＣＳライン５２に対応する２つの副画素の明暗状態が示されている。また、隣接するソースラインＳＬｎ−１・ＳＬｎ同士の間で極性を反転させて駆動させた場合の各副画素の明暗の状態がタイミングチャートの右側に図示されている。この駆動例の場合、各副画素の明暗状態の並びが副画素単位で市松状となり、画像のざらつき感（ジャギー感）が少ない最も良い形態となっている。ここで、ハッチングをかけたものが暗画素を表し、ハッチングをかけていないものが明画素を表している。このような駆動状態とする条件としては、次の条件が挙げられる。
互いに隣接する２つのゲートラインに関し、先にゲートオンパルスが印加される奇数行目のゲートラインに対するゲートオンパルス印加時点から、後にゲートオンパルスが印加される偶数行目のゲートラインに対するゲートオンパルス印加時点までの期間を隣接行書込時間差期間とすると、少なくとも隣接行書込時間差期間において、ＣＳ信号の極性反転が偶数回（２ｋ（ｋは１以上の整数））行われることである。言い換えれば、ＣＳ信号の極性反転周期を第１の極性継続期間と第２の極性継続期間の和とすると、（ＣＳ信号の極性反転周期）＝（隣接行書込時間差期間）／ｋ（ｋは１以上の整数）となるように設定されていれば、列方向に隣接する副画素間で明暗状態が全て逆転するようになる。すなわち、副画素の明暗の状態が一定し、表示品位の乱れを防止することができる。そして、奇数行と偶数行との間の各副画素の明暗の順序を１行ごとに反転した状態とすることができるので、前記したジャギーの発生の問題も抑制することができる。
また、同図に示す例では、ｋ＝１となっており、ＣＳ信号の極性反転周期は、隣接行書込時間差期間の１／２となっている。このｋ＝１の場合、ＣＳ信号の極性反転周期が最も長くなるので、ＣＳ信号の極性が反転してから次の反転の直前にゲートオンパルスＰｗを印加することによって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。
また、ＣＳライン５２のｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈ遅れた状態となっている。これにより、全てのＣＳライン５２…において、ＣＳ信号の極性が反転してから同一の時間が経過した後であって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。したがって、ＣＳ信号の波形の鈍りによる表示上のムラを抑制することができる。
なお、上記の第１および第２の条件を満たすためには、データ信号波形の極性反転周期の半分の期間、すなわち、一方の極性が継続する期間に含まれる水平期間数の２倍の種類のＣＳ信号が必要となる。例えば図１９に示す例では、１０（Ｈ）×２＝２０種類のＣＳ信号が必要となる。この場合、単純に考えれば、ＣＳ幹配線５２Ｍを２０本設ける必要があるが、同図に示す例のように、互いに位相が反転しているＣＳ信号同士を利用することによって、１０種類（位相）のＣＳ信号によって上記のような駆動を実現している。詳しく説明すると、ＣＳライン５２…を上１０行と下１１行との２つのブロックに分け、上１０行における２行ごとの組のＣＳ信号を、下１０行において、各組ごとに順序を逆にすることと、下１１行目のＣＳ信号を上１行目のＣＳ信号と同じにすることによって、１０種類（位相）のＣＳ信号によって上記のような駆動を実現している。
前記したように、飛び越し走査方式の場合、極性反転周期が１／２Ｆごととなるので、順次走査方式と比べて、消費電力の低減、およびソースドライバ３００の発熱の抑制を実現できる。さらに、飛び越し走査方式の場合、表示上、画素にかかる電圧は１行毎に極性反転するため、順次走査方式と比べて、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。
なお、データ信号は、図示したような飛び越し走査（インターレース）に対応して、表示制御回路２００が備えるデータ信号組み替え回路によって予め順序が並び替えられており、タイミング処理など必要な処理を行ってデジタル画像信号ＤＡとしてソースドライバ３００に入力される。データ信号組み替え回路は、外部の信号源から時系列で表示制御回路２００に入力されるデジタルＲＧＢ信号としてのデジタルビデオ信号Ｄｖを、メモリに一旦蓄積した後、駆動される走査信号線に対応する信号を読み出すことによって順序の並び替えを行う。これは以下に示す他の駆動例でも同様である。
一方、前記したように、この飛び越し走査方式においても、データ信号極性反転時に実際のデータ信号の波形に鈍りが生じている。同図に示す例では、実際のデータ信号波形は、極性反転直後から１水平期間分程度の時間をかけて所定の電圧に到達している。よって、このデータ信号の波形の鈍りに起因する表示上のムラが生じる場合がある。
このデータ信号の波形の鈍りに起因する表示上のムラを改善する駆動方式として、図２０に示す駆動例が挙げられる。同図は、データ信号電圧がＶｓｃを基準として極性反転する飛び越し走査方式の駆動において、極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。同図に示す飛び越し走査方式では、１フレーム期間を前半の１／２フレーム期間（１／２Ｆ）と後半の１／２フレーム期間に分け、前半１／２Ｆにおいてデータ信号の極性を＋極性として奇数行を飛び越し走査し、次に後半１／２Ｆにおいてデータ信号の極性を−極性に反転させて偶数行を走査している。なお、ここでは簡便のため、２０行の走査信号線からなると仮定した実施例としている。
同図に示す例では、実際のデータ信号波形は、極性反転直後から２水平期間分程度の時間をかけて所定の電圧に到達している。これに対して、上記の駆動方式では、極性反転直後の２水平期間においてはゲートオンパルスＰｗを印加しないことにより、ダミーの水平期間を設けている。よって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。
このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎ（データ信号線）の、印加電圧に対する実際の電圧の到達率（充電率）を上げることができる。
なお、実施の形態１で示したものと同様に、ダミー挿入期間には、表示制御回路２００は、ソースドライバ３００に入力するＬＳ信号のオンパルスの印加を停止させている。これにより、ダミー挿入期間において書き込まれるべきデータ信号が、ダミー挿入期間の次の水平期間において書き込まれることになる。また、表示制御回路２００が、極性反転直後のダミー挿入期間に印加すべきデータ信号と同じデータ信号を次の２水平期間で出力するようにしてもよい。
一方、本駆動例のように、単純にダミー挿入期間を挿入するだけでは、マルチ画素駆動の場合には次のような問題が生じる。すなわち、ダミー挿入期間が挿入されることによってデータ信号波形の極性反転周期が増加することになる一方、ＣＳ信号の極性反転周期は変化していないので、両者の位相の関係がずれてしまうことになる。よって、副画素の明暗の状態が一定しないことになり、表示品位が低下するという問題が生じる。
例えば図２０において、後半の１／２Ｆでは、ＣＳ信号の波形の鈍りが大きい期間でゲートオンパルスＰｗが印加されているので、ＣＳ信号の電圧が所定の値に到達していない状態で表示が行われることにより、表示ムラが生じることになる。また、同図に示すようなゲートオンパルスＰｗとデータ信号波形とＣＳ信号波形の関係では、奇数行と偶数行との間の各副画素の明暗の順序が、明、暗、暗、明、明、暗、…というように、暗または明がそれぞれ２行ずつ連続した状態となっている。図中、ハッチングをかけたものが暗画素、ハッチングをかけていないものが明画素に対応している。この場合、明暗が１行ごとに反転する場合と比較して、表示品位としてギザギザ感（ジャギー）が目立つ問題が生じる。
このＣＳ信号の極性反転周期と、データ信号波形の極性反転周期との相違による問題を改善する駆動方式として、図２１に示す駆動例が挙げられる。同図は、データ信号電圧がＶｓｃを基準として極性反転する飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とするとともに、ダミー挿入期間を挿入した期間におけるＣＳ信号にも２Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。同図に示す飛び越し走査方式では、１フレーム期間を前半の１／２フレーム期間（１／２Ｆ）と後半の１／２フレーム期間に分け、前半１／２Ｆにおいてデータ信号の極性を＋極性として奇数行を飛び越し走査し、次に後半１／２Ｆにおいてデータ信号の極性を−極性に反転させて偶数行を走査している。なお、ここでは簡便のため、２０行の走査信号線からなると仮定した実施例としている。
同図に示す例では、ダミー挿入期間を挿入しない状態では、ＣＳ信号における１つの極性が継続する期間（極性継続期間）は５Ｈとなっている。これに対して、データ信号の極性反転が行われた直後に存在しているＣＳ信号における極性継続期間に、ダミー挿入期間を挿入する期間、すなわち２Ｈを加えている。すなわち、データ信号の極性反転が行われた直後に存在しているＣＳ信号における極性継続期間を７Ｈとし、それ以外のＣＳ信号の極性継続期間を５Ｈとしている。
上記のような駆動によれば、ダミー挿入期間が挿入されることによってデータ信号波形の極性反転周期が増加するとともに、ＣＳ信号の極性反転周期も増加することになるので、両者の位相の関係は保たれることになる。また、それぞれのＣＳ信号に関し、少なくとも隣接行書込時間差期間において、極性反転タイミングが連続するフレーム間で等しくなる。よって、副画素の明暗の状態が一定し、表示品位の乱れを防止することができる。そして、奇数行と偶数行との間の各副画素の明暗の順序を１行ごとに反転した状態とすることができるので、前記したジャギーの発生の問題も抑制することができる。
また、全てのＣＳライン５２…において、ＣＳ信号の極性が反転してから同一の時間が経過した後であって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。これにより、ＣＳ信号の波形の鈍りによる表示上のムラを抑制することができる。
このような駆動は、データ信号波形が同じ極性で継続している期間においては、ＣＳライン５２のｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈ遅れた状態とすることによって実現できる。
なお、ＣＳライン５２…を上１０行と下１１行との２つのブロックに分け、上１０行における２行ごとの組のＣＳ信号を、下１０行において、各組ごとに順序を逆にすることと、下１１行目のＣＳ信号を上１行目のＣＳ信号と同じにすることによって、１０種類（位相）のＣＳ信号によって上記のような駆動を実現している。
また、上記の例では、ダミー挿入期間を２Ｈとしているが、データ信号の波形鈍りの程度に応じて、１Ｈでもよく、また３Ｈ以上としても構わない。
一方、上記の駆動例では、ＣＳ信号の波形において、一方の極性の極性継続期間と他方の極性の極性継続期間とが異なる長さとなっている。この場合、副画素における実効電位が極性継続期間の相違に伴って異なることがあり、これにより縞状の表示ムラが生じる場合があるという問題がある。
この極性継続期間の相違による問題を改善する駆動方式として、図２２に示す駆動例が挙げられる。同図は、データ信号電圧がＶｓｃを基準として極性反転する飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とするとともに、ＣＳ信号の極性継続期間をそれぞれ１Ｈ増加させる場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。同図に示す飛び越し走査方式では、１フレーム期間を前半の１／２フレーム期間（１／２Ｆ）と後半の１／２フレーム期間に分け、前半１／２Ｆにおいてデータ信号の極性を＋極性として奇数行を飛び越し走査し、次に後半１／２Ｆにおいてデータ信号の極性を−極性に反転させて偶数行を走査している。なお、ここでは簡便のため、２０行の走査信号線からなると仮定した実施例としている。
同図に示す例では、ダミー挿入期間を挿入しない状態では、ＣＳ信号における１つの極性が継続する期間（極性継続期間）は５Ｈとなっている。これに対して、挿入されたダミー挿入期間の２Ｈのうち、１Ｈの分をＣＳ信号の一方の極性継続期間に加えて６Ｈとし、残りの１Ｈの分をＣＳ信号の他方の極性継続期間に加えて６Ｈとしている。すなわち、ＣＳ信号の極性反転周期を、ダミー挿入期間を加えたデータ信号波形の極性反転周期の半分の長さとするとともに、ＣＳ信号における極性継続期間を極性によらず一定にしている。
なお、ダミー挿入期間を加えたデータ信号波形の極性反転周期の半分の長さが、１水平期間の正の整数個分の長さとなるようにダミー挿入期間を設定することが必要である。これによって、ＣＳ信号の極性継続期間を１水平期間単位の長さで設定することが可能となる。こうすることでＣＳ信号波形の生成回路が複雑になることを抑制することができる。
上記のような駆動によれば、図２１に示した駆動例と同様に、副画素の明暗の状態が一定し、表示品位の乱れを防止することができるという効果、前記したジャギーの発生の問題も抑制することができるという効果、ＣＳ信号の波形の鈍りによる表示上のムラを抑制することができるという効果に加えて、次の効果を奏する。すなわち、ＣＳ信号の波形において、一方の極性の極性継続期間と他方の極性の極性継続期間とが等しくなっているので、副画素における実効電位をほぼ均一にすることが可能となり、縞状の表示ムラの発生を抑制することができる。
なお、本駆動例では、ＣＳライン５２…を上１２行と下９行との２つのブロックに分け、上１２行のブロックの上８行における２行ごとの組のＣＳ信号を、下８行において、各組ごとに順序を逆にすることと下９行目のＣＳ信号を上１０行目のＣＳ信号と同じにすることによって、１２種類（位相）のＣＳ信号によって上記のような駆動を実現している。
次に、図２１に示した駆動例における極性継続期間の相違による問題を改善する別の駆動方式について説明する。図２３は、データ信号電圧がＶｓｃを基準として極性反転する飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間（２Ｈ）を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間（５Ｈ）前の２水平期間（２Ｈ）を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ２Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。同図に示す飛び越し走査方式では、１フレーム期間を前半の１／２フレーム期間（１／２Ｆ）と後半の１／２フレーム期間に分け、前半１／２Ｆにおいてデータ信号の極性を＋極性として奇数行を飛び越し走査し、次に後半１／２Ｆにおいてデータ信号の極性を−極性に反転させて偶数行を走査している。なお、ここでは簡便のため、２０行の走査信号線からなると仮定した実施例としている。
この駆動例では、まずデータ信号の極性反転周期の半分の期間、すなわち、データ信号極性ＰＯＬにおける１つの極性が継続する期間において、極性反転が行われた直後に加えて、さらに別のタイミングでダミー挿入期間を挿入している。そして、このダミー挿入期間が挿入されるタイミングではゲートオンパルスＰｗを印加しないようになっている。
また、ＣＳ信号の極性反転周期を、全てのダミー挿入期間を加えたデータ信号極性ＰＯＬの極性反転周期の半分の長さとするとともに、ＣＳ信号における極性継続期間を極性によらず一定にしている。
上記のような駆動によれば、図２２に示した駆動例と同様に、ＣＳ信号の波形において、一方の極性の極性継続期間と他方の極性の極性継続期間とが等しくなっているので、副画素における実効電位をほぼ均一にすることが可能となり、縞状の表示ムラの発生を抑制することができる。
また、上記の駆動例では、ダミー挿入期間が挿入された直後にゲートオンパルスＰｗが印加されるゲートラインＧＬｊに対応する２つのＣＳライン５２・５２のうち、副走査順序で前側となるＣＳライン５２に印加されるＣＳ信号の位相が、該ＣＳライン５２のさらに副走査順序で前側となるＣＳライン５２に印加されるＣＳ信号の位相から２Ｈ（挿入されたダミー挿入期間の長さ）＋１Ｈ遅れた位相となっている一方、その他のＣＳライン５２では、ｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈ遅れた状態となっている。
このような駆動によれば、全てのＣＳライン５２…において、ＣＳ信号の極性が反転してから同一の時間が経過した後であって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。これにより、ＣＳ信号の波形の鈍りによる表示上のムラを抑制することができる。
また、上記の駆動例では、上記第１のダミー挿入期間と、その次に挿入される第２のダミー挿入期間との間で実際に書き込みが行われる水平期間の数（５Ｈ）と、上記第２のダミー挿入期間と、その次の第１のダミー挿入期間との間で実際に書き込みが行われる水平期間の数（５Ｈ）とが同数となっている。
これにより、ＣＳライン５２…を上１０行と下１１行との２つのブロックに分け、上１０行における２行ごとの組のＣＳ信号を、下１０行において、各組ごとに順序を逆にすることと下１１行目のＣＳ信号を上１行目のＣＳ信号と同じにすることによって、１０種類（位相）のＣＳ信号によって上記のような駆動を実現することができる。この点において、図２２における１２種類（位相）のＣＳ信号を用いた構成と比較して、ＣＳ信号の種類およびＣＳ幹配線５２Ｍの数を低減することができる。
次に、図２２に示した駆動例において、データ信号の極性反転時における画素の充電不足を抑制するための駆動例について説明する。図２４は、データ信号電圧がＶｓｃを基準として極性反転する飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とするとともに、ＣＳ信号の極性継続期間をそれぞれ１Ｈ増加させる場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。
図２２に示した駆動例との相違点は、データ信号の極性反転が行われた後に最初に印加されるゲートオンパルスＰｗのパルス幅を、それ以外のゲートオンパルスＰｗのパルス幅よりも長くしている点である。前記したように、データ信号の極性反転が行われた直後は、データ信号の波形に鈍りが生じている。このデータ信号の波形の鈍りによる画素の充電不足を低減するためにダミー挿入期間の挿入が行われているが、ゲートオンパルスＰｗのパルス幅を長くすることによって、この画素の充電不足の問題をさらに低減することができる。すなわち、ゲートオンパルスＰｗのパルス幅を長くすると、画素に対する充電期間が長くなるので、画素の充電率を上げることができる。
（ブロック分割飛び越し走査方式の駆動例）
実施の形態１において、通常の飛び越し走査方式で駆動が行われる場合のコーミングの不具合を抑制する手法として、ブロック分割飛び越し走査方式について説明した。以下に、本実施形態においてブロック分割飛び越し走査方式を適用した場合の駆動例について説明する。
図２５は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とする（○印の部分）場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行およびＣＳライン５２…の各行を示している。
この駆動例では、ゲートラインの１行目から２０行目までの第１のブロックでは、奇数行、偶数行の順で書き込みが行われ、２１行目から４０行目までの第２のブロックでは、偶数行、奇数行の順で書き込みが行われている。よって、ゲートラインの４０行目までにおいては、第１のブロックにおける奇数行から偶数行への切り替わり時、および、第２のブロックにおける偶数行から奇数行への切り替わり時に極性反転が生じている。詳しくは、ゲートラインの１〜４０行の偶数行２０Ｈ分はデータ信号の極性が同極性（ここでは−極性）で維持されて走査される。以後２１行目からの奇数行２０行分もデータ信号の極性を同極性（ここでは＋極性）で維持されて走査されていく。したがって、初めの走査を除いて、２０行走査毎にデータ信号の極性が反転されて走査が行われることになる。
この例では、実際のデータ信号波形は、極性反転直後から１水平期間分程度の時間をかけて所定の電圧に到達している。よって、この極性反転時のデータ信号の波形の鈍りに起因するムラが生じる場合がある。
したがって、上記のように、データ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎの、印加電圧に対する実際の電圧の到達率を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因する約２０行毎のムラを防止できる。
また、前記した順次走査方式と比較して、表示上、画素にかかる電圧は１行毎に極性反転するため、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。加えて、ブロック分割飛び越し走査方式を採用していることにより、前記したコーミングの発生を抑制することができる。
また、互いに隣接する２つのゲートラインに関し、先にゲートオンパルスが印加される奇数行目のゲートラインに対するゲートオンパルス印加時点から、後にゲートオンパルスが印加される偶数行目のゲートラインに対するゲートオンパルス印加時点までの期間を隣接行書込時間差期間とすると、少なくとも隣接行書込時間差期間において、ＣＳ信号の極性反転が偶数回（２ｋ（ｋは１以上の整数））行われている。言い換えれば、ＣＳ信号の極性反転周期を第１の極性継続期間と第２の極性継続期間の和とすると、（ＣＳ信号の極性反転周期）＝（隣接行書込時間差期間）／ｋ（ｋは１以上の整数）となるように設定されていれば、列方向に隣接する副画素間で明暗状態が全て逆転するようになる。また、それぞれのＣＳ信号に関し、少なくとも隣接行書込時間差期間において、極性反転タイミングが連続するフレーム間で等しくなる。すなわち、副画素の明暗の状態が一定し、表示品位の乱れを防止することができる。そして、奇数行と偶数行との間の各副画素の明暗の順序を１行ごとに反転した状態とすることができるので、前記したジャギーの発生の問題も抑制することができる。
また、同図に示す例では、ｋ＝１となっており、ＣＳ信号の極性反転周期は、隣接行書込時間差期間と等しく（１１Ｈ）となっている。なお、この場合、単純に極性反転周期の１／２の期間を極性継続期間とすると、各極性継続期間は５．５Ｈとなる（この場合については後述する図２８にて説明する）が、これを５Ｈと６Ｈの長さに分けている。これは１Ｈ単位にした方が、波形の生成が簡単だからである。このｋ＝１の場合、ＣＳ信号の極性反転周期が最も長くなるので、ＣＳ信号の極性が反転してから次の反転の直前にゲートオンパルスＰｗを印加することによって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。
また、データ信号波形が同じ極性で継続している期間においては、ＣＳライン５２のｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈまたは２Ｈ遅れた状態となっているので、全てのＣＳライン５２…において、ＣＳ信号の極性が反転してから４Ｈ以上の時間が経過した後であって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。これにより、ＣＳ信号の波形の鈍りによる表示上のムラを抑制することができる。
なお、ＣＳライン５２…を１０行ごとのブロックに分け、副走査順序で１つ前の１０行のブロックにおける２行ごとの組のＣＳ信号を、次のブロックの１０行において、各組ごとに順序を逆にすることによって、１０種類（位相）のＣＳ信号によって上記のような駆動を実現している。
なお、データ信号は、図示したようなブロック分割飛び越し走査（インターレース）に対応して、表示制御回路２００が備えるデータ信号組み替え回路によって予め順序が並び替えられており、タイミング処理など必要な処理を行ってデジタル画像信号ＤＡとしてソースドライバ３００に入力される。データ信号組み替え回路は、外部の信号源から時系列で表示制御回路２００に入力されるデジタルＲＧＢ信号としてのデジタルビデオ信号Ｄｖを、メモリに一旦蓄積した後、駆動される走査信号線に対応する信号を読み出すことによって順序の並び替えを行う。これは以下に示す他の駆動例でも同様である。
一方、上記の駆動例では、ＣＳ信号の波形において、一方の極性の極性継続期間と他方の極性の極性継続期間との比率が異なっている。例えば、ＣＳ＿ＡとしてのＣＳライン５２において、データ信号波形の極性が（−）となっている期間では、Ｈレベルの期間は５Ｈ＋５Ｈ＝１０Ｈである一方、Ｌレベルの期間は５Ｈ＋６Ｈ＝１１Ｈとなっている。このような偏りが各ＣＳライン５２で異なっていることによって、副画素における実効電位が極性継続期間の相違に伴って異なることがあり、これにより縞状の表示ムラが生じる場合があるという問題がある。
図２６は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間（１Ｈ）を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間（５Ｈ）前の１水平期間（１Ｈ）を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ１Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。
以下、図２５に示した駆動例との相違点について説明する。この駆動例では、まずデータ信号の極性反転周期の半分の期間、すなわち、データ信号波形における１つの極性が継続する期間において、極性反転が行われた直後に加えて、さらに別のタイミングでダミー挿入期間を挿入している。そして、このダミー挿入期間が挿入されるタイミングではゲートオンパルスＰｗを印加しないようになっている。
また、ダミー挿入期間が挿入されるタイミングに存在するＣＳ信号の極性継続期間に、ダミー挿入期間を挿入する期間、すなわち１Ｈを加えている。すなわち、ダミー挿入期間が挿入されるタイミングに存在するＣＳ信号における極性継続期間を６Ｈとし、それ以外のＣＳ信号の極性継続期間を５Ｈとしている。
上記のような駆動によれば、ＣＳ信号の波形において、一方の極性の極性継続期間と他方の極性の極性継続期間との比率が等しくなる。例えば、ＣＳ＿ＡとしてのＣＳライン５２において、データ信号波形の極性が（−）となっている期間では、Ｈレベルの期間は５Ｈ＋６Ｈ＝１１Ｈであり、Ｌレベルの期間は５Ｈ＋６Ｈ＝１１Ｈとなっている。よって、副画素における実効電位をほぼ均一にすることが可能となり、縞状の表示ムラの発生を抑制することができる。
また、上記の駆動例では、ダミー挿入期間が挿入された直後にゲートオンパルスＰｗが印加されるゲートラインＧＬｊに対応する２つのＣＳライン５２・５２のうち、副走査順序で前側となるＣＳライン５２に印加されるＣＳ信号の位相が、該ＣＳライン５２のさらに副走査順序で前側となるＣＳライン５２に印加されるＣＳ信号の位相から１Ｈ（挿入されたダミー挿入期間の長さ）＋１Ｈ遅れた位相となっている一方、その他のＣＳライン５２では、ｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈ遅れた状態となっている。
このような駆動によれば、全てのＣＳライン５２…において、ＣＳ信号の極性が反転してから４Ｈ以上の時間が経過した後であって、ＣＳ信号の波形が十分に落ち着いた時点での各副画素へのデータ書き込みが可能となる。これにより、ＣＳ信号の波形の鈍りによる表示上のムラを抑制することができる。
また、上記の駆動例では、上記第１のダミー挿入期間と、その次に挿入される第２のダミー挿入期間との間で実際に書き込みが行われる水平期間の数（５Ｈ）と、上記第２のダミー挿入期間と、その次の第１のダミー挿入期間との間で実際に書き込みが行われる水平期間の数（５Ｈ）とが同数となっている。
これにより、ＣＳライン５２…を１０行ごとのブロックに分け、副走査順序で１つ前の１０行のブロックにおける２行ごとの組のＣＳ信号を、次のブロックの１０行において、各組ごとに順序を逆にすることによって、１０種類（位相）のＣＳ信号によって上記のような駆動を実現することができる。
なお、上記の例では、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを１Ｈとしているが、２Ｈ以上に設定してもよい。図３０は、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合の駆動例を示している。この場合、ダミー挿入期間が挿入されるタイミングに存在するＣＳ信号の極性継続期間に、ダミー挿入期間を挿入する期間、すなわち２Ｈを加えている。すなわち、ダミー挿入期間が挿入されるタイミングに存在するＣＳ信号における極性継続期間を７Ｈとし、それ以外のＣＳ信号の極性継続期間を５Ｈとしている。
同図に示す例では、実際のデータ信号波形は、極性反転直後から２水平期間分程度の時間をかけて所定の電圧に到達している。このように、データ信号の電圧波形が鈍る程度は、液晶表示装置の仕様によって異なるものである。これは、例えば液晶表示装置の画面サイズ、および画素数によってソースラインＳＬ１〜ＳＬｎに対する負荷の度合いが異なることによるものである。
したがって、上記のように、データ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。
図２７は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とするとともに、以下に示すようにＣＳ信号における極性継続期間を設定する場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。
この駆動例では、各ブロックにおいて、互いに隣接する２つのゲートラインに関し、先にゲートオンパルスＰｗが印加される奇数行または偶数行におけるゲートオンパルスＰｗ印加時点から、後にゲートオンパルスＰｗが印加される偶数行または奇数行におけるゲートオンパルスＰｗ印加時点までの期間（隣接行書込時間差期間）においてのみ、ＣＳ信号のいずれか１つの極性継続期間にＣＳ信号ダミー期間がデータ信号のダミー挿入期間分（１Ｈ）挿入される。この場合、それぞれのＣＳ信号に関し、少なくとも隣接行書込時間差期間において、極性反転タイミングが連続するフレーム間で等しくなる。
この場合、隣接行書込時間差期間以外では、ＣＳ信号は一定の極性継続期間となる周期信号であってもよいし、共通電極と同電位の一定値の信号であってもよい。ただし、ゲートオンパルスＰｗは、データ信号にダミー挿入期間が挿入されている期間以外で印加されるようにするとともに、ＣＳ信号の極性継続期間の後半部分で印加されるように、ゲートオンパルスＰｗおよびＣＳ信号の印加が制御される必要がある。また、全てのＣＳ信号は独立しているので、ＣＳライン５２…の数と同数のＣＳ信号の種類およびＣＳ幹配線５２Ｍ…が必要となる。なお、ＣＳ幹配線５２Ｍ…を用いずに、各ＣＳライン５２に対して独立して信号を供給するようにしてもよい。
上記のような駆動例によれば、ＣＳ信号においてダミー挿入期間が挿入される極性継続期間の数は、１フレームあたり１個となるので、一方の極性の極性継続期間と他方の極性の極性継続期間との比率の相違はわずかなものとなる。よって、副画素における実効電位をほぼ均一にすることが可能となり、縞状の表示ムラの発生を抑制することができる。
なお、上記の駆動例では、隣接行書込時間差期間において、ＣＳ信号のいずれか１つの極性継続期間にＣＳ信号ダミー期間をダミー挿入期間分（１Ｈ）挿入しているが、上記期間に含まれるＣＳ信号の極性継続期間の全てに、ダミー挿入期間を均等に割り振って挿入する（０．５Ｈずつ）ようにしてもよい。
図２８は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とするとともに、上記のように、隣接行書込時間差期間（１１Ｈ）に含まれるＣＳ信号の２つの極性継続期間のそれぞれを５．５Ｈとする場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。
この駆動例の場合、ＣＳ信号における極性継続期間は全て５．５Ｈで統一されているので、副画素における実効電位をほぼ均一にすることが可能となり、縞状の表示ムラの発生を抑制することができる。
また、ＣＳライン５２のｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈ遅れた状態となっており、極性継続期間が全て５．５Ｈとなっている。よって、ＣＳ信号は２２ライン周期で同一の波形が現れることになるので、２２本のＣＳ幹配線５２Ｍ…によって、各ＣＳライン５２にＣＳ信号を供給することができる。
なお、上記の例では、ダミー挿入期間を１Ｈとしているが、２Ｈ以上に設定してもよい。図３１は、ダミー挿入期間を２Ｈとした場合の駆動例を示している。この場合、隣接行書込時間差期間（１２Ｈ）に含まれるＣＳ信号の２つの極性継続期間のそれぞれを６Ｈとしている。図２８の実施形態に比べ、ＣＳ信号の極性継続期間が１Ｈ単位となるので、ＣＳ幹線数５２Ｍを半分に、また、ＣＳ信号波形の生成回路も簡略化できる。
同図に示す例では、データ信号波形は、極性反転直後から２水平期間分程度の時間をかけて所定の電圧に到達している。このように、データ信号の電圧波形が鈍る程度は、液晶表示装置の仕様によって異なるものである。これは、例えば液晶表示装置の画面サイズ、および画素数によってソースラインＳＬ１〜ＳＬｎに対する負荷の度合いが異なることによるものである。
したがって、上記のように、データ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。
また、ＣＳライン５２のｎ＋２行目に印加されるＣＳ信号の位相が、ｎ行目に印加されるＣＳ信号の位相に対して１Ｈ遅れた状態となっており、極性継続期間が全て６Ｈとなっている。この場合、ＣＳ信号は２４ライン周期で同一の波形が現れることになるが、互いに位相が反転しているＣＳ信号同士を利用することによって、１２種類（位相）のＣＳ信号によって上記のような駆動を実現している。すなわち、１２本のＣＳ幹配線５２Ｍ…によって、各ＣＳライン５２にＣＳ信号を供給することができる。なお、ＣＳ幹配線５２Ｍ…を用いずに、各ＣＳライン５２に対して独立して信号を供給するようにしてもよい。
ここで、この駆動例における、ＣＳ信号の極性継続期間ｃ（＝６Ｈ）、およびＣＳ信号ダミー期間ｂ（＝１Ｈ）とすると、データ信号の基本極性反転周期ｎ２は、ｎ２＝（ｃ−ｂ）×４ｋ（ｋは自然数）＝（６−１）×４×１＝２０（Ｈ）として算出される。また、ダミー挿入期間ｍは、ｍ＝２ｂ×ｋ＝２×１×１＝２（Ｈ）として算出される。また、ＣＳ信号の相数は２×ｃ＝２×６＝１２（相）として算出される。逆に、ＣＳ信号の極性継続期間ｃは、ｃ＝ｎ２／４ｋ＋ｂなる式で算出される。また、隣接行書込時間差期間におけるＣＳ信号の極性反転回数は、２ｋなる式で算出される。
図３２は、図２８に示す駆動例において、ダミー挿入期間を４Ｈとした場合の駆動例を示している。この場合、ＣＳ信号の極性継続期間ｃ（＝６Ｈ）、およびＣＳ信号ダミー期間ｂ（＝１Ｈ）とすると、データ信号の基本極性反転周期ｎ２は、ｎ２＝（ｃ−ｂ）×４ｋ（ｋは自然数）＝（６−１）×４×２＝４０（Ｈ）として算出される。また、ダミー挿入期間ｍは、ｍ＝２ｂ×ｋ＝２×１×２＝４（Ｈ）として算出される。また、ＣＳ信号の相数は２×ｃ＝２×６＝１２（相）として算出される。逆に、ＣＳ信号の極性継続期間ｃは、ｃ＝ｎ２／４ｋ＋ｂなる式で算出される。また、隣接行書込時間差期間におけるＣＳ信号の極性反転回数は、２ｋなる式で算出される。
次に、図２８に示した駆動例において、データ信号の極性反転時における画素の充電不足を抑制するための駆動例について説明する。図２９は、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とするとともに、上記のように、隣接行書込時間差期間（１１Ｈ）に含まれるＣＳ信号の２つの極性継続期間のそれぞれを５．５Ｈとする場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。
図２８に示した駆動例との相違点は、データ信号の極性反転が行われた後に最初に印加されるゲートオンパルスＰｗのパルス幅を、それ以外のゲートオンパルスＰｗのパルス幅よりも長くしている点である。前記したように、データ信号の極性反転が行われた直後は、データ信号の波形に鈍りが生じている。このデータ信号の波形の鈍りによる画素の充電不足を低減するためにダミー挿入期間の挿入が行われているが、ゲートオンパルスＰｗのパルス幅を長くすることによって、この画素の充電不足の問題をさらに低減することができる。すなわち、ゲートオンパルスＰｗのパルス幅を長くすると、画素に対する充電期間が長くなるので、画素の充電率を上げることができる。
（水平走査期間の設定方法）
次に、水平走査期間の設定方法について説明する。なお、ここでの説明では、前記した水平期間を水平走査期間と称する。この水平走査期間は、水平表示期間と水平帰線期間との和に相当するものとする。
まず、順次走査を行い、１本のソースラインに供給する信号電位の極性を複数データ（複数画素）分ごとに反転させ、かつ極性反転直後にダミー走査期間（前記したダミー挿入期間に相当）を１以上挿入する構成について説明する。該構成によって、列方向については隣り合う複数画素毎に信号電位の極性が反転する（なお、行列方向については隣り合う１画素毎に信号電位の極性が反転する）ブロック反転駆動（ｎｈ／１ｖ反転駆動）を実現することができる。
図５３は、入力順に１０映像データごとに組としていくとともに各組の先頭に１つのダミーデータを挿入し、組単位で信号電位の極性を反転させる場合（反転周期は、１ダミー走査期間＋１０水平走査期間）の、出力されるデータ列および各データに対応する信号電位の波形と、ラッチストローブ信号ＬＳおよびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングチャートとを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。図２と異なるのは、ダミー走査期間においても、ＬＳ信号パルスを立てている点である。図５３の利点は、ダミー走査期間のデータを自由に設定できる点である。本例では、簡単のため、直後の水平走査期間と同じデータを入力している。
この場合、入力される映像データは、Ｎ行目のゲートラインに対応する映像データをＮとして、１，２，３，４，５，６，７，８，９，１０，さらに、１１，１２，１３，１４，１５，１６，１７，１８，１９，２０，さらに、２１，２２，・・・というように並べられている。ここで、表示制御回路２００内の例えばダミーデータ挿入回路は、これら映像データを、１，２，３，・・・８，９，１０，さらに、１１，１２，１３，・・・１８，１９，２０，さらに、２１，２２・・・というように組にしていくとともに各組の先頭にダミーデータを挿入していく。この結果、同図に示されるように、出力されるデータ（映像データ・ダミーデータ）は、Ｎ行目のゲートラインに対応する映像データを<Ｎ>、ダミーデータを<Ｄ>として、<Ｄ>，<１>，<２>，<３>，<４>，<５>，<６>，<７>，<８>，<９>，<１０>，さらに、<Ｄ>，<１１>，<１２>，<１３>，<１４>，<１５>，<１６>，<１７>，<１８>，<１９>，<２０>，さらに、<Ｄ>，<２１>，<２２>，・・・という順序になり、<Ｄ>，<１>，<２>・・・<１０>の各データ（映像データ・ダミーデータ）に対応するプラス極性の信号電位がこの順に１本のソースラインに出力され、ついで、<Ｄ>，<１１>，<１２>・・・<２０>の各データに対応するマイナス極性の信号電位がこの順に該ソースラインに出力され、ついで、<Ｄ>，<２１>，<２２>・・・の各データに対応するプラス極性の信号電位がこの順に該ソースラインに出力される。
なお、ダミーデータ<Ｄ>には、所望のデータを自由に設定することができる。例えば、挿入箇所直後の映像データと等しくしてもよいし、ソースラインの充電効果を高める観点から挿入直後の映像データより高い電圧に対応するデータを別途設定してもよい。
信号電位の極性反転直後はその波形に鈍りが生じるが、本構成ではここにダミー走査期間を設けて所定の信号電位（ダミーデータに対応する信号電位）を与えているため、この期間にソースラインを充電することができる。これにより、ダミー走査期間に続く水平走査期間では、所望の信号電位（映像データに対応する電位）を画素に書き込むことが可能となる。この結果、極性反転直後の信号電位波形の鈍りに起因する１０行毎の表示ムラを防止することができる。
ここで、本液晶表示装置では、上記のように、１０映像データが含まれる各組にダミーデータを１つずつ挿入し、各ダミーデータにダミー走査期間を割り当てても１フレームの垂直表示期間が変わらない（すなわち、入力されるデータ列に設定された垂直帰線期間ＶｂｌａｎｋＸと、実際の出力における垂直帰線期間ＶｂｌａｎｋＹとが等しくなる）ように、入力されるデータ列に設定された一水平走査期間ＨｔｏｔａｌＸよりも、実際の出力における一水平走査期間ＨｔｏｔａｌＹを短くしている。これを以下に説明する。
図３３は、本液晶表示装置において、１０映像データ（１本のソースラインに対応する映像データ）ごとに組としていくとともに各組の先頭に１つのダミーデータを挿入し、走査信号線の順次走査に合わせて、データ（映像データ・ダミーデータ）の並び順に、該データに対応する信号電位の出力を行い、かつ、各映像データに対応する信号電位の出力には一水平期間を割り当てるとともにダミーデータに対応する信号電位の出力にはダミー走査期間を割り当て、組単位で信号電位の極性を反転させる（反転周期は、１ダミー走査期間＋１０水平走査期間）場合の、データ列の入力と該データに対応する信号電位の出力の関係について示している。なお、入力されるデータ列の設定をフルＨＤの標準仕様、すなわち、ドットクロック＝１４８．５ＭＨｚ、１フレーム期間ＶｔｏｔａｌＸ＝垂直表示期間ＶｄｉｓｐＸ（１０８０ｌｉｎｅ）＋垂直帰線期間ＶｂｌａｎｋＸ（４５ｌｉｎｅ）、水平走査期間ＨｔｏｔａｌＸ（データの入力間隔）＝２２００ｄｏｔ、水平走査期間ＨｔｏｔａｌＸ＝水平表示期間ＨｄｉｓｐＸ（１９２０ｄｏｔ）＋水平帰線期間ＨｂｌａｎｋＸ（２８０ｄｏｔ）とする。
同図に示されるように、本液晶表示装置では、入力されるデータ列に設定された１水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）に対し、実際の出力における１水平走査期間ＨｔｏｔａｌＹを２０００ｄｏｔとし、ダミー走査期間ＤｔｏｔａｌＹも２０００ｄｏｔとしている。こうすれば、１０ライン（各ラインに対応する１０データ）を１組として、各組のデータ列に設定された総水平走査期間は２２００ｄｏｔ×１０＝２２０００ｄｏｔであり、各組の実際の出力における総水平走査期間にダミー走査期間を加えた期間は２０００ｄｏｔ×１０＋２０００ｄｏｔ×１＝２２０００ｄｏｔであり、両者は一致する。
より具体的には、図３４に示すように、入力されるデータ列に設定された水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）＝入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸ（１９２０ｄｏｔ）＋入力されるデータ列に設定された水平帰線期間ＨｂｌａｎｋＸ（２８０ｄｏｔ）に対して、実際の出力における水平走査期間ＨｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、その内訳を、実際の出力における水平表示期間ＨｄｉｓｐＹが１９２０ｄｏｔ、実際の出力における水平帰線期間ＨｂｌａｎｋＹが８０ｄｏｔとする。また、ダミー走査期間ＤｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、その内訳を、ダミー表示期間ＤｄｉｓｐＹが１９２０ｄｏｔ、ダミー帰線期間ＤｂｌａｎｋＹが８０ｄｏｔとする。
ここで、ソースラインへの信号電位の出力は、水平帰線期間（ＨｂｌａｎｋＹ）を含め水平走査期間（ＨｔｏｔａｌＹ）中ずっと行われ、各水平走査期間に対応して画素のトランジスタがＯＮとなる（対応するゲートラインにゲートオンパルスが送られている）期間に画素への書き込みが行われる。また、ダミー帰線期間（ＤｂｌａｎｋＹ）を含めダミー走査期間（ＤｔｏｔａｌＹ）中もずっとソースラインへの信号電位の出力が行われている。なお、図５３ではこのダミー走査期間に画素への書き込みを行っていないが、このダミー走査期間に画素への書き込みを行う構成でもよい。
また、図５３において、ラッチストローブ信号の立下りによってあるデータ（映像データ・ダミーデータ）に対応する信号電位がラッチされ、次のラッチストローブ信号の立下りによって次のデータ（映像データ・ダミーデータ）に対応する信号電位がラッチされる。これは、ダミー走査期間についても同様である。また、ゲートオンパルスＰｗの幅は例えば一水平走査期間ＨｔｏｔａｌＹ未満に設定される。
上記構成によれば、入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸと実際の出力における水平表示期間ＨｄｉｓｐＹとを等しくすることができる。これにより、ドットクロックはそのままで、液晶表示装置の垂直表示期間を増やすことなく、また垂直帰線期間を減らすことなく（ＶｄｉｓｐＸ＝ＶｄｉｓｐＹ、ＶｂｌａｎｋＸ＝ＶｂｌａｎｋＹを維持しながら）１０水平走査期間ごとに１つのダミー走査期間を挿入することができる。
また、上記構成では、ダミー走査期間ＤｔｏｔａｌＹと水平走査期間ＨｔｏｔａｌＹとが等しい（２０００ｄｏｔ）ため、信号処理あるいはそのための構成が容易になるという利点がある。
なお、１組の総水平期間数（映像データ数）および総ダミー走査期間数（ダミーデータ数）と、一水平走査期間ＨｔｏｔａｌＹと、ダミー走査期間ＤｔｏｔａｌＹとの組み合わせは、表示制御回路２００（液晶パネル駆動装置）によって設定され、表示制御回路２００は、この組み合わせに基づいて、上記の各種信号（ＰＯＬ、ＬＳ、ＳＳＰ、ＳＣＫ、ＧＣＫ，ＧＳＰ，ＧＯＥ）等を生成する。また、入力された映像データへのダミーデータの挿入も表示制御回路２００で行われる。
なお、上記の構成では、順次入力された映像データにダミーデータを挿入しているがこれに限定されない。ダミーデータを挿入せず（データ列は入力されたままにして）例えばラッチパルスを１つ抜くことでダミー走査期間を１つ作るような構成も可能である。ただこの構成では、同一のデータがダミー走査期間およびそれに続く一水平走査期間にわたって出力されることになる。
図３５は、２０映像データ（１本のソースラインに対応する映像データ）ごとに組としていくとともに各組の先頭に１つのダミーデータを挿入し、走査信号線の順次走査に合わせて、データ（映像データ・ダミーデータ）の並び順に、該データに対応する信号電位の出力を行い、かつ、各映像データに対応する信号電位の出力には一水平期間を割り当てるとともにダミーデータに対応する信号電位の出力にはダミー走査期間を割り当て、組単位で信号電位の極性を反転させる場合（反転周期は、１ダミー走査期間＋２０水平走査期間）の、入力されるデータ列と該データに対応する信号電位の出力の関係について示している。
同図に示されるように、本液晶表示装置では、２０映像データが含まれる各組にダミーデータを１つずつ挿入し、各ダミーデータにダミー走査期間を割り当てながらも、入力されるデータ列に設定された垂直表示期間ＶｄｉｓｐＸ（１０８０ｌｉｎｅ）と実際の出力における垂直表示期間ＶｄｉｓｐＹとを等しく、したがって、入力されるデータ列に設定された垂直帰線期間ＶｂｌａｎｋＸ（４５ｌｉｎｅ）と実際の出力における垂直帰線期間ＶｂｌａｎｋＹとを等しくしている。これを実現するため、入力されるデータ列に設定された１水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）に対し、実際の出力における１水平走査期間ＨｔｏｔａｌＹを２０９６ｄｏｔとし、ダミー走査期間ＤｔｏｔａｌＹを２０８０ｄｏｔとしている。こうすれば、入力される２０映像データ分（２０ゲートライン分）につき、各組に設定された総水平走査期間は２２００ｄｏｔ×２０＝４４０００ｄｏｔであり、各組の実際の出力における総水平走査期間にダミー走査期間を加えた期間は２０９６ｄｏｔ×２０＋２０８０ｄｏｔ×１＝４４０００ｄｏｔであり、両者は一致する。
より具体的には、図３６に示すように、入力されるデータ列に設定された水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）＝入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸ（１９２０ｄｏｔ）＋入力されるデータ列に設定された水平帰線期間ＨｂｌａｎｋＸ（２８０ｄｏｔ）に対して、実際の出力における水平走査期間ＨｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０９６ｄｏｔとし、その内訳を、実際の出力における水平表示期間ＨｄｉｓｐＹが１９２０ｄｏｔ、実際の出力における水平帰線期間ＨｂｌａｎｋＹが１７６ｄｏｔとする。また、ダミー走査期間ＤｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０８０ｄｏｔとし、その内訳を、ダミー表示期間ＤｄｉｓｐＹが１９２０ｄｏｔ、ダミー帰線期間ＤｂｌａｎｋＹが１６０ｄｏｔとする。
なお、ソースラインへの信号電位の出力は、水平帰線期間（ＨｂｌａｎｋＹ）を含め水平走査期間（ＨｔｏｔａｌＹ）中ずっと行われ、各水平走査期間に対応して画素のトランジスタがＯＮとなる（対応するゲートラインにゲートオンパルスが送られている）期間に画素への書き込みが行われる。また、ダミー帰線期間（ＤｂｌａｎｋＹ）を含めダミー走査期間（ＤｔｏｔａｌＹ）中もずっとソースラインへの信号電位の出力が行われている。なお、図１３ではこのダミー走査期間に画素への書き込みを行っていないが、このダミー走査期間に画素への書き込みを行う構成でもよい。
こうすれば、入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸと実際の出力における水平表示期間ＨｄｉｓｐＹとを等しくすることができる。これにより、ドットクロックはそのままで、液晶表示装置の垂直表示期間を増やすことなく、また垂直帰線期間を減らすことなく（ＶｄｉｓｐＸ＝ＶｄｉｓｐＹ、ＶｂｌａｎｋＸ＝ＶｂｌａｎｋＹを維持しながら）２０水平走査期間ごとにダミー走査期間を設けることができる。
また、ダミー走査期間ＤｔｏｔａｌＹが２０８０ｄｏｔ、水平走査期間ＨｔｏｔａｌＹが２０９６ｄｏｔとなって水平走査期間を長くとれるため、画素の充電に有利である。
なお、２０映像データが含まれる各組にダミーデータを１つずつ挿入し、各ダミーデータにダミー走査期間を割り当てる場合には、図３７に示されるように、入力されるデータ列に設定された１水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）に対し、実際の出力における１水平走査期間ＨｔｏｔａｌＹを２０９４ｄｏｔとし、ダミー走査期間ＤｔｏｔａｌＹを２１２０ｄｏｔとしてもよい。こうすれば、入力される２０映像データ分（２０ゲートライン分）につき、各組に設定された総水平走査期間は２２００ｄｏｔ×２０＝４４０００ｄｏｔであり、各組の実際の出力における総水平走査期間にダミー走査期間を加えた期間は２０９４ｄｏｔ×２０＋２１２０ｄｏｔ×１＝４４０００ｄｏｔであり、両者は一致する。より具体的には、図３７に示すように、入力されるデータ列に設定された水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）＝入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸ（１９２０ｄｏｔ）＋入力されるデータ列に設定された水平帰線期間ＨｂｌａｎｋＸ（２８０ｄｏｔ）に対して、実際の出力における水平走査期間ＨｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０９４ｄｏｔとし、その内訳を、実際の出力における水平表示期間ＨｄｉｓｐＹが１９２０ｄｏｔ、実際の出力における水平帰線期間ＨｂｌａｎｋＹが１７４ｄｏｔとする。また、ダミー走査期間ＤｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２１２０ｄｏｔとし、その内訳を、ダミー表示期間ＤｄｉｓｐＹが１９２０ｄｏｔ、ダミー帰線期間ＤｂｌａｎｋＹが２００ｄｏｔとする。
この場合にも、入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸと実際の出力における水平表示期間ＨｄｉｓｐＹとを等しくすることができる。これにより、ドットクロックはそのままで、液晶表示装置の垂直表示期間を増やすことなく、また垂直帰線期間を減らすことなく（ＶｄｉｓｐＸ＝ＶｄｉｓｐＹ、ＶｂｌａｎｋＸ＝ＶｂｌａｎｋＹを維持しながら）２０水平走査期間ごとにダミー走査期間を設けることができる。
また、上記構成では、ダミー走査期間ＤｔｏｔａｌＹが２１２０ｄｏｔ、水平走査期間ＨｔｏｔａｌＹが２０９４ｄｏｔとなってダミー走査期間を長くとれるため、極性反転後の信号電圧波形の鈍りが大きい場合において、ソースラインの充電に有利である。
なお、入力側の設定がＨｔｏｔａｌＸ＝２２００（ＨｄｉｓｐＸ１９２０＋ＨｂｌａｎｋＸ２８０）の場合に、２０映像データが含まれる各組にダミーデータを１つずつ挿入し、各ダミーデータにダミー走査期間を割り当てるには、ＨｔｏｔａｌＹ（＝ＨｄｉｓｐＹ＋ＨｂｌａｎｋＹ）とＤｔｏｔａｌＹ（＝ＤｄｉｓｐＹ＋ＤｂｌａｎｋＹ）とを、図３８のいずれかの組み合わせに設定すればよい。
ただ、ダミー走査期間と水平走査期間との差は小さい方が、その他の信号とのタイミング調整が簡素化できて（例えば後述する画素分割方式への適用において、保持容量配線の電位波形の設定が容易になる）好ましいため、網掛け部分の組み合わせ、すなわち、ＨｔｏｔａｌＹが２０９４（ＨｄｉｓｐＹ１９２０＋ＨｂｌａｎｋＹ１７４）でＤｔｏｔａｌＹが２１２０（ＤｄｉｓｐＹ１９２０＋ＤｂｌａｎｋＹ２００）の組み合わせ（上述）、もしくはＨｔｏｔａｌＹが２０９５（ＨｄｉｓｐＹ１９２０＋ＨｂｌａｎｋＹ１７５）でＤｔｏｔａｌＹが２１００（ＤｄｉｓｐＹ１９２０＋ＤｂｌａｎｋＹ１８０）の組み合わせ、またはＨｔｏｔａｌＹが２０９６（ＨｄｉｓｐＹ１９２０＋ＨｂｌａｎｋＹ１７６）でＤｔｏｔａｌＹが２０８０（ＤｄｉｓｐＹ１９２０＋ＤｂｌａｎｋＹ１６０）の組み合わせ（上述）が好ましい。
次に、入力順に複数の映像データ（１本のソースラインに対応する映像データ）ごとに組としていくとともに少なくとも各組の先頭に１以上のダミーデータを挿入し、走査信号線のインターレース走査（１ゲートラインずつ飛び越していく飛び越し走査）に合わせて、データ（映像データ・ダミーデータ）の並び順に、該データに対応する信号電位の出力を行い、かつ、各映像データに対応する信号電位の出力には一水平期間を割り当てるとともに各ダミーデータに対応する信号電位の出力にはダミー走査期間を割り当て、組単位で信号電位の極性を反転させる構成について説明する。該構成によって、列方向については隣り合う１画素毎に信号電位の極性が反転する（行列方向については隣り合う１画素毎に信号電位の極性が反転する）ドット反転駆動（１ｈ／１ｖ反転駆動）を実現することができる。なお、この構成では、表示制御回路２００内にデータ並べ替え回路が設けられており、ここで、入力されたデータの並べ替えとダミーデータの挿入が行われている（後述）。
図５４は、１０映像データ（１本のソースラインに対応する映像データ）ごとに組としていくとともに各組の先頭に１つのダミーデータを挿入し、走査信号線のインターレース走査に合わせて、データ（映像データ・ダミーデータ）の並び順に、該データに対応する信号電位の出力を行い、かつ、各映像データに対応する信号電位の出力には一水平期間を割り当てるとともにダミーデータに対応する信号電位の出力にはダミー走査期間を割り当て、組単位で信号電位の極性を反転させる場合（反転周期は、１ダミー走査期間＋１０水平走査期間）の、出力されるデータ列および各データ（映像データ・ダミーデータ）に対応する信号電位の波形と、ラッチストローブ信号ＬＳおよびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングチャートとを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。図１３と異なるのは、ダミー走査期間においても、ＬＳ信号パルスを立てている点である。図５４の利点は、ダミー走査期間のデータを自由に設定できる点である。本例では、簡単のため、直後の水平走査期間と同じデータを入力している。
この場合、入力される映像データ（図示せず）は、Ｎ行目のゲートラインに対応する映像データをＮとして、１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，１９，２０，２１，２２，２３，２４・・・というように並んでいる。ここで、並べ替え回路は、これら映像データを、２，４，６，８，１０，１２，１４，１６，１８，２０，さらに、１，３，５，７，９，１１，１３，１５，１７，１９，さらに、２２，２４・・・というように組にしていくとともに各組の先頭にダミーデータを挿入していく。これにより、出力されるデータ（映像データ・ダミーデータ）は、Ｎ行目のゲートラインに対応する映像データを<Ｎ>、ダミーデータを<Ｄ>として、<Ｄ>，<２>，<４>，<６>，<８>，<１０>，<１２>，<１４>，<１６>，<１８>，<２０>，さらに、<Ｄ>，<１>，<３>，<５>，<７>，<９>，<１１>，<１３>，<１５>，<１７>，<１９>，さらに、<Ｄ>，<２２>，<２４>，・・・という順序になり、<Ｄ>，<２>，<４>・・・<２０>の各データに対応するプラス極性の信号電位がこの順に１本のソースラインに出力され、ついで、<Ｄ>，<１>，<３>・・・<１９>の各データに対応するマイナス極性の信号電位がこの順に該ソースラインに出力され、ついで、<Ｄ>，<２２>，<２４>・・・の各データに対応するプラス極性の信号電位がこの順に該ソースラインに出力される。
なお、ダミーデータ<Ｄ>には、所望のデータを自由に設定することができる。例えば、挿入箇所直後の映像データと等しくしてもよいし、ソースラインの充電効果を高める観点から挿入直後の映像データより高い電圧に対応するデータを別途設定してもよい。
信号電位の極性反転直後はその波形に鈍りが生じるが、本構成ではここにダミー走査期間を設けて所定の信号電位（ダミーデータに対応する信号電位）を与えているため、この期間にソースラインを充電することができる。これにより、ダミー走査期間に続く水平走査期間では、所望の信号電位（映像データに対応する電位）を画素に書き込むことが可能となる。さらに、隣接する２つのソースラインに印加される信号電圧の極性を互いに反転させることで、表示上、各画素の極性をドット反転させることができる。このため、フリッカなどに対して有利となる。
本液晶表示装置では、１０映像データが含まれる各組にダミーデータを１つずつ挿入し、各ダミーデータにダミー走査期間を割り当てながらも１フレームの垂直表示期間が変わらない（すなわち、入力されるデータ列に設定された垂直帰線期間ＶｂｌａｎｋＸと、実際の出力における垂直帰線期間ＶｂｌａｎｋＹとが等しくなる）ように、入力されるデータ列に設定された１水平走査期間ＨｔｏｔａｌＸよりも、実際の出力における１水平走査期間ＨｔｏｔａｌＹを短くしている。
具体的には、図３９に示されるように、入力されるデータ列に設定された水平走査期間ＨｔｏｔａｌＸ（２２００ｄｏｔ）＝入力されるデータ列に設定された水平表示期間ＨｄｉｓｐＸ（１９２０ｄｏｔ）＋入力されるデータ列に設定された水平帰線期間ＨｂｌａｎｋＸ（２８０ｄｏｔ）に対して、実際の出力における水平走査期間ＨｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、その内訳を、実際の出力における水平表示期間ＨｄｉｓｐＹが１９２０ｄｏｔ、実際の出力における水平帰線期間ＨｂｌａｎｋＹが８０ｄｏｔとする。また、ダミー走査期間ＤｔｏｔａｌＹを上記のようにＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、その内訳を、ダミー表示期間ＤｄｉｓｐＹが１９２０ｄｏｔ、ダミー帰線期間ＤｂｌａｎｋＹが８０ｄｏｔとする。
図４０は、２０映像データ（１本のソースラインに対応する映像データ）ごとに組としていくとともに各組の先頭および中途にそれぞれダミーデータを挿入し、走査信号線のインターレース走査に合わせて、データ（映像データ・ダミーデータ）の並び順に、該データに対応する信号電位の出力を行い、かつ、各映像データに対応する信号電位の出力には一水平期間を割り当てるとともにダミーデータに対応する信号電位の出力にはダミー走査期間を割り当て、組単位で信号電位の極性を反転させる場合（反転周期は、２ダミー走査期間＋２０水平走査期間）の、データ列の入力と該データに対応する信号電位の出力の関係について示している。なお、極性反転直後以外のダミー走査期間は、各種信号処理のタイミング調整等を目的として設けられる。
この場合も、図４０に示すように、実際の出力における水平走査期間ＨｔｏｔａｌＹをＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、また、ダミー走査期間ＤｔｏｔａｌＹをＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとすれば、１フレームの垂直表示期間が変えることなく、ダミー走査期間を設けることができる。
図５５は、１組目は１０映像データ（１本のソースラインに対応する映像データ）を組として各組の先頭にダミーデータを１つ挿入するとともに２組目以降は２０映像データごとに組として各組の先頭にダミーデータを１つ挿入し、走査信号線のインターレース走査に合わせて、データ（映像データ・ダミーデータ）の並び順に、該データに対応する信号電位の出力を行い、かつ各映像データに対応する信号電位の出力には一水平期間を割り当てるとともにダミーデータに対応する信号電位の出力にはダミー走査期間を割り当てる場合の、出力されるデータ列および各データ（映像データ・ダミーデータ）に対応する信号電位の波形と、ラッチストローブ信号ＬＳ、ゲートオンパルス（画素データ書き込みパルス）Ｐｗ、およびＣＳ信号のタイミングチャートとを示している。なお、同図中のＣＳ_Ａ・ＣＳ_Ｂ，ＣＳ_Ｂ・ＣＳ_Ｃ，ＣＳ_Ｃ・ＣＳ_Ｄ・・・は上記保持容量配線Ｃｓｉ・Ｃｓｊに対応する。図２８と異なるのは、ダミー走査期間においても、ＬＳ信号パルスを立てている点である。図５５の利点は、ダミー走査期間のデータを自由に設定できる点である。本例では、簡単のため、直後の水平走査期間と同じデータを入力している。
この場合、入力される映像データ（図示せず）は、Ｎ行目のゲートラインに対応する映像データをＮとして、１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，・・・４３，４４，４５，４６，４７，４８，４９というように並んでいるが、並べ替え回路は、これら映像データを、１，３，５，７，９，１１，１３，１５，１７，１９，さらに、２，４，６，８，１０，１２，・・・３６，３８，４０，さらに、２１，２３，２５・・・４５，４７，４９，さらに、４２，４４・４６，４８・・・というように組にしていくとともに各組の先頭にダミーデータを挿入していく。これにより、出力されるデータ（映像データ・ダミーデータ）は、Ｎ行目のゲートラインに対応する映像データを<Ｎ>、ダミーデータを<Ｄ>として、<Ｄ>，<１>，<３>，<５>，<７>，<９>，<１１>，<１３>，<１５>，<１７>，<１９>，さらに、<Ｄ>，<２>，<４>，<６>，<８>，<１０>，<１２>・・・<３６>，<３８>，<４０>，さらに、<Ｄ>，<２１>，<２３>，<２５>，<２７>，・・・<４５>，<４７>，<４９>，さらに、<Ｄ>，<４２>，<４４>・・・という順序になり、<Ｄ>，<１>，<３>，<５>，・・・<１７>，<１９>の各データに対応するプラス極性の信号電位がこの順に１本のソースラインに出力され、ついで、<Ｄ>，<２>，<４>，<６>，・・・<３６>，<３８>，<４０>，の各データに対応するマイナス極性の信号電位がこの順に該ソースラインに出力され、ついで、<Ｄ>，<２１>，<２３>，<２５>，・・・<４７>，<４９>の各データに対応するプラス極性の信号電位がこの順に該ソースラインに出力され、ついで、<Ｄ>，<４２>，<４４>・・・の各データに対応するマイナス極性の信号電位がこの順に該ソースラインに出力される。
なお、ダミーデータ<Ｄ>には、所望のデータを自由に設定することができる。例えば、挿入箇所直後の映像データと等しくしてもよいし、ソースラインの充電効果を高める観点から挿入直後の映像データより高い電圧に対応するデータを別途設定してもよい。
この場合では、１組目については、実際の出力における水平走査期間ＨｔｏｔａｌＹをＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、ダミー走査期間ＤｔｏｔａｌＹをＨｔｏｔａｌＸよりも少ない２０００ｄｏｔとし、２組目以降については、例えば実際の出力における水平走査期間ＨｔｏｔａｌＹをＨｔｏｔａｌＸよりも少ない２０９４ｄｏｔとし、ダミー走査期間ＤｔｏｔａｌＹをＨｔｏｔａｌＸよりも少ない２１２０ｄｏｔとすれば、１フレームの垂直表示期間が変えることなく、ダミー走査期間を設けることができる。
以下に、図５６〜図５８を用いてデータの並べ替え方法について説明する。ここでは、垂直走査期間Ｖｔｏｔａｌが１１２５Ｈ、垂直表示期間Ｖｄｉｓｐが１０８０Ｈ、垂直帰線期間が４５Ｈの例を示す。
図５６は並べ替え回路を示す概略ブロック図である。図５７はデータの並べ変えの方法を説明するための模式図であり、図５８は図５６の点線で囲った部分の拡大図である。図５６に示すように、並べ替え回路５５０は、並べ替え制御回路５５２、奇数ライン用並べ替え用メモリ５５４Ａ、および偶数ライン用並べ替え用メモリ５５４Ｂを備えている。並べ替え回路５５０は、前記した表示制御回路２００内に設けられる。
並べ替え制御回路５５２には、表示すべき映像データと、映像データと同期する垂直同期信号および水平同期信号と、表示動作を制御するための制御信号とが入力される。並べ替え制御回路５５２は、入力された映像データをライン毎に奇数ラインと偶数ラインに分離し、それぞれの映像データを奇数ライン用の並べ替え用メモリ５５４Ａと偶数ライン用の並べ替え用メモリ５５４Ｂとに書き込んでいき、これを一定期間行った後、奇数ライン用の並べ替え用メモリ５５４Ａからデータを連続して読み出し、これに続けて、偶数ライン用の並べ替え用メモリ５５４Ｂからデータを読み出す。
このとき、並べ替え制御回路５５２は、各組のライン数に応じて映像データ数をカウントし、奇数・偶数の各並べ替え用メモリ５５４Ａおよび５５４Ｂから映像データを読み出すとともに、所定箇所（例えば、各組の先頭）にダミーデータ＜Ｄ＞を挿入する。なお、映像データを出力する一水平走査期間およびダミーデータを出力するダミー走査期間はそれぞれ、入力される映像データに設定された一水平走査期間（各映像データの入力間隔）よりも短く設定する。映像データの書き込み、読み出し順は、たとえば、あらかじめ用意した参照テーブルを用いることで所定の順序に行うようにしておく。こうすることで、１画面分の映像データを記憶するフレームメモリを使わず、並べ替えメモリ５５４Ａ、５５４Ｂの規模を小さくできるとともに、映像データの入力出力の時間的なずれを抑制することができる。
例えば図５８に示すように、並べ替え制御回路５５２に、映像データ列（ａ）が入力されると、これを、奇数ライン用の並べ替え用メモリと偶数ライン用の並べ替え用メモリとに順次データを振り分けて書き込む。ここでは、少なくとも１１ライン以上の映像データを並べ替え用メモリに取り込んだ後に、順次入力される映像データを並べ替え用メモリに取り込む作業を継続したまま、奇数ライン用の並べ替え用メモリからの映像データの読み出しを開始する。また、簡単のため、ダミーデータ＜Ｄ＞を挿入箇所直後の映像データと一致させている。
具体的には、まず奇数ライン用の並べ替え用メモリから、１番目の映像データ（１番目のゲートラインに対応する映像データ）をダミーデータ＜Ｄ＞として読み出し、その後、１０ゲートライン分（１、３、５、・・・、１９ライン目に対応する）映像データを連続して読み出し、これを１組目とする。続いて、２番目の映像データ（２番目のゲートラインに対応する映像データ）をダミーデータ＜Ｄ＞として読み出し、その後、１０ゲートライン分（２、４、６、・・・、２０ライン目に対応する）の映像データを連続して読み出し、さらに、偶数ライン用の並べ替え用メモリから１０ライン分（２２、２４、２６、・・・、４０ライン目に対応する）の映像データを連続して読み出し、これを２組目とする。そして、再び、奇数ライン用の並べ替え用メモリから、２１番目の映像データ（２１番目のゲートラインに対応する映像データ）をダミーデータ＜Ｄ＞として読み出し、その後、１０ゲートライン分（２１、２３、２５、・・・、３９ライン目に対応する）映像データを連続して読み出し、これを３組目とする。この一連の動作を繰り返し行うように並べ替え制御回路５５２によって制御することで、最終行まで順次、並べ替え用メモリからの読み出しを行う。
なお、本例では、先頭のダミーデータ＜ｄ＞（先頭の１ライン目と等しいデータ）を有効表示期間ＶｄｉｓｐＹに含めているが、この先頭のダミーデータ＜ｄ＞については、前フレームの垂直帰線期間ＶｂｌａｎｋＹの最後に含めてもよい。
次に、上記各形態において、Ｍ個のデータを１組とする場合に、１組にダミー走査期間ａをいくつ設け、実際の出力における水平走査期間ＨｔｏｔａｌＹおよびダミー走査期間ＤｔｏｔａｌＹの組み合わせをどのように算出するかについて説明する。なお、この算出工程は、上記のように表示制御回路２００（液晶パネル駆動装置）によって行われてもよい。この場合、所定のプログラムをコンピュータが実行することでこれを実現することもできる。
図４１は上記組み合わせの算出法の一例を示すフローチャートである。同図に示されるように、まず極性反転周期Ｍ（１組の映像データ数）を取得する。そして、Ｓ１に進み、仮のダミー水平走査期間数ａ（１組のダミーデータ数）を１とする。ついで、Ｍとａとの和をＡとする（Ｓ２）。ついで、ＨｔｏｔａｌＸとＭとの積をＡで割ったものをＢとする（Ｓ３）。なお、極性反転周期Ｍ取得後、Ｓ１と並行して、極性反転周期Ｍでの充電特性に基づき、必要最小限のダミー水平走査期間数Ｃを決めておいてもよい。ここで、ＢがＨｄｉｓｐＸ以上か否かを判定し（Ｓ４）、ＹｅｓであればＳ７に進み、Ｎｏ（ＢがＨｄｉｓｐＸ未満）であればエンドとなる。Ｓ７ではＢが整数か否かを判定し、ＹｅｓであればＳ８に進み、ＮｏであればＳ５に進み、ａに１を加えてＳ２に戻る。Ｓ８では、ａが、Ｍにおける充電特性から得られる必要最小限のダミー走査期間数Ｃ以上か否かを判定し、ＹｅｓであればＳ９に進み、ＮｏであればＳ５に進む。Ｓ９では、ダミー走査期間数＝ａ、ＨｔｏｔａｌＹ＝ＤｔｏｔａｌＹ＝Ｂに決定し、エンドとなる。
上記の算出法を用いることで、例えば、Ｍ＝１０の場合は、ダミー走査期間数＝１、ＨｔｏｔａｌＹ＝ＤｔｏｔａｌＹ＝２０００ｄｏｔ、Ｍ＝３０の場合は、ダミー走査期間数＝３、ＨｔｏｔａｌＹ＝ＤｔｏｔａｌＹ＝２０００ｄｏｔ、Ｍ＝４０の場合は、ダミー走査期間数＝４、ＨｔｏｔａｌＹ＝ＤｔｏｔａｌＹ＝２０００ｄｏｔとなり、ＨｔｏｔａｌＹ＝ＤｔｏｔａｌＹとなる組み合わせを速やかに算出することができる。
ただ、上記算出法ではＭ＝２０の場合は算出できないため、以下の算出法を用いてもよい。これを図４２に示す。同図に示されるように、まず極性反転周期Ｍ（１組の映像データ数）を取得する。そして、Ｓ１０に進み、仮のダミー水平走査期間数ａ（１組のダミーデータ数）を１とする。ついで、Ｍとａとの和をＡ’とする（Ｓ１１）。ついで、ＨｔｏｔａｌＸとＭとの積をＡ’で割ったものをＢ’とする（Ｓ１２）。なお、極性反転周期Ｍ取得後、Ｓ１と並行して、極性反転周期Ｍでの充電特性に基づき、必要最小限のダミー水平走査期間数Ｃを決めておいてもよい。ここで、Ｂ’がＨｄｉｓｐＸ以上か否かを判定し（Ｓ１４）、ＹｅｓであればＳ１５に進み、Ｎｏ（Ｂ’がＨｄｉｓｐＸ未満）であればＳ２１に進む。Ｓ１５ではＢ’の小数点以下を切り捨てた整数をＤとする。ついで、ＤとＡ’との積をＥとし（Ｓ１６）、ついで、ＨｔｏｔａｌＸとＭとの積からＥを引いたものをＰとし、Ｐをａで割ったものをＦとする（Ｓ１７）。ここで、Ｆが整数か否かを判定し（Ｓ１８）、整数であればＳ１９に進み、整数でなければＳ１３に進み、ａに１を加えてＳ１１に戻る。Ｓ１９では、ａが、Ｍにおける充電特性から得られる必要最小限のダミー走査期間数Ｃ以上か否かを判定し、ＹｅｓであればＳ２０に進み、ＮｏであればＳ１３に戻る。Ｓ２０ではダミー走査期間数＝ａ、ＨｔｏｔａｌＹ＝Ｄ、ＤｔｏｔａｌＹ＝Ｄ＋Ｆとして保存し、その後Ｓ１３に戻る。また、Ｓ２１では、保存された組み合わせがあるか否かを判定し、ＹｅｓであればＳ２２に進み、Ｎｏであれば、Ｓ２３に進んで再計算（後述）を行う。Ｓ２２では、保存された組み合わせから１つを選択し、エンドとなる。
Ｓ２３の再計算では、Ｃ（Ｍにおける充電特性から得られる必要最小限のダミー走査期間数Ｃ）を用い、ＨｔｏｔａｌＸ（２２００）×Ｍ＝Ｍ×α＋Ｃ×βを満たすα、βを求め、ダミー走査期間数＝Ｃ、ＨｔｏｔａｌＹ＝α、ＤｔｏｔａｌＹ＝βとする。
図４２のフローチャートによる算出結果を図４３に示す。同図に示されるように、Ｍ＝３０の場合は、ダミー走査期間数＝１、ＨｔｏｔａｌＹ＝２１２９、ＤｔｏｔａｌＹ＝２１３０の組み合わせと、ダミー走査期間数＝２、ＨｔｏｔａｌＹ＝２０６２、ＤｔｏｔａｌＹ＝２０７０の組み合わせと、ダミー走査期間数＝３、ＨｔｏｔａｌＹ＝２０００、ＤｔｏｔａｌＹ＝２０００の組み合わせが求められる。また、Ｍ＝４０の場合は、ダミー走査期間数＝１、ＨｔｏｔａｌＹ＝２１４６、ＤｔｏｔａｌＹ＝２１６０の組み合わせと、ダミー走査期間数＝２、ＨｔｏｔａｌＹ＝２０９５、ＤｔｏｔａｌＹ＝２１００の組み合わせと、ダミー走査期間数＝４、ＨｔｏｔａｌＹ＝２０００、ＤｔｏｔａｌＹ＝２０００の組み合わせと、ダミー走査期間数＝５、ＨｔｏｔａｌＹ＝１９５５、ＤｔｏｔａｌＹ＝１９６０の組み合わせとが求められ、この中から１つが選択される。
なお、図４２の算出法では、例えば、Ｍ＝４０でダミー走査期間数ａ＝３の場合は算出されないため、このような場合（ダミー走査期間数が予め決定している場合）に上記の再計算を行ってもよい。図４４はＭ＝４０、ダミー走査期間数＝３の場合の、再計算の結果である。同図に示されるように、この場合は７つの組み合わせが得られ、この中から１つ（例えば、Ｍ＝４０、ダミー走査期間数＝３、ＨｔｏｔａｌＹ＝２０４４、ＤｔｏｔａｌＹ＝２０８０の組み合わせ）が選択される。
（ＣＳ信号にオーバーシュートをかける駆動例）
上記において、偶数行と奇数行とで極性が反転するブロック分割飛び越し走査方式で、ＣＳ配線を隣接するゲートラインで共有するマルチピクセル駆動（ＭＰＤ）をする場合について説明した。この場合において、上記のように、データ信号の極性反転時の波形の鈍りの影響を防ぐためにダミー走査期間を設けると、それに伴って明暗を正しく表示させるために、ＣＳ信号についても、データ信号の極性反転時に同じ期間分だけ波形を伸ばす必要がある。
この場合、ＣＳ信号の立上りまたは立下りからゲートオンパルスがオフするまでの期間が異なることになる。図５９に示す例では、２Ｈのダミー走査期間が挿入されている。この例において、ＣＳ信号の立上りまたは立下りからゲートオンパルスがオフするタイミング（ゲートオフタイミング）までの期間を３０行目と３２行目とを比較すると、ＣＳ＿Ｋのポイント（３）では５Ｈ、ＣＳ＿Ｂのポイント（４）では４Ｈ、ＣＳ＿Ａのポイント（５）では７Ｈ、ＣＳ＿Ｄのポイント（６）では６Ｈとなる。このときそれぞれのポイントでＣＳ信号の電圧の到達率が微妙に異なることになり、明暗副画素の輝度変化の度合いが異なってくる。
狙いとする輝度変化からのズレが顕著なところとしては、ポイント（４）に相当するところである。すなわち、図５９における画素Ｐ３０暗副画素の電圧変化において、ΔＶｐ_３０’で示される電位差は他に比べて小さくなる。水平期間が短い場合にはこの傾向はより顕著となり、ＣＳ信号の電圧の到達率の差が輝度差に現れてくるポイントが増大する。この結果、図６０に示すように、表示画面上に周期的な表示ムラが発生することになる。
上記の問題に対して、図６１に示すように、ＣＳ信号の立上りまたは立下りのタイミングで、所定の幅のオーバーシュートパルスＰｏｃを立てる制御を行う。ＣＳコントロール回路９０は、ＣＳ信号のＨ、Ｌレベルの２値に加え、Ｈレベルよりも高いオーバーシュートＨ電位およびＬレベルより低いオーバーシュートＬ電位の２値をさらに加えた４値を制御する。詳しくは、ＣＳコントロール回路９０は、ＣＳ信号の極性継続期間において、第１の電圧を印加する期間と、第１の電圧と同極性で第１の電圧よりも絶対値の大きい第２の電圧を印加する期間とを設ける。
このようなＣＳ信号によれば、パルスの立上りまたは立下りにおける波形の鈍りを改善することができる。言い換えれば、ＣＳ信号の極性反転時からゲートオフタイミングまでの時間が短い場合でも、ゲートオフタイミングのＣＳ電圧の到達度を上げることができる。これにより、ＣＳ信号の立上りまたは立下りからゲートオフタイミングまでの期間の差異によるＣＳ信号の電圧の到達率の差異を低減することができる。また、ＣＳ信号の極性反転時からゲートオフタイミングまでの時間が短い行と長い行がある場合でも、ＣＳ信号の電圧の到達度の差に起因するムラを防止できる。すなわち、図６０に示すような周期的な表示ムラを改善できる。
なお、本例ではＰｏｃの幅を１Ｈとしているが、２Ｈにしてもよい。ただし、ゲートオンパルスがオフする時のＣＳ信号の電位を安定させるため、ＣＳ信号の立上りまたは立下りからゲートオフタイミングまでの期間の半分以下にする方が好ましい。
一方、図６２は、高精細パネルやフレームレートが高い場合のように、水平期間Ｈが短い場合のＣＳ信号の設定波形（実線）と実際の波形（点線）とを示している。同図において、ゲートオンパルスの横に示す数値は、ＣＳ信号の極性反転時からゲートオフタイミングまでの時間を水平期間Ｈで表したものである。なお説明を簡単にするため、行情報等は省略している。
パルスＰｏｃの電圧の大きさは、ＣＳコントロール回路９０の耐圧以上に設定することはできない。よって、水平期間Ｈが短い場合には、最大電圧のパルスＰｏｃをかけても、ＣＳ信号の電圧の到達率が不十分となる場合がある。この場合、各ゲートオフタイミングでＣＳ信号の電圧の到達率が異なり、前記した周期的な表示ムラが残ってしまうことになる。
ここで、ＣＳ信号の極性反転時からゲートオフタイミングまでの時間が４Ｈ、５Ｈの場合と６Ｈ、７Ｈの場合とで、ＣＳ信号の電圧の到達率を近づけることができれば、上記の表示ムラをさらに低減できることになる。図６３は、これを実現するＣＳ信号の駆動例を示している。同図に示す例では、ＣＳ信号における極性反転周期の長さに応じて、オーバーシュートパルスのパルス幅および印加タイミングを変化させている。具体的には、極性反転周期が５Ｈの期間においては、ＣＳ信号の立上りまたは立下りのタイミングで所定のパルス幅のオーバーシュートパルスＰｏｃが印加される一方、極性反転周期が７Ｈの期間においては、ＣＳ信号の立上りまたは立下りのタイミングから所定の期間経過したタイミングで、オーバーシュートパルスＰｏｃのパルス幅よりも短いパルス幅のオーバーシュートパルスＰｏｃ’が印加される。
極性反転周期が７Ｈの期間は、極性反転周期が５Ｈの期間よりもＣＳ信号の電圧の到達率が高くなるので、オーバーシュートパルスＰｏｃ’のパルス幅を、オーバーシュートパルスＰｏｃのパルス幅よりも小さくすることによって、両者のＣＳ信号の電圧の到達率を近づけることが可能となる。また、オーバーシュートパルスＰｏｃ’の印加タイミングを変化させることによっても、両者のＣＳ信号の電圧の到達率を近づけることが可能となる。これにより、上記の表示ムラをさらに低減できる。
また、図６４に示す例では、オーバーシュートパルスＰｏｃとオーバーシュートパルスＰｏｃ’の電圧を異ならせている。オーバーシュートパルスＰｏｃ’の電圧を、オーバーシュートパルスＰｏｃよりも小さくすることによって、極性反転周期が７Ｈの期間と、極性反転周期が５Ｈの期間とのＣＳ信号の電圧の到達率を近づけることが可能となる。
なお、ＣＳ信号における極性反転周期の長さに応じて、オーバーシュートパルスのパルス幅、印加タイミング、および、電圧値の少なくともいずれか一方を変化させれば、上記のような効果を得ることが可能である。
（ダミー挿入期間におけるムラを低減する構成例）
図６５は、１つのブロックに含まれる走査線数αを２４としたブロック分割飛び越し走査方式の駆動において、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートを示している。なお、同図では、１行目から２４行目までのゲートラインに関連する図を示しているが、実際には２４行目までのゲートラインによって１つのブロックが構成され、このブロックが列方向に繰り返されることによってブロック分割飛び越し走査方式が実現されることになる。
この場合、ダミー挿入期間が挿入されるタイミングに存在するＣＳ信号の極性継続期間に、ダミー挿入期間を挿入する期間、すなわち２Ｈを加えている。すなわち、ダミー挿入期間が挿入されるタイミングに存在するＣＳ信号における極性継続期間を８Ｈとし、それ以外のＣＳ信号の極性継続期間を６Ｈとしている。また、１つのブロックに含まれる走査線数αが偶数の２４であるので、ＣＳ信号の位相の数が１２相あれば、全てのＣＳラインに対応することができる。
この形態のブロック反転駆動では、極性反転部分とその付近にブランク挿入を行っている。この影響により、１２ライン目および２４ライン目における、ゲートオンパルスがオフしてからＣＳ信号の極性が反転するまでの時間が、他のラインと大きく異なっている。例えば、１２ライン目の上側の副画素のゲートオンパルスがオフしてからＣＳ信号の極性が反転するまでの時間ｔ１と、１２ライン目の下側の副画素のゲートオンパルスがオフしてからＣＳ信号の極性が反転するまでの時間ｔ２とを比較すると、ｔ１に比べｔ２は３Ｈ分長くなっている。このため、ＣＳ信号の突き上げ突き下げ電圧による画素電極の電圧変動の１フレームあたりの平均値が、特定のラインにおける副画素とそれ以外のラインにおける副画素とで異なってくるため、スジムラとして見えてしまう場合があった。
図６６は、上記課題を解決するための実施例を説明する図であり、図６５と同様に、１つのブロックに含まれる走査線数αを２４としたブロック分割飛び越し走査方式の駆動において、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートを示している。
図６５との相違点としては、新たに２つのＣＳ信号の位相を導入する点にある。具体的には、ＣＳ幹配線が２本追加され、ＣＳ信号の位相の種類としてＣＳ＿ＮとＣＳ＿Ｏとが追加されている。図６６において太線で示すように、ゲートラインの１２行目の下側の副画素に対応するＣＳラインにＣＳ＿Ｎを接続し、ゲートラインの２４行目の下側の副画素にＣＳ＿Ｏを接続する。１２ライン目の太線の波形に着目すると、１２ライン目の下側の副画素のゲートオンパルスがオフしてからＣＳ信号の極性が反転するまでの時間ｔ２’は、図６５におけるｔ２’に比べ２Ｈ短くなっている。これにより、他のラインとの差が無くなるため、スジムラを抑制できる。
ＣＳ＿Ｎの波形とＣＳ＿Ｏの波形とは互いに逆位相の波形となっている。２４ライン目も同様に下側の副画素のゲートオンパルスがオフしてからＣＳ信号の極性が反転するまでの時間が他のラインとの差が無くなるため、スジムラを抑制できる。
上記の内容を一般化すると次のようになる。１つのブロックに含まれる走査信号線の数がα（αは自然数）であり、１つのブロックの走査中に２箇所以上のダミー挿入期間を挿入する駆動方法で、少なくともα／ｋ（ｋは自然数：αとｋはα／ｋが整数となるように選ばれる）＋２相の上記保持容量信号によって上記保持容量配線が駆動される構成とすればよい。図６６の例では、α＝２４、ｋ＝２となり、２４／２＋２＝１４相のＣＳ信号によってＣＳラインが駆動されている。
（ＣＳ信号の位相の種類を低減する構成例）
図６７は、１つのブロックに含まれる走査線数αを４８としたブロック分割飛び越し走査方式の駆動において、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートを示している。なお、同図では、１行目から２４行目までのゲートラインに関連する図を示しているが、実際には４８行目までのゲートラインによって１つのブロックが構成され、このブロックが列方向に繰り返されることによってブロック分割飛び越し走査方式が実現されることになる。
同図に示す例では、Ａ〜Ｈ、Ｊ〜Ｍの計１２本のＣＳ幹配線を用いている。また、各ＣＳ信号の極性継続期間は６Ｈと８Ｈとし、隣合う偶数行と奇数行とにおけるゲートオンパルスの印加タイミングの間で、ＣＳ信号の極性が４回反転している。これは、隣接行書込時間差期間の長さに比べ、ＣＳ信号の極性反転周期が短いためである。
駆動周波数が高い場合、上記のようにＣＳ信号の極性継続期間が短いと、ＣＳ信号の鈍りの影響により、ゲートオフ時にＣＳ信号の電圧の目標値への到達率が低くなり、ムラに見えるという問題が生じる。これを改善するには、ＣＳ信号の極性反転の期間を長くすることによってＣＳ信号の鈍りの影響を低減することができる。しかしながら、ＣＳ信号の極性反転の期間を長くするためには、ＣＳ信号の位相の種類を増やす必要が生じるので、ＣＳ幹配線の本数を増やす必要がある。よって、配線が増えたり、配線の引き回しが複雑になることにより、基板面積を増大させる必要が生じたり、短絡のリスクが増大したりなどの問題が生じる。
図６８は、ＣＳ幹配線の本数を増やすことなく、ＣＳ信号の極性継続期間を延ばす駆動例を示している。同図は、ＣＳ信号の波形が１２相の場合のＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートを示している。また、図６８おけるゲートＯＮ位置（１）〜（１４）は、ＣＳ信号の極性反転タイミングとゲートオンパルスとのタイミングの全てを記載している。なお、同図では、１行目から４８行目までのゲートラインに関連する図を示しているが、実際には４８行目までのゲートラインによって１つのブロックが構成され、このブロックが列方向に繰り返されることによってブロック分割飛び越し走査方式が実現されることになる。
この例では、間に１本のＣＳラインを挟んだ２本のＣＳラインが同一のＣＳ幹配線に接続されている。具体的には、ＣＳ幹配線のＡには、ＣＳラインの０、２、２５、２７、４８、５０、７３、７５が接続され、ＣＳ幹配線のＢには、ＣＳライン１、３、２４、２６、４９、５１、７２、７４が接続されている。ＣＳ幹配線のＣ、Ｄ以降には、それぞれＣＳ幹配線のＡ、Ｂに接続されるＣＳラインの４ライン毎下のＣＳラインに接続されている。また、ＣＳラインの４８本ごとに、ＣＳ幹配線とＣＳラインとの接続関係が繰り返されている。
また、この駆動例では、走査線の４８行ごとのブロックで、偶数行、奇数行（あるいは奇数行、偶数行）の順に飛び越し走査（インターレース）が行われており、データ信号の極性反転時に、ダミー走査期間として２Ｈが挿入されている。また、マルチ画素の明暗を正しく表示するため、極性反転しない部分にもダミー走査期間が２Ｈ挿入されている。ＣＳ信号は、極性継続期間が１４ＨのＬレベル期間およびＨレベル期間、および、１２ＨのＬレベル期間およびＨレベル期間の信号を含んでいる。
図６８に示す例によれば、ＣＳ信号の波形の相数を増やさずに、ＣＳ信号の極性継続期間を長くとることができる。すなわち余分な配線や回路を増やすことなくゲートオフ時のＣＳ電圧の到達度を高くすることができ、ＣＳ電圧の実際の波形の鈍りに起因するムラを低減できる。
なお、図８７に示すような駆動が行われてもよい。図６８との相違点としては、ダミー挿入期間が挿入される箇所を含む極性継続期間が１４Ｈとなっており、それ以外の極性継続期間が１２Ｈとなっている点である。
図６８および図８７におけるＣＳ信号の極性反転タイミングとゲートオンパルスとのタイミングとをそれぞれ波形１および波形２として図８８に示す。同図に示すように、（ａ）ゲートＯＮ位置（１）（２）（３）の後にＣＳ信号の電圧レベルが変化すること、（ｂ）ゲートＯＮ位置（１３）（４）（５）（６）の後にＣＳ信号の電圧レベルが変化すること、（ｃ）ゲートＯＮ位置（１４）（７）（８）（９）の後にＣＳ信号の電圧レベルが変化すること、（ｄ）ゲートＯＮ位置（１０）（１１）（１２）の後にＣＳ信号の電圧レベルが変化すること、（ｅ）極性継続期間が１４Ｈである期間の長さと１２Ｈである期間の長さとがＬレベルおよびＨレベルでともに等しくなっていること、の５点を満たしていればよいことになる。
（ＣＳ信号の極性の偏りを解消する構成例）
一方、ブロック分割飛び越し走査方式によってダミー水平期間の挿入を行う場合、上記のように、挿入するダミー水平期間の長さに応じて、ＣＳ信号の極性継続期間を長くする必要がある。例えば、挿入するダミー水平期間が２Ｈの場合、図６８に示す例では、極性継続期間が１４Ｈとなる部分と１２Ｈとなる部分とが混在する。この場合、ＣＳ信号の極性反転タイミングと、ゲートオフタイミングとの関係に応じて、ＣＳ信号による各画素への電圧の突き上げ効果が変化し、液晶印加電圧の実効値が異なる。上記の例では、ＣＳ信号の極性反転タイミングと、ゲートオフタイミングとの関係が、隣り合うブロック同士で異なることになり、ブロック単位で明るさが異なるムラが生じることになる。以下、この理由を説明する。
図７０の（ａ）および（ｂ）は、ＣＳ信号の極性反転タイミングと、ゲートオフタイミングとの関係が互いに異なる駆動例を示している。まず、両者ともに、ＣＳ信号は、極性継続期間が１４Ｈとなる部分が２回連続し、極性継続期間が１２Ｈとなる部分が２回連続し、これらが繰り返されるような極性反転タイミングとなっている。そして、図７０の（ａ）では、極性継続期間が１４Ｈとなる部分が２回連続するうちの１回目の１４Ｈ（図中（Ａ））においてゲートオンパルスが印加される一方、図７０の（ｂ）では、極性継続期間が１４Ｈとなる部分が２回連続するうちの２回目の１４Ｈ（図中（Ｂ））においてゲートオンパルスが印加されている。なお、図７０の（ａ）は図６８のゲートＯＮ位置の（２）のタイミングについての駆動例であり、図７０の（ｂ）は図６８のゲートＯＮ位置の（５）のタイミングについての駆動例を記載している。
ここで、１フレーム期間でＣＳ信号が「Ｈ」（Ｈレベル）になる期間の長さについて着目する。図７０の（ａ）と（ｂ）とのＣＳ信号が「Ｈ」（Ｈレベル）になる期間（突き上げ期間）が１フレーム期間内で異なる部分は、ハッチングで示されている部分である。この部分で両者を比較すると、ハッチングで示されるＣＳ信号が「Ｈ」（Ｈレベル）になる期間は、（ａ）では１４Ｈ（１４水平期間）＋９Ｈ（１９水平期間）＝２３Ｈ（２３水平期間）、（ｂ）では１２Ｈ（１２水平期間）＋９Ｈ（９水平期間）＝２１Ｈ（２１水平期間）であり、（ａ）が（ｂ）よりも２Ｈ分（２水平期間分）「Ｈ」（Ｈレベル）の期間が長いことになる。すなわち、（ａ）の方が液晶印加電圧の実効値が高くなる。これにより、（ａ）のタイミングとなる１〜２４行目のゲートラインに対応する画素の表示が、（ｂ）のタイミングとなる２５〜４８行目のゲートラインに対応する画素の表示よりも明るくなり、隣接するブロック間で輝度差が生じる。
この問題を解決するＣＳ信号の波形例を図７０の（ｃ）および（ｄ）に示す。同図に示すように、ＣＳ信号において、極性継続期間が１４Ｈである部分を、１２Ｈの部分と２Ｈの部分とに分けるとともに、２Ｈの部分を、「Ｈ」（Ｈレベル）となっている期間と「Ｌ」（Ｌレベル）となっている期間とが等しくなるように設定する。このようにすれば、ゲートオンパルスの印加タイミングによらず、１フレーム内でのＣＳ信号の「Ｈ」期間と「Ｌ」期間とを等しくすることができるので、突き上げ時間の偏りが解消される。同図に示す例では、２Ｈの部分を１Ｈの「Ｈ」（Ｈレベル）期間と１Ｈの「Ｌ」（Ｌレベル）期間とに分割しているが、「Ｈ」（Ｈレベル）期間と「Ｌ」（Ｌレベル）期間とが均等になるように、もっと短い周期で分割させてもよい。
同図に示す例において、ハッチングで示される突き上げ時間は、（ｃ）では１Ｈ＋１２Ｈ＋９Ｈ＝２２Ｈ、（ｄ）では１２Ｈ＋１Ｈ＋９Ｈ＝２２Ｈであり、（ｃ）と（ｄ）との突き上げ時間が等しくなる。よって、（ｃ）における（Ａ）でゲートオンパルスが印加された場合と（ｄ）における（Ｂ）でゲートオンパルスが印加された場合とで、液晶印加電圧の実効値が等しくなる。
上記の（ｃ）および（ｄ）で示されるＣＳ信号が印加される場合の、ＣＳ幹配線と各ＣＳラインとの接続状態、ならびに、ＣＳ信号およびゲートオンパルスのタイミングチャートを図６９に示す。ダミー挿入期間を含め１ブロックを走査する期間（４８Ｈ＋２Ｈ＋２Ｈ＝５２Ｈ）において、記保持容量信号において、保持容量信号がＨレベルとなっている期間（１Ｈ＋１２Ｈ＋１Ｈ＋１２Ｈ＝２６Ｈ）とＬレベルとなっている期間（１Ｈ＋１２Ｈ＋１Ｈ＋１２Ｈ＝２６Ｈ）との差が等しくなるように設定されている。
なお、図６９におけるゲートＯＮ位置（１）〜（１４）は、ＣＳ信号の極性反転タイミングとゲートオンパルスとのタイミングの全てを記載している。図７０の（ｃ）は図６９のゲートＯＮ位置の（２）のタイミングについての駆動例であり、図７０の（ｄ）は図６９のゲートＯＮ位置の（５）のタイミングについての駆動例を記載している。このような駆動が行われる場合、（ｃ）のタイミングを使用する１行目から２４行目までのゲートラインと、（ｄ）のタイミングを使用する２５行目から４８行目までのゲートラインとの輝度差が解消される。
また、ダミー挿入期間を含め１ブロックを走査する期間において保持容量信号がＨレベルとなっている期間とＬレベルとなっている期間との差は完全に等しくなくとも１Ｈ以内であれば輝度差はほぼ抑制できる。さらに上記保持容量信号において、１フレーム内での保持容量信号のＨレベル期間とＬレベル期間の差の絶対値の各保持容量配線での差が１Ｈ以内であることが望ましい。
なお、上記の例では、図６８に示す駆動例に基づいて図６９に示す駆動例を導き出しているが、図８７に示す駆動例に基づいた場合でも、同様に図６９に示す駆動例となる。
また、図８９の評価結果表に示すように、異なる走査線数で検討を行った結果、保持容量信号において、１フレーム内での保持容量信号のＨレベル期間とＬレベル期間の差の絶対値の各保持容量配線での差（同図中で「差」と記載）と、１フレーム期間との比（同図中で「比」と記載）が０．１３％以下であれば、輝度ムラを抑制できる。より好ましくは０．０９％以下すればさらに良好な表示とすることができる。なお、同図の「ムラ（目視評価）」の欄において、二重丸は輝度ムラがなく良好な状態、一重丸は若干輝度ムラがあるが表示としては良好な状態、三角は輝度ムラがやや目立つ状態、×は輝度ムラがかなり目立つ状態を示している。
［ゲートドライバの構成および動作］
次に、前記した各実施の形態で用いられるゲートドライバ４００の構成の詳細について説明する。図４６は、ゲートドライバ４００の構成例を示すブロック図である。同図に示すように、ゲートドライバ４００は、複数のゲートドライバ用ＩＣ４１１〜４１ｑを備えている。また、図４５は、１つのゲートドライバ用ＩＣ４１ｎの構成例を示している。
ゲートドライバ用ＩＣ４１ｎは、第１および第２シフトレジスタ４２・４３、第１および第２ＡＮＤゲート４４１・４４２、および、出力部４５を備えている。第１シフトレジスタ４２は、奇数段用シフトレジスタであり、第２シフトレジスタ４３は、偶数段用シフトレジスタである。第１ＡＮＤゲート４４１は、第１シフトレジスタ４２からの出力に対応して設けられており、第２ＡＮＤゲート４４２は第２シフトレジスタ４３からの出力に対応して設けられている。出力部４５は、第１ＡＮＤゲート４４１および第２ＡＮＤゲート４４２の出力信号ｇ１〜ｇｐに基づいて走査信号Ｇ１〜Ｇｐを出力する。
ゲートドライバ用ＩＣ４１ｎには、外部から各シフトレジスタに入力されるスタートパルス信号ＳＰｉａ・ＳＰｉｂ、クロック信号ＣＫａ・ＣＫｂ、および出力制御信号ＯＥａ・ＯＥｂが入力されている。スタートパルス信号ＳＰｉａ・ＳＰｉｂは、それぞれ第１シフトレジスタ４２および第２シフトレジスタ４３の入力端に入力され、第１シフトレジスタ４２および第２シフトレジスタ４３の出力端からは、後続のゲートドライバ用ＩＣに入力されるべきスタートパルス信号ＳＰｏａ、ＳＰｏｂが出力される。
また、第１ＡＮＤゲート４４１には第１シフトレジスタ４２からの奇数段出力信号Ｑｋ（ｋは奇数）と出力制御信号ＯＥａの論理反転信号とが入力される。一方、当第２のＡＮＤゲート４４２には第２シフトレジスタ４３からの奇数段出力信号Ｑｋ（ｋは偶数）と出力制御信号ＯＥｂの論理反転信号とが入力される。
本構成例によるゲートドライバ４００は、上記構成の複数（ｑ個）のゲートドライバ用ＩＣ４１１〜４１ｑが、縦続接続されることによって実現される。すなわち、ゲートドライバ用ＩＣ４１１〜４１ｑ内の第１および第２シフトレジスタ４２・４３が１つのシフトレジスタを形成するように（以下、このように縦続接続によって形成されるシフトレジスタを「結合シフトレジスタ」という）、各ゲートドライバ用ＩＣ４１ｎ内の第１および第２シフトレジスタ４２・４３の出力端（スタートパルス信号ＳＰｏａ・ＳＰｏｂの出力端子）が次のゲートドライバ用ＩＣ内の第１および第２シフトレジスタ４２・４３の入力端（スタートパルス信号ＳＰｉａ・ＳＰｉｂの入力端子）に接続される。
ただし、先頭のゲートドライバ用ＩＣ４１１内の第１および第２シフトレジスタ４２・４３の入力端には、表示制御回路２００からゲートスタートパルス信号ＧＳＰａ、ＧＳＰｂが入力され、最後尾のゲートドライバ用ＩＣ４１ｑ内の第１および第２シフトレジスタ４２・４３の出力端は外部と未接続となっている。また、表示制御回路２００からのゲートクロック信号ＧＣＫａ・ＧＣＫｂおよび出力制御信号ＧＯＥａ・ＧＯＥｂは、各ゲートドライバ用ＩＣ４１ｎにクロック信号ＣＫａ・ＣＫｂ、および出力制御信号ＯＥａ・ＯＥｂとして共通に入力される。
次に、図４７に示す波形図を参照しながら、前記構成例によるゲートドライバ４００の動作について説明する。表示制御回路２００は、波形図に示すように、画素データ書込パルスＰｗに対応する期間ＴｓｐｗだけＨレベル（アクティブ）となる信号をゲートスタートパルス信号ＧＳＰ（奇数段用ＧＳＰａおよび偶数段用ＧＳＰｂ）として生成するとともに、１水平走査期間（１Ｈ）毎に所定期間だけＨレベルとなるゲートクロック信号ＧＣＫ（奇数段用ＧＣＫａおよび偶数段用ＧＣＫｂ）を生成する。
このようなゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫ（ＧＣＫａ・ＧＣＫｂ）がゲートドライバ４００に入力されると、先頭のゲートドライバ用ＩＣ４１１における第１および第２シフトレジスタ４２・４３の初段の出力信号Ｑ１・Ｑ２が出力される。この出力信号Ｑ１・Ｑ２は、各フレーム期間において、画素データ書込パルスＰｗに対応するパルスＰｑｗを含む。ここでは、最初の出力信号Ｑ１・Ｑ２を形成するために、最初のＧＣＫａおよびＧＣＫｂは２Ｈの間隔でＨレベルとなる。
このようなパルスＰｑｗがゲートクロック信号ＧＣＫに従ってゲートドライバ４００の結合シフトレジスタを順次転送されていく。それに応じて結合シフトレジスタの各段から、信号波形がＧＣＫの立ち上がりに合わせてＨレベルとなり次のＧＣＫの立ち上がりに合わせてＬレベルとなる出力信号Ｑｎが順次ずれて出力される。
また、表示制御回路２００は、前述したように、ゲートドライバ４００を構成するゲートドライバ用ＩＣ４１１〜４１ｑに与えるべきゲートドライバ出力制御信号ＧＯＥ（ＧＯＥａ・ＧＯＥｂ）を生成する。ここで、ｎ番目のゲートドライバ用ＩＣ４１ｎに与えるべきゲートドライバ出力制御信号ＧＯＥは、当該ゲートドライバ用ＩＣ４１ｎ内における第１および第２シフトレジスタ４２・４３のいずれかの段から画素データ書込パルスＰｗに対応するパルスＰｑｗが出力されている期間で、画素データ書込パルスＰｗの調整のためにＬレベルまたはＨレベルとなる。これは上記所定期間でＨレベルとなることに相当し、以下「書込期間調整パルス」と称する。
なお、画素データ書込パルスＰｗの調整のためにゲートドライバ出力制御信号ＧＯＥに含まれるパルス（書込期間調整パルス）は、必要な画素データ書込パルスＰｗに応じて、適宜調整することができる。ここでは、データ信号波形の極性（ＰＯＬ）が反転する際、極性反転直前の信号電位を書き込まないように、ＧＯＥが制御されている。また同様に、データ信号波形の極性（ＰＯＬ）が反転する際、極性反転直前のパルスＰｗが極性反転直後の信号電位を書き込まないようにパルスＰｗの幅を制御することができる。このＧＯＥで制御される幅を調整することで、データ信号波形の極性（ＰＯＬ）が反転する際、上述のすべての実施形態に対応した画素データ書き込みパルスＰｗを形成することができる。
さらに、ＧＣＫは奇数段出力を制御するＧＣＫａと偶数段出力を制御するＧＣＫｂとからなるが、これらのクロック信号は、データ信号の極性ＰＯＬが反転するのと連動してＨレベルを維持し、次にデータ信号の極性が再度反転後ダミー挿入期間（１Ｈ）が経過するとクロック信号がＬレベルとなり、１Ｈ毎に所定期間だけＨレベルとなる基本動作を再開する。このクロック（ＧＣＫａ・ＧＣＫｂ）の動作に伴い、出力信号Ｑｋの波形Ｐｑｗの長さが変動することを利用して、各Ｐｑｗのうち画素データ書き込みパルスＰｗの出力させたい期間をそれぞれ出力制御信号ＧＯＥａ・ＧＯＥｂ（「書込期間調整パルス」）で制御する。
各ゲートドライバ用ＩＣチップ４１ｎ（ｎ＝１〜ｑ）では、上記のようなシフトレジスタ各段の出力信号Ｑｋ（ｋ＝１〜ｐ）、ゲートクロック信号ＧＣＫおよびゲートドライバ出力制御信号ＧＯＥに基づき、第１および第２のＡＮＤゲート４４１・４４２により、内部走査信号ｇ１〜ｇｐが生成され、それらの内部走査信号ｇ１〜ｇｐが出力部４５でレベル変換されて、ゲートラインＧＬ１〜ＧＬｍに印加すべき走査信号Ｇ１〜Ｇｐが出力される。これにより、波形図に示すように、ゲートラインＧＬ１〜ＧＬｍには、順次画素データ書込パルスＰｗが印加される。
図４８は、図４７とは異なる駆動動作を示す波形図である。以下、図４７に示した駆動動作と異なる点のみ説明する。
ＧＣＫは奇数段出力を制御するＧＣＫａと偶数段出力を制御するＧＣＫｂからなる。これらクロック信号は、データ信号極性ＰＯＬが反転するのと連動してＬレベルを維持し、次にデータ信号の極性が再度反転後ダミーの水平期間（１Ｈ）と画素データを書き込むための水平期間（１Ｈ）が経過すると、クロック信号が１Ｈ毎に所定期間だけＨレベルとなる基本動作を再開する。
このクロック信号（ＧＣＫａ・ＧＣＫｂ）の動作に伴い、出力信号Ｑｋの波形Ｐｑｗの長さが変動することを利用して、各Ｐｑｗのうち画素データ書き込みパルスＰｗの出力させたい期間をそれぞれ出力制御信号ＧＯＥａ・ＧＯＥｂ（書込期間調整パルス）で制御する。
なお、画素データ書込パルスＰｗの調整のためにゲートドライバ出力制御信号ＧＯＥに含まれるパルス（書込期間調整パルス）は、必要な画素データ書込パルスＰｗに応じて、適宜調整することができる。
（ダブルパルス駆動の例）
例えば走査周波数を高めるために、水平走査期間を短く設定する必要が生じた場合、ゲートオンパルスのパルス幅も短くなることにより、各画素に対する充電時間が短くなり、充電が不十分となることがある。これに対応するために、ソースラインから各画素に対して電圧を印加するようにゲートラインを選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じゲートラインを選択状態とするプレ充電期間とにおいて画素の充電を行う構成が考えられる。
このように、本充電期間とプレ充電期間とを設ける駆動を、上記した図４７に示す駆動動作に適用した場合、例えば図７１のような駆動が行われることになる。同図に示すように、プレ充電期間および本充電期間は、ゲートクロックＧＣＫのＬ期間、すなわち、ゲートクロックＧＣＫのパルスの間の幅で設定される。
この場合、データ信号の波形における極性反転部では、ダミーデータの挿入を行うために、ゲートクロックＧＣＫのＬ期間が長くなっている。よって、ゲートクロックＧＣＫのＬ期間が長い部分を用いてプレ充電期間または本充電期間が設定されるゲートラインの行と、それ以外のゲートラインの行とでゲートオンパルスの波形が異なることになり、これにより、行によって充電率が異なり輝度差が生じる場合がある。この輝度差による表示のムラの状態の例を図７２に示す。
なお、図７１に示す例では、インターレースブロック反転の場合となっているが、順次走査ブロック反転（ｎＨ反転）の場合も同様の問題が生じる。ただし、図７２に示すように、インターレースの場合には１行間隔でムラが生じるので、順次走査の場合よりもムラが目立つことになる。
この問題に対する対策として、ゲートオンパルスの幅を、ＧＣＫのＬ時間で決めるのではなく、ＧＣＫとＧＯＥとの２つの信号の組合せによって任意に設定する駆動方法について以下に説明する。まず、ゲートオンパルスＰｗの元となるパルスＰｑｗの幅を所定の値（例えば２Ｈなど）に予め設定しておく。また、ＧＯＥでマスクすることでゲートオンパルスの長さを微調整できるようにする。また、本充電期間はＧＯＥパルスが立っていても（Ｈ（ハイレベル）であっても）、ゲートオンパルスはハイのままとなるようにすることによって、ＧＯＥパルスによらず本充電期間を全てのラインで共通に設けることができる。この場合、ＧＯＥをＨで固定にすれば、シングルパルスの駆動を実現することも可能である。
図７３は、ゲートオンパルスＰｗのパルス幅を制御する例を示している。これらの例において、本充電期間は、ＧＯＥの影響を受けずに、ＧＣＫのＬ期間によって設定されている。これに対して、プレ充電期間は、ＧＯＥのパルス波形の影響を受けるようになっている。例１では、プレ充電期間は、ＧＯＥのパルスによってパルスＰｑｗの最初の部分がマスクされることによって短くなっている。例２では、プレ充電期間は、ＧＯＥのパルスによってパルスＰｑｗの途中部分がマスクされることにより、２つの期間に分断されるとともに、トータルの期間も短くなっている。例３では、プレ充電期間は、ＧＯＥのパルスによってパルスＰｑｗの最後の部分がマスクされることによって短くなっているとともに、プレ充電期間と本充電期間との間にギャップが挿入されることになる。例４では、ＧＯＥがＬ固定となっていることによって、プレ充電期間が最大の長さになっている。例５では、ＧＯＥがＨ（ハイレベル）固定となっていることによって、プレ充電期間が０となり、シングルパルス駆動が実現されている。
（ダブルパルスを実現するゲートドライバの構成および動作（１））
図７４は、上記のようなダブルパルス駆動で、順次走査ｎＨ反転駆動を実現するゲートドライバ用ＩＣ４１ｎの構成例を示している。ゲートドライバ用ＩＣ４１ｎは、同図に示すように、シフトレジスタ４６と、当該シフトレジスタ４６の各段に対応して設けられた第１、第２および第３のＡＮＤゲート４４１、４４２、４４３と、第１のＯＲゲート４４４と、第３のＡＮＤゲート４４３の出力信号ｇ１〜ｇｐに基づき走査信号Ｇ１〜Ｇｐを出力する出力部４５とを備えている。また、ゲートドライバ用ＩＣ４１ｎは、外部からスタートパルス信号ＳＰｉ、クロック信号ＣＫ、出力制御信号ＯＥ、および選択信号ＳＥＬを受け取る。スタートパルス信号ＳＰｉはシフトレジスタ４６の入力端に与えられ、シフトレジスタ４６の出力端からは、後続のゲートドライバ用ＩＣ４１ｎ＋１に入力されるべきスタートパルス信号ＳＰｏを出力する。
また、シフトレジスタ４６の奇数段（Ｑｋ；ｋ＝１〜ｐのうち、ｋが奇数に相当する段）では、第１のＡＮＤゲート４４１には出力制御信号ＯＥと選択信号ＳＥＬの論理反転信号とが入力され、第２のＡＮＤゲート４４２にはクロック信号ＣＫと選択信号ＳＥＬとが入力され、第１のＯＲゲート４４４には第１のＡＮＤゲート４４１と第２のＡＮＤゲート４４２との出力が入力され、第３のＡＮＤゲート４４３には第１のＯＲゲート４４４の出力の論理反転信号とシフトレジスタ４６の奇数段出力信号Ｑｋ（ｋは奇数）とが入力される。
一方、シフトレジスタ４６の偶数段（Ｑｋ；ｋ＝１〜ｐのうち、ｋが偶数に相当する段）では、第１のＡＮＤゲート４４１には出力制御信号ＯＥと選択信号ＳＥＬとが入力され、第２のＡＮＤゲート４４２にはクロック信号ＣＫと選択信号ＳＥＬの論理反転信号とが入力され、第１のＯＲゲート４４４には第１のＡＮＤゲート４４１と第２のＡＮＤゲート４４２の出力が入力され、第３のＡＮＤゲート４４３には第１のＯＲゲート４４４の出力の論理反転信号とシフトレジスタの偶数段出力信号Ｑｋ（ｋは偶数）とが入力される。
本構成例によるゲートドライバ４００は、上記構成の複数（ｑ個）のゲートドライバ用ＩＣ４１１〜４１ｑが縦続接続されることによって実現される。すなわち、ゲートドライバ用ＩＣ４１１〜４１ｑ内のシフトレジスタ４６が１つのシフトレジスタを形成するように、各ゲートドライバ用ＩＣ４１ｎ内のシフトレジスタ４６の出力端が次のゲートドライバ用ＩＣ４１ｎ＋１内のシフトレジスタ４６の入力端に接続される。
ただし、先頭のゲートドライバ用ＩＣ４１１内のシフトレジスタ４６の入力端には、表示制御回路２００からゲートスタートパルス信号ＧＳＰが入力され、最後尾のゲートドライバ用ＩＣチップ４１ｑ内のシフトレジスタ４６の出力端は外部と未接続となっている。また、表示制御回路２００からのゲートクロック信号ＧＣＫ、ＧＯＥ、およびＳＥＬは、各ゲートドライバ用ＩＣ４１１〜４１ｑにクロック信号ＣＫ、出力制御信号ＯＥおよび選択信号ＳＥＬとして共通に入力される。
次に、図７５に示す波形図を参照しながら、前記構成例によるゲートドライバ４００の動作について説明する。表示制御回路２００は、波形図に示すように、画素データ書込パルスＰｗに対応する期間ＴｓｐｗだけＨレベルとなる信号をゲートスタートパルス信号ＧＳＰとして生成するとともに、データ信号の極性反転直後を除き基本的に１水平走査期間（１Ｈ）毎に所定期間だけＨレベルとなるゲートクロック信号ＧＣＫを生成する。
このようなゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫがゲートドライバ４００に入力されると、先頭のゲートドライバ用ＩＣ４１１におけるシフトレジスタ４６の初段の出力信号Ｑ１が出力される。この出力信号Ｑ１は、各フレーム期間において、画素データ書込パルスＰｗに対応するパルスＰｑｗを含む。
このようなパルスＰｑｗがゲートクロック信号ＧＣＫに従ってゲートドライバ４００の結合シフトレジスタを順次転送されていく。それに応じて結合シフトレジスタの各段から、信号波形がＧＣＫの立ち上がりに合わせてＨレベルとなりそのＧＣＫの２つ後のＧＣＫの立ち上がりに合わせてＬレベルとなる出力信号Ｑｎが順次ずれて出力される。
また、ＧＣＫがＨレベルになった後にデータ信号の極性が反転するタイミングでは、次にＧＣＫがＨレベルになるまでの間隔が２Ｈとなっている。このクロックＧＣＫの動作に伴い、出力信号Ｑｋの波形Ｐｑｗの長さが変動する。
また、表示制御回路２００は、前述したように、ゲートドライバ４００を構成するゲートドライバ用ＩＣ４１１〜４１ｑに与えるべきゲートドライバ出力制御信号ＧＯＥおよび選択信号ＳＥＬを生成する。選択信号ＳＥＬによってＧＣＫおよびＧＯＥのいずれかが選択され、この選択された方によってパルスＰｑｗのパルス幅が調整され、画素データ書込パルスＰｗが設定される。図において、ＰｑｗおよびＰｗのパルス幅中に記載されている「ＯＥ」「ＣＫ」は、それぞれＧＯＥによって制御されている部分、ＧＣＫによって制御されている部分を示している。
各ゲートドライバ用ＩＣチップ４１ｎ（ｎ＝１〜ｑ）では、上記のようなシフトレジスタ各段の出力信号Ｑｋ（ｋ＝１〜ｐ）、ゲートクロック信号ＧＣＫ、ゲートドライバ出力制御信号ＧＯＥ、および選択信号ＳＥＬに基づき、第１および第２のＡＮＤゲート４４１・４４２、第１のＯＲゲート４４４、および第３のＡＮＤゲート４４３により、内部走査信号ｇ１〜ｇｐが生成され、それらの内部走査信号ｇ１〜ｇｐが出力部４５でレベル変換されて、ゲートラインＧＬ１〜ＧＬｍに印加すべき走査信号Ｇ１〜Ｇｐが出力される。
これにより、ゲートラインＧＬ１〜ＧＬｍには、順次同じパルス幅の画素データ書込パルスＰｗが印加される。よって、データ信号の極性が反転するゲートラインの行と、それ以外のゲートラインの行とで、充電期間の長さを等しくすることができるので、上記したような表示ムラを防止することができる。
なお、図７６に示すように、ＧＣＫがＨレベルになった後にデータ信号の極性が反転するタイミングで、ＧＣＫのＨレベルを１Ｈ期間継続させるようにしてもよい。この場合も、クロックＧＣＫの動作に伴い、出力信号Ｑｋの波形Ｐｑｗの長さが変動する。そして、ゲートドライバ出力制御信号ＧＯＥおよび選択信号ＳＥＬを適宜設定することによって、上記と同様に、ゲートラインＧＬ１〜ＧＬｍに、順次同じパルス幅の画素データ書込パルスＰｗを印加することができる。
ここで、以下に示す図７７から図７９のデータ信号波形の極性反転時のゲートオンパルスＰｗの形成は、図７４に示したゲートドライバ用ＩＣを用いることによりゲートクロックＧＣＫ、ゲートドライバ出力制御信号ＧＯＥのパルス幅、および選択信号ＳＥＬを適宜選択することにより実現することが可能である。例えば、極性直前のゲートオンパルスの立下りをＧＣＫでマスクし、極性反転直後のゲートオンパルスの立ち上がりをＧＯＥでマスクすればよい。
図７７は、上記のようなダブルパルス駆動で、データ信号電圧がデータ信号電圧の中央値Ｖｓｃを基準として１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の１水平期間（１Ｈ）をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルス（画素データ書き込みパルス）Ｐｗのタイミングチャートを示している。同図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。
極性反転が行われた直後は、実際のデータ信号の波形に鈍りが生じている、すなわち、データ信号波形が極性反転後の所定の電圧に到達するまでに時間がかかっている。これに対して、上記の駆動方式では、極性反転直後の１水平期間においては本充電期間を設けないことにより、ダミーの水平期間を設けている。よって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。
このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎ（データ信号線）の、印加電圧に対する実際の電圧の到達率（充電率）を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因する１０行毎のムラを防止できる。
また、図７８に示すように、上記の駆動では、極性反転時点よりも前の時点で印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの最後端から、該ゲートオンパルスＰｗが印加される水平期間の終了時点までの時間を第１の期間、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの印加開始時点までの時間を第２の期間とすると、この第２の期間が上記第１の期間よりも長くなっている。
このような駆動によれば、極性反転時点にはゲートオンパルスＰｗが印加されないことになるので、極性反転前後にゲートオンパルスＰｗが印加される隣接する２つのゲートラインにおいて、極性が互いに反転しているデータ信号が同時に印加されないようにすることができる。これにより、極性反転時の画像表示の乱れを防止することができる。
また、極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗは、極性反転時点から上記第１の期間よりも長い期間の後にゲートオンされている。よって、極性反転時に生じるデータ信号の波形の鈍りが大きい期間でプレ充電が行われないようにすることができるので、表示ムラなどを抑制した表示品位の高い表示を行うことが可能となる。
図７９は、上記のようなダブルパルス駆動で、データ信号電圧がＶｓｃを基準として１０行毎に極性反転する順次走査方式の駆動において、極性反転が行われた直後の２水平期間（２Ｈ）をダミー挿入期間とする場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、およびゲートオンパルスＰｗのタイミングチャートを示している。これらの図において、横方向は時間経過を示しており、縦方向はゲートオンパルスが印加されるゲートライン（書き込み行）ＧＬ１〜ＧＬｍの各行を示している。
上記のように、実際のデータ信号が極性反転後から所定の電圧に到達するまでの時間を含むようにダミー挿入期間の長さを設定することによって、ダミー挿入期間の次の水平期間では、データ信号が所定の電圧に到達した状態でデータ信号の各画素への書き込みが行われることになる。このように、ダミー挿入期間を設けることで、極性反転後の画素データ書き込み時におけるソースラインＳＬ１〜ＳＬｎの、印加電圧に対する実際の電圧の到達率を上げることができる。よって、極性反転時のデータ信号波形の鈍りに起因する１０行毎のムラを防止できる。
なお、上記の例では、ダミー挿入期間を２Ｈまたは３Ｈとしているが、極性反転後のデータ信号波形の鈍りの程度に応じて、４Ｈ以上に設定してもよい。
また、上記の駆動では、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスＰｗのうち、極性反転時点に最も近いゲートオンパルスＰｗの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスが印加されている。
前記したように、通常、ソースラインに印加されるデータ信号は、１水平表示期間内で画素が充電されるような信号波形となるように設計される。よって、極性反転時点から１水平表示期間以上経過した時点では、極性反転時に生じるデータ信号の波形の鈍りの影響は抑えられていることになる。よって、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにすることができるので、表示ムラなどを抑制した表示品位の高い表示を行うことが可能となる。
なお、上記の構成例では、ゲートクロックＧＣＫ、ゲートドライバ出力制御信号ＧＯＥのパルス幅、および選択信号ＳＥＬを適宜選択することによってダブルパルスとしてのゲートオンパルスＰｗを印加するようにしているが、選択信号ＳＥＬを用いない構成とすることも可能である。図９０は、選択信号ＳＥＬを用いずにダブルパルスのゲートオンパルスＰｗを印加するゲートドライバ用ＩＣの要部構成を示している。同図に示す構成は、ゲートドライバ用ＩＣ４１ｎのうち、１本のゲートラインに対する走査信号Ｇを出力するための構成としてのゲートドライバユニットを示している。
同図に示すように、このゲートドライバユニットは、第１フリップフロップ４６１、第２フリップフロップ４６２、第１出力マスク４６３、第２出力マスク４６４、およびＯＲゲート４６５を備えている。第１フリップフロップ４６１は、ゲートスタートパルス信号ＧＳＰを入力し、ゲートクロック信号ＧＣＫに従って動作し、出力信号ＱＡを出力する。第１フリップフロップ４６２は、出力信号ＱＡを入力し、ゲートクロック信号ＧＣＫに従って動作し、出力信号ＱＢを出力する。
第１出力マスク４６３は、出力信号ＱＡに対してゲートドライバ出力制御信号ＧＯＥによるマスクを行った信号を出力する。第２出力マスク４６４は、出力信号ＱＢをゲートクロック信号ＧＣＫがＬレベルとなっている期間のみ出力する。そして、ＯＲゲート４６５は、第１出力マスク４６３からの出力信号と第２出力マスク４６４からの出力信号とのＯＲ論理演算結果を走査信号Ｇとして出力する。なお図示はしていないが、第１フリップフロップ４６１は次段のゲートドライバユニットの第１フリップフロップに出力信号ＱＡを出力し、順次繰り返すことで、シフトレジスタを構成し、ゲートドライバとして機能する。
次に、図９１に示す波形図を参照しながら、前記構成例によるゲートドライバ４００の動作について説明する。表示制御回路２００は、波形図に示すように、画素データ書込パルスＰｗに対応する期間ＴｐｓだけＨレベルとなる信号をゲートスタートパルス信号ＧＳＰとして生成するとともに、データ信号の極性反転直後では１水平走査期間（１Ｈ）の期間だけＨレベルとなる一方、それ以外の期間では１水平走査期間（１Ｈ）毎に所定期間だけＨレベルとなるゲートクロック信号ＧＣＫを生成する。
このようなゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫがゲートドライバ４００に入力されると、先頭のゲートドライバユニットにおける第１フリップフロップ４６１の出力信号ＱＡ１が出力される。
また、ゲートスタートパルスＧＳＰがゲートクロック信号ＧＣＫに従ってゲートドライバユニットを順次転送されていく。それに応じて各ゲートドライバユニットから、信号波形がＧＣＫの立ち下がりに合わせてＨレベルとなりそのＧＣＫの１つ後のＧＣＫの立ち下がりに合わせてＬレベルとなる出力信号ＱＡｋが順次ずれて出力される。
また、ＧＣＫがＨレベルになった後にデータ信号の極性が反転するタイミングでは、ＧＣＫがＨレベルで継続する期間が１Ｈとなっている。このクロックＧＣＫの動作に伴い、出力信号ＱＡｋのパルス幅が変動する。
また、第１フリップフロップ４６１から出力信号ＱＡｋが出力されると、これに従って第２フリップフロップ４６２がＧＣＫに従って出力信号ＱＢｋが出力される。すなわち、出力信号ＱＡｋが１Ｈだけずれた信号が出力信号ＱＢｋとなる。
また、表示制御回路２００は、前述したように、ゲートドライバ４００を構成するゲートドライバ用ＩＣ４１１〜４１ｑに与えるべきゲートドライバ出力制御信号ＧＯＥを生成する。このＧＯＥは、データ信号の極性反転直前の１Ｈ期間だけＨレベルとなり、それ以外の期間はＬレベルとなる信号である。このＧＯＥのＨレベルとなるパルス幅を制御することによって、第１出力マスク４６３によるマスク作用により、走査信号Ｇｋのプレ充電期間の長さが制御される。また、出力信号ＱＢｋとＧＣＫとに基づいて、第２出力マスク４６４によるマスク作用により、走査信号Ｇｋの本充電期間が設定される。
これにより、選択信号ＳＥＬを用いることなく、ゲートラインＧＬ１〜ＧＬｍには、順次同じパルス幅の画素データ書込パルスＰｗが印加される。よって、データ信号の極性が反転するゲートラインの行と、それ以外のゲートラインの行とで、充電期間の長さを等しくすることができるので、上記したような表示ムラを防止することができる。
また、ゲートドライバユニットを奇数行用と偶数行用に２系統用意し、後述する図８０に示す構成と同様に、それぞれ、奇数行用と偶数行用の入力信号ＧＳＰａ、ＧＳＰｂ、ＧＣＫａ、ＧＣＫｂ、ＧＯＥａ、ＧＯＥｂを入力することで、ブロック分割インターレース駆動を実現することもできる。
（ダブルパルスを実現するゲートドライバの構成および動作（２））
図８０は、上記のようなダブルパルス駆動で、ブロック分割インターレース駆動を実現するゲートドライバ用ＩＣ４１ｎの構成例を示している。ゲートドライバ用ＩＣ４１ｎは、同図に示すように、第１および第２シフトレジスタ４２・４３、論理回路Ａおよび論理回路Ｂ、および、出力部４５を備えている。
第１シフトレジスタ４２は、奇数段用シフトレジスタであり、第２シフトレジスタ４３は、偶数段用シフトレジスタである。論理回路Ａは第１シフトレジスタ４２からの出力に対応して設けられており、論理回路Ｂは第２シフトレジスタ４３からの出力に対応して設けられている。出力部４５は、論理回路Ａおよび論理回路Ｂの出力信号ｇ１〜ｇｐに基づいて走査信号Ｇ１〜Ｇｐを出力する。
ゲートドライバ用ＩＣ４１ｎには、外部から各シフトレジスタに入力されるスタートパルス信号ＳＰｉａ・ＳＰｉｂ、クロック信号ＣＫａ・ＣＫｂ、出力制御信号ＯＥａ・ＯＥｂ、および選択信号ＳＥＬａ・ＳＥＬｂが入力されている。スタートパルス信号ＳＰｉａ・ＳＰｉｂは、それぞれ第１シフトレジスタ４２および第２シフトレジスタ４３の入力端に入力され、第１シフトレジスタ４２および第２シフトレジスタ４３の出力端からは、後続のゲートドライバ用ＩＣに入力されるべきスタートパルス信号ＳＰｏａ、ＳＰｏｂが出力される。
論理回路Ａおよび論理回路Ｂは、それぞれ第１、第２および第３のＡＮＤゲート４４１、４４２、４４３と、第１のＯＲゲート４４４とを備えている。
論理回路Ａの奇数段（Ｑ（４ｋ−３）（ｋ＝１，２，…）に対応）では、第１のＡＮＤゲート４４１には出力制御信号ＯＥａと選択信号ＳＥＬａの論理反転信号とが入力され、第２のＡＮＤゲート４４２にはクロック信号ＣＫａと選択信号ＳＥＬａとが入力され、第１のＯＲゲート４４４には第１のＡＮＤゲート４４１と第２のＡＮＤゲート４４２との出力が入力され、第３のＡＮＤゲート４４３には第１のＯＲゲート４４４の出力の論理反転信号とシフトレジスタの奇数段出力信号Ｑ（４ｋ−３）とが入力される。
論理回路Ａの偶数段（Ｑ（４ｋ−１）（ｋ＝１，２，…）に対応）では、第１のＡＮＤゲート４４１には出力制御信号ＯＥａと選択信号ＳＥＬａとが入力され、第２のＡＮＤゲート４４２にはクロック信号ＣＫａと選択信号ＳＥＬａの論理反転信号とが入力され、第１のＯＲゲート４４４には第１のＡＮＤゲート４４１と第２のＡＮＤゲート４４２の出力が入力され、第３のＡＮＤゲート４４３には第１のＯＲゲート４４４の出力の論理反転信号とシフトレジスタの奇数段出力信号Ｑ（４ｋ−１）とが入力される。
論理回路Ｂの奇数段（Ｑ（４ｋ−２）（ｋ＝１，２，…）に対応）では、第１のＡＮＤゲート４４１には出力制御信号ＯＥｂと選択信号ＳＥＬｂの論理反転信号とが入力され、第２のＡＮＤゲート４４２にはクロック信号ＣＫｂと選択信号ＳＥＬｂとが入力され、第１のＯＲゲート４４４には第１のＡＮＤゲート４４１と第２のＡＮＤゲート４４２との出力が入力され、第３のＡＮＤゲート４４３には第１のＯＲゲート４４４の出力の論理反転信号とシフトレジスタ４６の奇数段出力信号Ｑ（４ｋ−２）とが入力される。
論理回路Ｂの偶数段（Ｑ（４ｋ）（ｋ＝１，２，…）に対応）では、第１のＡＮＤゲート４４１には出力制御信号ＯＥｂと選択信号ＳＥＬｂとが入力され、第２のＡＮＤゲート４４２にはクロック信号ＣＫｂと選択信号ＳＥＬｂの論理反転信号とが入力され、第１のＯＲゲート４４４には第１のＡＮＤゲート４４１と第２のＡＮＤゲート４４２の出力が入力され、第３のＡＮＤゲート４４３には第１のＯＲゲート４４４の出力の論理反転信号とシフトレジスタの奇数段出力信号Ｑ（４ｋ）とが入力される。
本構成例によるゲートドライバ４００は、上記構成の複数（ｑ個）のゲートドライバ用ＩＣ４１１〜４１ｑが、縦続接続されることによって実現される。すなわち、ゲートドライバ用ＩＣ４１１〜４１ｑ内の第１および第２シフトレジスタ４２・４３が１つのシフトレジスタを形成するように、各ゲートドライバ用ＩＣ４１ｎ内の第１および第２シフトレジスタ４２・４３の出力端が次のゲートドライバ用ＩＣ内の第１および第２シフトレジスタ４２・４３の入力端に接続される。
ただし、先頭のゲートドライバ用ＩＣ４１１内の第１および第２シフトレジスタ４２・４３の入力端には、表示制御回路２００からゲートスタートパルス信号ＧＳＰａ、ＧＳＰｂが入力され、最後尾のゲートドライバ用ＩＣ４１ｑ内の第１および第２シフトレジスタ４２・４３の出力端は外部と未接続となっている。また、表示制御回路２００からのゲートクロック信号ＧＣＫａ・ＧＣＫｂ、出力制御信号ＧＯＥａ・ＧＯＥｂ、および選択信号ＳＥＬａ・ＳＥＬｂは、各ゲートドライバ用ＩＣ４１ｎにクロック信号ＣＫａ・ＣＫｂ、出力制御信号ＯＥａ・ＯＥｂ、および選択信号ＳＥＬａ・ＳＥＬｂとして共通に入力される。
次に、図８１および図８２に示す波形図を参照しながら、前記構成例によるゲートドライバ４００の動作について説明する。図８１は、ラッチストローブ信号ＬＳ、データ信号、データ信号の極性ＰＯＬ、ゲートスタートパルス信号ＧＳＰａ・ＧＳＰｂ、ゲートクロック信号ＧＣＫａ・ＧＣＫｂ、出力制御信号ＧＯＥａ・ＧＯＥｂ、選択信号ＳＥＬａ・ＳＥＬｂ、および、出力信号Ｑｎのタイミングチャートを示しており、図８２は、図８１に対応した、ラッチストローブ信号ＬＳ、データ信号、データ信号の極性ＰＯＬ、および走査信号Ｇｎのタイミングチャートを示している。
表示制御回路２００は、波形図に示すように、画素データ書込パルスＰｗに対応する期間ＴｓｐｗだけＨレベルとなる信号をゲートスタートパルス信号ＧＳＰ（奇数段用ＧＳＰａおよび偶数段用ＧＳＰｂ）として生成するとともに、データ信号の極性反転直後を除き基本的に１水平走査期間（１Ｈ）毎に所定期間だけＨレベルとなるゲートクロック信号ＧＣＫ（奇数段用ＧＣＫａおよび偶数段用ＧＣＫｂ）を生成する。
このようなゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫ（ＧＣＫａ・ＧＣＫｂ）がゲートドライバ４００に入力されると、先頭のゲートドライバ用ＩＣ４１１における第１および第２シフトレジスタ４２・４３の初段の出力信号Ｑ１・Ｑ２が出力される。この出力信号Ｑ１・Ｑ２は、各フレーム期間において、画素データ書込パルスＰｗに対応するパルスＰｑｗを含む。
このようなパルスＰｑｗがゲートクロック信号ＧＣＫに従ってゲートドライバ４００の結合シフトレジスタを順次転送されていく。それに応じて結合シフトレジスタの各段から、信号波形がＧＣＫの立ち上がりに合わせてＨレベルとなりそのＧＣＫの２つ後のＧＣＫの立ち上がりに合わせてＬレベルとなる出力信号Ｑｎが順次ずれて出力される。
また、ＧＣＫは奇数段出力を制御するＧＣＫａと偶数段出力を制御するＧＣＫｂとからなるが、これらのクロック信号は、データ信号の極性ＰＯＬが反転するのと連動してＨレベルを維持し、次にデータ信号の極性が再度反転後ダミー挿入期間（１Ｈ）が経過するとクロック信号がＬレベルとなり、１Ｈ毎に所定期間だけＨレベルとなる基本動作を再開する。このクロック（ＧＣＫａ・ＧＣＫｂ）の動作に伴い、出力信号Ｑｋの波形Ｐｑｗの長さが変動する。
また、表示制御回路２００は、前述したように、ゲートドライバ４００を構成するゲートドライバ用ＩＣ４１１〜４１ｑに与えるべきゲートドライバ出力制御信号ＧＯＥ（ＧＯＥａ・ＧＯＥｂ）および選択信号ＳＥＬａ・ＳＥＬｂを生成する。選択信号ＳＥＬによってＧＣＫおよびＧＯＥのいずれかが選択され、この選択された方によってパルスＰｑｗのパルス幅が調整され、画素データ書込パルスＰｗが設定される。図において、ＰｑｗおよびＰｗのパルス幅中に記載されている「ＯＥａ（ｂ）」「ＣＫａ（ｂ）」は、それぞれＧＯＥａ（ｂ）によって制御されている部分、ＧＣＫａ（ｂ）によって制御されている部分を示している。
各ゲートドライバ用ＩＣチップ４１ｎ（ｎ＝１〜ｑ）では、上記のようなシフトレジスタ各段の出力信号Ｑｋ（ｋ＝１〜ｐ）、ゲートクロック信号ＧＣＫ、ゲートドライバ出力制御信号ＧＯＥ、および選択信号ＳＥＬに基づき、第１および第２のＡＮＤゲート４４１・４４２、第１のＯＲゲート４４４、および第３のＡＮＤゲート４４３により、内部走査信号ｇ１〜ｇｐが生成され、それらの内部走査信号ｇ１〜ｇｐが出力部４５でレベル変換されて、ゲートラインＧＬ１〜ＧＬｍに印加すべき走査信号Ｇ１〜Ｇｐが出力される。
これにより、ゲートラインＧＬ１〜ＧＬｍには、順次同じパルス幅の画素データ書込パルスＰｗが印加される。よって、データ信号の極性が反転するゲートラインの行と、それ以外のゲートラインの行とで、充電期間の長さを等しくすることができるので、上記したような表示ムラを防止することができる。
なお、図８３および図８４に示すように、データ信号の極性ＰＯＬが反転するのと連動して、ＧＯＥａが所定の周期（１Ｈ）で所定のパルス幅でＬレベルとなる期間と、ＧＯＥｂが所定の周期（１Ｈ）で所定のパルス幅でＬレベルとなる期間とが切り替えられるようになっていてもよい。この場合、ＧＯＥａおよびＧＯＥｂにおけるＬレベルとなる期間の長さを調整することによって、画素データ書込パルスＰｗのパルス幅を調整することができる。
図８５は、上記のようなダブルパルス駆動で、１つのブロックに含まれる走査線数αを２０としたブロック分割飛び越し走査方式の駆動において、データ信号の極性反転が行われた直後の１水平期間（１Ｈ）を第１のダミー挿入期間とし、データ信号の極性反転が行われた時点の５水平期間（５Ｈ）前の１水平期間（１Ｈ）を第２のダミー挿入期間とするとともに、第１および第２のダミー挿入期間を挿入した期間におけるＣＳ信号にもそれぞれ１Ｈ分のＣＳ信号ダミー期間を挿入する場合のデータ信号波形、データ信号、ラッチストローブ信号ＬＳ、ゲートオンパルスＰｗ、およびＣＳ信号のタイミングチャートを示している。また、図８６は、第１のダミー挿入期間および第２のダミー挿入期間のそれぞれを２Ｈとした場合の駆動例を示している。なお、ゲートオンパルスＰｗのパルス幅がダブルパルスである点以外は、前記した図２６および図３０と同様の駆動であるので、ここではその説明を省略する。
［テレビジョン受像機の構成］
次に、本発明に係る液晶表示装置をテレビジョン受像機に使用した例について説明する。図４９は、このテレビジョン受像機用の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶パネル８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、上記液晶パネル８４は、本発明に係る液晶表示装置に対応するものであり、アクティブマトリクス型の画素アレイからなる表示部と、その表示部を駆動するためのソースドライバおよびゲートドライバを含んでいる。
上記構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶コントローラ８３は、Ａ／Ｄコンバータ８２からのデジタルＲＧＢ信号（前記したデジタルビデオ信号Ｄｖに相当）に基づきドライバ用データ信号を出力する。また、液晶コントローラ８３は、液晶パネル８４内のソースドライバおよびゲートドライバを上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をソースドライバおよびゲートドライバに与える。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶パネル８４に供給される。
液晶パネル８４では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶パネル８４によって画像を表示するには、液晶パネル８４の後方から光を照射する必要がある。この表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。
上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号等も使用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
上記構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図５０に示すように、当該表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。
図５１は、上記構成の表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。図５１に示した例では、テレビジョン受像機は、その構成要素として、上記表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
また、本願では説明の便宜上、列方向にデータ信号線、行方向に走査信号線と関連付けているが、画面を90°回転した構成なども含まれることは言うまでもない。
また、本発明にかかる液晶表示装置の駆動方法は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置の駆動方法において、上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動処理と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動処理とを含み、上記走査信号駆動処理において、極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスが印加される方法である。
また、本発明にかかる液晶表示装置の駆動方法は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置の駆動方法において、上記走査信号線を選択状態とするゲートオンパルスを、上記各走査信号線に順次印加する走査信号駆動処理と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動処理とを含み、上記走査信号駆動処理において、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスが印加される方法である。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、０．８ｍｓｅｃ以下となるようにゲートオンパルスを印加する構成としてもよい。
上記の構成では、極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスは、極性反転時点から所定の時間後にゲートオンされている。この場合、極性反転前に表示が行われる走査信号線上の画素と、極性反転後に表示が行われる走査信号線上の画素とで、表示タイミングのずれが生じることになる。このずれが０．８ｍｓｅｃよりも大きくなると、後述する官能試験に示すように、テアリングが視認されやすくなる。すなわち、上記の構成のように、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を０．８ｍｓｅｃ以下とすれば、テアリングの問題が生じ難い、良好な表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、全ての走査信号線に対して、同じパルス幅の上記ゲートオンパルスを印加する構成としてもよい。
上記の構成によれば、各走査信号線に印加されるゲートオンパルスのパルス幅が全て等しくなるので、各画素に対する充電条件が均一となる。よって、表示画面全体でより均一な表示が行われることにより、表示品位をより良好にすることが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線が１以上のブロックに分かれているとともに、各ブロックに含まれる走査信号線が、さらに複数のグループに分かれており、上記走査信号駆動部が、上記走査信号線を上記ブロック単位で順次走査するとともに、各ブロックの走査においては、上記走査信号線の各グループに対する走査を順次行うことによって飛び越し走査方式による駆動を行い、上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加する構成としてもよい。
上記の構成によれば、飛び越し走査方式の場合、表示上、画素にかかる電圧は１行毎に極性反転するため、順次走査方式と比べて、フリッカを低減でき、また、上下画素のカップリング容量によるムラも低減できる。上記問題を抑制できることにより、順次走査方式における極性反転周期の長さにくらべ、飛び越し走査における極性反転周期の長さを長くしやすいため、消費電力の低減およびデータ信号駆動部の発熱を抑制しやすい。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が１つである構成としてもよい。
上記の構成によれば、データ信号線毎にデータ信号の極性が反転する駆動を実現することができる。また極性反転する行が画面の端となるため、ムラを目立たなくできる。また、消費電力の低減、およびデータ信号駆動部の発熱の抑制をより効果的に実現できる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号線を分割するブロックの数が２つ以上である構成としてもよい。
上記の構成によれば、走査信号線が複数のブロックに分かれており、各ブロック単位で飛び越し走査方式による駆動が行われることになる。この場合、走査信号線全体で飛び越し走査方式による駆動が行われる場合と比較して、各ブロック内でのグループ間での走査タイミングの差を小さくすることができる。よって、後述するコーミングの発生を抑制することができるので、表示品位をより良好にすることが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記各ブロックに含まれる走査信号線が、奇数行目の走査信号線からなる第１のグループと、偶数行目の走査信号線からなる第２のグループとに分かれており、上記走査信号駆動部が、隣接する２つのブロックにおいて、先行して走査が行われるブロックで後に走査が行われるグループが第１のグループである場合に、次に走査が行われるブロックで先に走査が行われるグループを第１のグループとし、先行して走査が行われるブロックで後に走査が行われるグループが第２のグループである場合に、次に走査が行われるブロックで先に走査が行われるグループを第２のグループとして走査を行うとともに、上記データ信号駆動部が、各ブロック内で走査されるグループが切り替わるときにデータ信号の極性を反転させるとともに、隣接する２つのブロック間で走査されるブロックが切り替わるときにはデータ信号の極性を反転させない構成としてもよい。
上記の構成によれば、第１のグループまたは第２のグループの走査信号線に対する走査が、隣接する２つのブロックにまたがって連続して行われることになり、この間は極性反転が行われないことになる。よって、隣接する２つのブロック間で走査されるブロックが切り替わるときに極性を反転させる場合と比較して、極性を反転させる回数を減らすことができ、消費電力を低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、上記表示制御回路が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間に、上記データ信号印加制御信号を上記データ信号駆動部に対して入力しない構成としてもよい。
上記の構成によれば、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間において書き込まれるべきデータ信号が、該ゲートオンパルスによって書き込みが行われる期間において印加されることになる。よって、表示が行われるべきデータが省かれることなく、適切に表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部に対して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御回路をさらに備え、上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間において、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加するとともに、上記表示制御回路が、上記走査信号線の各グループに対応した上記ゲートスタートパルス信号、上記ゲートクロック信号、および上記走査信号出力制御信号をそれぞれ出力する構成としてもよい。
上記の構成によれば、ゲートスタートパルス信号、ゲートクロック信号、および走査信号出力制御信号が、走査信号線の各グループに対応した信号としてそれぞれ独立して走査信号駆動部に入力されることになる。よって、各グループごとにゲートオンパルスの印加の仕方を設定することが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、各時点において走査を行うべきグループに対応する走査信号出力制御信号をゲートオンパルスの印加を許可している状態とし、走査を行うべきではないグループに対応する走査信号出力制御信号をゲートオンパルスの印加を許可していない状態とすることにより、上記飛び越し走査方式による駆動を上記走査信号駆動部に行わせる構成としてもよい。
上記の構成によれば、各グループに対応した走査信号出力制御信号を、飛び越し走査方式の駆動となるように制御することによって、飛び越し走査方式を実現することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、上記データ信号の極性が反転する時点で、その後に走査を行うべきではないグループに対応するゲートクロック信号を一定の値に保持する構成としてもよい。
上記の構成によれば、データ信号の極性が反転する時点以降で走査を行うべきではないグループに対応する走査信号線に対して走査信号駆動部が動作を行わなくなるので、適切に飛び越し走査方式を実現することができる。なお、ゲートクロック信号を一定の値に保持する際には、ゲートクロック信号をアサートされた状態（Ｈレベル）で一定としてもよいし、ネゲートされた状態（Ｌレベル）で一定としてもよい（詳細は後述する）。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、上記データ信号の極性が反転する時点以降で走査を行うべきグループに対応するゲートクロック信号を、該極性が反転する時点から所定の期間が経過するまで一定の値に保持することによって、該極性反転時点に最も近いゲートオンパルスの印加開始時点と該極性反転時点までの時間を確保する構成としてもよい。
上記の構成によれば、ゲートクロック信号のクロックを停止させることによって、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が確保されることになる。よって、ゲートオンパルスの印加制御を各グループ毎に適切に行うことができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、上記走査信号線の各グループに対応したシフトレジスタと、各走査信号線に対応したＡＮＤ論理演算部とを備え、各シフトレジスタには、上記走査信号線の各グループに対応した上記ゲートスタートパルス信号、および上記ゲートクロック信号がそれぞれ入力され、上記ＡＮＤ論理演算部が、各シフトレジスタの出力と、上記走査信号出力制御信号の論理反転とのＡＮＤ論理演算を行い、この演算結果をゲートオンパルスとして各走査信号線に出力する構成としてもよい。
上記の構成によれば、シフトレジスタとＡＮＤ論理演算部という比較的簡素な構成によって、飛び越し走査方式による駆動を適切に行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記走査信号駆動部が、上記走査信号線の各ブロックにおいて、隣接する走査信号線同士の間で、あるグループに属する走査信号線に対するゲートオンパルスの印加時から、該グループとは異なるグループに属する走査信号線に対するゲートオンパルスの印加時までの時間が、０．８ｍｓｅｃ以下となるようにゲートオンパルスを印加する構成としてもよい。
上記の構成では、各ブロックの走査において、各グループに対する走査を順次行うことによって飛び越し走査方式による駆動が行われている。この場合、隣接する走査信号線同士の間で、あるグループに属する走査信号線に対するゲートオンパルスの印加時から、該グループとは異なるグループに属する走査信号線に対するゲートオンパルスの印加時までにある程度のブランク期間が生じることになる。このブランク期間が０．８ｍｓｅｃよりも大きくなると、後述する官能試験に示すように、コーミングが視認されやすくなる。すなわち、上記の構成のように、このブランク期間を０．８ｍｓｅｃ以下とすれば、コーミングの問題が生じ難い、良好な表示を行うことが可能となる。
また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、上記表示制御回路に、１本のデータ信号線に対応する映像データが外部の信号源から間隔をおいて順次入力されるとともに、該表示制御回路が、極性の反転に応じて複数の映像データごとに組としていくとともに該組内の所定箇所にダミーデータを挿入し、ダミーデータに対応する信号電位の出力にダミー挿入期間を割り当て、各映像データに対応する信号電位の出力に一水平期間を割り当て、該一水平期間を上記間隔よりも短く設定する構成としてもよい。
このように、各映像データの入力間隔（入力されるデータ列に設定された水平期間）よりも各映像データに対応する信号電位が出力される一水平期間を短くすれば、この短縮分の総和によってダミーデータを出力するためのダミー挿入期間を作り出すことができる。これにより、入力される映像データにダミーデータを挿入してこれにダミー挿入期間を割り当てながら、垂直表示期間の増加を抑えることができる。また、データ入出力の時間差の増加も抑えることができ、メモリ（バッファ）使用量を低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、１組の映像データの数と上記間隔との積が、該組におけるダミーデータに割り当てられた総ダミー挿入期間と上記映像データに割り当てられた総水平期間との和に等しい構成としてもよい。
こうすれば、垂直表示期間を変えることなく（すなわち、垂直帰線期間を減らすことなく）ダミー挿入期間を設ける（挿入する）ことができる。また、データ入出力の時間差が増加していくことがないため、メモリ（バッファ）使用量をより低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、各組の先頭にダミーデータを挿入する構成としてもよい。
これにより、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにした場合でも、データの抜けが生じることなく正確な表示を行うことができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、上記表示制御回路に、１本のデータ信号線に対応する映像データが外部の信号源から間隔をおいて順次入力されるとともに、該表示制御回路が、極性の反転に応じて複数の映像データごとに組としていき、各組の所定の映像データに対応する信号電位の出力に、一水平期間に加えて１以上のダミー挿入期間を割り当て、同組のその他の各映像データに対応する信号電位の出力に一水平期間を割り当て、構成としてもよい。
このように、実際の出力における一水平期間を、各データの入力間隔（入力されるデータ列に設定された水平期間）よりも短縮すれば、この短縮分の総和によってダミー挿入期間にあてるべき時間を作り出すことができる。これにより、ダミー挿入期間を設けつつ垂直表示期間の増加を抑えることができる。また、データ入出力の時間差の増加も抑えることができ、メモリ（バッファ）使用量を低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、１つの組の映像データ数と上記間隔との積が、上記所定のデータに割り当てられた総水平期間と、上記所定のデータに割り当てられた総ダミー挿入期間と、上記その他の各データに割り当てられた総水平期間との和に等しい構成としてもよい。
こうすれば、垂直表示期間を変えることなく（すなわち、垂直帰線期間を減らすことなく）ダミー走査期間を設けることができる。また、データ入出力の時間差が増加していくことがないため、メモリ（バッファ）使用量をより低減することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記各組の所定のデータは、各組の最初のデータである構成としてもよい。
これにより、極性反転時に生じるデータ信号の波形の鈍りが大きい期間で画素充電が行われないようにした場合でも、データの抜けが生じることなく正確な表示を行うことができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー走査期間を上記間隔よりも短く設定する構成とすることもできる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー挿入期間は一水平期間に等しい構成としてもよい。こうすれば、各走査期間（ダミー挿入期間・水平期間）が同一となるため、信号処理あるいはそのための構成を簡易化することができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー挿入期間は一水平期間よりも短い構成としてもよい。こうすれば、水平期間を長くできるため、画素の充電率を高めることができる。
また、本発明に係る液晶表示装置は、上記の構成において、上記ダミー挿入期間は一水平期間よりも長い構成としてもよい。こうすれば、組ごとに信号電位の極性を反転させる構成において、極性反転直後のデータ信号線の充電率を高めることができる。
本発明に係る液晶表示装置は、例えばパーソナルコンピュータのモニターやテレビジョン受像機など、各種の表示装置に適用できる。
１０ ＴＦＴ
１２ａ 第１ＴＦＴ
１２ｂ 第２ＴＦＴ
１５ 信号線
１６ 走査線
１７ａ 第１の副画素電極
１７ｂ 第２の副画素電極
４１ 第１ＡＮＤゲート
４１ｎ ゲートドライバ用ＩＣチップ
４２ 第１シフトレジスタ
４３ 第２シフトレジスタ
４５ 出力部
５２ ＣＳライン
５２Ｍ ＣＳ幹配線（保持容量信号供給配線）
５２ａ 補助容量配線
５２ｂ 補助容量配線
８３ 液晶コントローラ
８４ 液晶パネル
９０ ＣＳコントロール回路（保持容量信号駆動部）
９０ チューナ部
１００ 表示部
２００ 表示制御回路
３００ ソースドライバ
４００ ゲートドライバ
４４１ 第１ＡＮＤゲート
４４２ 第２ＡＮＤゲート
６００ バックライト
７００ 光源駆動回路
８００ 表示装置

Claims (40)

  1. 行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備えるアクティブマトリクス型の液晶表示装置が備える走査信号駆動装置において、
    上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加するとともに、
    上記データ信号線から各画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とを設け、
    １フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を外部から入力し、
    上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対して上記プレ充電期間としてゲートオンパルスを印加し、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加することを特徴とする走査信号駆動装置。
  2. ２つの状態のいずれか一方を選択する選択信号を外部からさらに入力し、
    上記ゲートスタートパルス信号を受信すると、上記選択信号によって一方の状態が選択されている場合には、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記選択信号によって他方の状態が選択されている場合には、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加することを特徴とする請求項１に記載の走査信号駆動装置。
  3. シフトレジスタと、当該シフトレジスタの各段に対応して設けられた第１、第２および第３のＡＮＤ論理演算部と、第１のＯＲ論理演算部とを備え、
    各シフトレジスタには、上記ゲートスタートパルス信号、上記ゲートクロック信号、上記走査信号出力制御信号、および上記選択信号がそれぞれ入力され、
    シフトレジスタの奇数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号の論理反転信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部との出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの奇数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力され、
    シフトレジスタの偶数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号の論理反転信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部の出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの偶数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力されることを特徴とする請求項２記載の走査信号駆動装置。
  4. 第１および第２フリップフロップと、第１および第２出力マスクと、ＯＲ論理演算部とを備え、
    上記第１フリップフロップが、上記ゲートスタートパルス信号を入力し、上記ゲートクロック信号に基づいて第１出力信号を出力し、
    上記第２フリップフロップが、上記第１出力信号を入力し、上記ゲートクロック信号に基づいて第２出力信号を出力し、
    上記第１出力マスクが、上記第１出力信号に対して上記走査信号出力制御信号によるマスクを行った信号を出力し、
    上記第２出力マスクが、上記第２出力信号を上記ゲートクロック信号がＬレベルとなっている期間のみ出力し、
    上記ＯＲ論理演算部が、上記第１出力マスクからの出力信号と上記第２出力マスクからの出力信号とのＯＲ論理演算結果をゲートオンパルスとして各走査信号線に出力することを特徴とする請求項１に記載の走査信号駆動装置。
  5. 行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素と、１フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備えるアクティブマトリクス型の液晶表示装置が備える走査信号駆動装置の走査信号駆動方法において、
    上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加するとともに、
    上記データ信号線から各画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とを設け、
    １フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を外部から入力し、
    上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対して上記プレ充電期間としてゲートオンパルスを印加し、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加することを特徴とする走査信号駆動方法。
  6. 行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置において、
    上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動部と、
    １フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備え、
    上記走査信号駆動部が、
    極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスを印加し、
    上記走査信号駆動部が、上記データ信号線から各画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とを設け、
    上記走査信号駆動部に対して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御回路をさらに備え、
    上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加することを特徴とする液晶表示装置。
  7. 行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置において、
    上記走査信号線を選択状態とするゲートオンパルスを、上記各走査信号線に順次印加する走査信号駆動部と、
    １フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部とを備え、
    上記走査信号駆動部が、
    極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスを印加し、
    上記走査信号駆動部が、上記データ信号線から各画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とを設け、
    上記走査信号駆動部に対して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御回路をさらに備え、
    上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加することを特徴とする液晶表示装置。
  8. 上記表示制御回路が、上記走査信号駆動部に対して、２つの状態のいずれか一方を選択する選択信号をさらに入力し、
    上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記選択信号によって一方の状態が選択されている場合には、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスを印加し、上記選択信号によって他方の状態が選択されている場合には、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加することを特徴とする請求項６または７に記載の液晶表示装置。
  9. 上記走査信号駆動部が、シフトレジスタと、当該シフトレジスタの各段に対応して設けられた第１、第２および第３のＡＮＤ論理演算部と、第１のＯＲ論理演算部とを備え、
    各シフトレジスタには、上記ゲートスタートパルス信号、上記ゲートクロック信号、上記走査信号出力制御信号、および上記選択信号がそれぞれ入力され、
    シフトレジスタの奇数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号の論理反転信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部との出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの奇数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力され、
    シフトレジスタの偶数段では、第１のＡＮＤ論理演算部には上記走査信号出力制御信号と上記選択信号とが入力され、第２のＡＮＤ論理演算部には上記ゲートクロック信号と上記選択信号の論理反転信号とが入力され、第１のＯＲ論理演算部には第１のＡＮＤ論理演算部と第２のＡＮＤ論理演算部の出力が入力され、第３のＡＮＤ論理演算部には第１のＯＲ論理演算部の出力の論理反転信号と上記シフトレジスタの偶数段出力信号とが入力され、この演算結果がゲートオンパルスとして各走査信号線に出力されることを特徴とする請求項８記載の液晶表示装置。
  10. 上記走査信号駆動部が、第１および第２フリップフロップと、第１および第２出力マスクと、ＯＲ論理演算部とを備え、上記第１フリップフロップが、上記ゲートスタートパルス信号を入力し、上記ゲートクロック信号に基づいて第１出力信号を出力し、上記第２フリップフロップが、上記第１出力信号を入力し、上記ゲートクロック信号に基づいて第２出力信号を出力し、上記第１出力マスクが、上記第１出力信号に対して上記走査信号出力制御信号によるマスクを行った信号を出力し、上記第２出力マスクが、上記第２出力信号を上記ゲートクロック信号がＬレベルとなっている期間のみ出力し、上記ＯＲ論理演算部が、上記第１出力マスクからの出力信号と上記第２出力マスクからの出力信号とのＯＲ論理演算結果をゲートオンパルスとして各走査信号線に出力することを特徴とする請求項６または７に記載の液晶表示装置。
  11. 上記走査信号駆動部が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、０．８ｍｓｅｃ以下となるようにゲートオンパルスを印加することを特徴とする請求項６〜１０の何れか１項に記載の液晶表示装置。
  12. 上記走査信号駆動部が、全ての走査信号線に対して、同じパルス幅の上記ゲートオンパルスを印加することを特徴とする請求項６〜１１の何れか１項に記載の液晶表示装置。
  13. 上記走査信号線が１以上のブロックに分かれているとともに、各ブロックに含まれる走査信号線が、さらに複数のグループに分かれており、
    上記走査信号駆動部が、上記走査信号線を上記ブロック単位で順次走査するとともに、各ブロックの走査においては、上記走査信号線の各グループに対する走査を順次行うことによって飛び越し走査方式による駆動を行い、
    上記データ信号駆動部が、走査が行われる上記走査信号線のグループの切り替わり時点で極性が反転するようにデータ信号を上記データ信号線に印加することを特徴とする請求項６または７に記載の液晶表示装置。
  14. 上記走査信号線を分割するブロックの数が１つであることを特徴とする請求項１３に記載の液晶表示装置。
  15. 上記走査信号線を分割するブロックの数が２つ以上であることを特徴とする請求項１３に記載の液晶表示装置。
  16. 上記各ブロックに含まれる走査信号線が、奇数行目の走査信号線からなる第１のグループと、偶数行目の走査信号線からなる第２のグループとに分かれており、
    上記走査信号駆動部が、隣接する２つのブロックにおいて、先行して走査が行われるブロックで後に走査が行われるグループが第１のグループである場合に、次に走査が行われるブロックで先に走査が行われるグループを第１のグループとし、先行して走査が行われるブロックで後に走査が行われるグループが第２のグループである場合に、次に走査が行われるブロックで先に走査が行われるグループを第２のグループとして走査を行うとともに、
    上記データ信号駆動部が、各ブロック内で走査されるグループが切り替わるときにデータ信号の極性を反転させるとともに、隣接する２つのブロック間で走査されるブロックが切り替わるときにはデータ信号の極性を反転させないことを特徴とする請求項１５に記載の液晶表示装置。
  17. 上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、
    上記表示制御回路が、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間に、上記データ信号印加制御信号を上記データ信号駆動部に対して入力しないことを特徴とする請求項６または７に記載の液晶表示装置。
  18. 上記走査信号駆動部に対して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御回路をさらに備え、
    上記走査信号駆動部が、上記ゲートスタートパルス信号を受信すると、上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間において、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスを印加するとともに、
    上記表示制御回路が、上記走査信号線の各グループに対応した上記ゲートスタートパルス信号、上記ゲートクロック信号、および上記走査信号出力制御信号をそれぞれ出力することを特徴とする請求項１３に記載の液晶表示装置。
  19. 上記表示制御回路が、各時点において走査を行うべきグループに対応する走査信号出力制御信号をゲートオンパルスの印加を許可している状態とし、走査を行うべきではないグループに対応する走査信号出力制御信号をゲートオンパルスの印加を許可していない状態とすることにより、上記飛び越し走査方式による駆動を上記走査信号駆動部に行わせることを特徴とする請求項１８に記載の液晶表示装置。
  20. 上記表示制御回路が、上記データ信号の極性が反転する時点で、その後に走査を行うべきではないグループに対応するゲートクロック信号を一定の値に保持することを特徴とする請求項１９に記載の液晶表示装置。
  21. 上記表示制御回路が、上記データ信号の極性が反転する時点以降で走査を行うべきグループに対応するゲートクロック信号を、該極性が反転する時点から所定の期間が経過するまで一定の値に保持することによって、該極性反転時点に最も近いゲートオンパルスの印加開始時点と該極性反転時点までの時間を確保することを特徴とする請求項１９に記載の液晶表示装置。
  22. 上記走査信号駆動部が、上記走査信号線の各グループに対応したシフトレジスタと、各走査信号線に対応したＡＮＤ論理演算部とを備え、
    各シフトレジスタには、上記走査信号線の各グループに対応した上記ゲートスタートパルス信号、および上記ゲートクロック信号がそれぞれ入力され、
    上記ＡＮＤ論理演算部が、各シフトレジスタの出力と、上記走査信号出力制御信号の論理反転とのＡＮＤ論理演算を行い、この演算結果をゲートオンパルスとして各走査信号線に出力することを特徴とする請求項１８に記載の液晶表示装置。
  23. 上記走査信号駆動部が、上記走査信号線の各ブロックにおいて、隣接する走査信号線同士の間で、あるグループに属する走査信号線に対するゲートオンパルスの印加時から、該グループとは異なるグループに属する走査信号線に対するゲートオンパルスの印加時までの時間が、０．８Ｍｓｅｃ以下となるようにゲートオンパルスを印加することを特徴とする請求項１５に記載の液晶表示装置。
  24. 上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、
    上記表示制御回路に、１本のデータ信号線に対応する映像データが外部の信号源から間隔をおいて順次入力されるとともに、
    該表示制御回路が、極性の反転に応じて複数の映像データごとに組としていくとともに該組内の所定箇所にダミーデータを挿入し、ダミーデータに対応する信号電位の出力にダミー挿入期間を割り当て、各映像データに対応する信号電位の出力に一水平期間を割り当て、該一水平期間を上記間隔よりも短く設定することを特徴とする請求項６または７に記載の液晶表示装置。
  25. １組の映像データの数と上記間隔との積が、該組におけるダミーデータに割り当てられた総ダミー挿入期間と上記映像データに割り当てられた総水平期間との和に等しいことを特徴とする請求項２４に記載の液晶表示装置。
  26. 上記表示制御回路が、
    各組の先頭にダミーデータを挿入することを特徴とする請求項２４に記載の液晶表示装置。
  27. 上記データ信号駆動部に対してデータ信号を供給するとともに、上記データ信号駆動部がデータ信号をデータ信号線に印加するタイミングを制御するデータ信号印加制御信号を上記データ信号駆動部に対して入力する表示制御回路をさらに備え、
    上記表示制御回路に、１本のデータ信号線に対応する映像データが外部の信号源から間隔をおいて順次入力されるとともに、
    該表示制御回路が、極性の反転に応じて複数の映像データごとに組としていき、各組の所定の映像データに対応する信号電位の出力に、一水平期間に加えて１以上のダミー挿入期間を割り当て、同組のその他の各映像データに対応する信号電位の出力に一水平期間を割り当て、
    上記一水平期間を上記間隔よりも短く設定することを特徴とする請求項６または７に記載の液晶表示装置。
  28. １つの組の映像データ数と上記間隔との積が、上記所定のデータに割り当てられた総水平期間と、上記所定のデータに割り当てられた総ダミー挿入期間と、上記その他の各データに割り当てられた総水平期間との和に等しいことを特徴とする請求項２７に記載の液晶表示装置。
  29. 上記各組の所定のデータは、各組の最初のデータであることを特徴とする請求項２８に記載の液晶表示装置。
  30. 上記ダミー挿入期間が上記間隔よりも短いことを特徴とする請求項２４に記載の液晶表示装置。
  31. 上記ダミー挿入期間は一水平期間に等しいことを特徴とする請求項２４に記載の液晶表示装置。
  32. 上記ダミー挿入期間は一水平期間よりも短いことを特徴とする請求項２４に記載の液晶表示装置。
  33. 上記ダミー挿入期間は一水平期間よりも長いことを特徴とする請求項２４に記載の液晶表示装置。
  34. 上記ダミー挿入期間が上記間隔よりも短いことを特徴とする請求項２７に記載の液晶表示装置。
  35. 上記ダミー挿入期間は一水平期間に等しいことを特徴とする請求項２７に記載の液晶表示装置。
  36. 上記ダミー挿入期間は一水平期間よりも短いことを特徴とする請求項２７に記載の液晶表示装置。
  37. 上記ダミー挿入期間は一水平期間よりも長いことを特徴とする請求項２７に記載の液晶表示装置。
  38. 請求項６〜３７の何れか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
  39. 行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置の駆動方法において、
    上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動処理と、
    １フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動処理とを含み、
    上記走査信号駆動処理において、
    極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスが印加され、
    上記走査信号駆動処理において、上記データ信号線から各画素に対して電圧が印加されるように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とが設けられ、
    上記走査信号駆動処理に際して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御処理をさらに含み、
    上記走査信号駆動処理において、上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスが印加され、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスが印加されることを特徴とする液晶表示装置の駆動方法。
  40. 行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶表示装置の駆動方法において、
    上記走査信号線を選択状態とするゲートオンパルスを、上記各走査信号線に順次印加する走査信号駆動処理と、
    １フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動処理とを含み、
    上記走査信号駆動処理において、
    極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間が、水平期間から水平帰線期間を引いた期間としての水平表示期間の時間以上となるようにゲートオンパルスが印加され、
    上記走査信号駆動処理において、上記データ信号線から各画素に対して電圧が印加されるように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とが設けられ、
    上記走査信号駆動処理に際して、１フレーム期間毎に所定期間だけアサートされる信号としてのゲートスタートパルス信号、水平同期信号に基づいて生成されるゲートクロック信号、および、ゲートオンパルスの印加を制御する走査信号出力制御信号を入力する表示制御処理をさらに含み、
    上記走査信号駆動処理において、上記ゲートスタートパルス信号を受信すると、上記プレ充電期間として、上記ゲートクロック信号のクロックに従って上記走査信号出力制御信号がゲートオンパルスの印加を許可している状態である期間に順次走査信号線に対してゲートオンパルスが印加され、上記本充電期間として、上記ゲートクロック信号のクロックに従って順次走査信号線に対してゲートオンパルスが印加されることを特徴とする液晶表示装置の駆動方法。
JP2012010486A 2007-06-12 2012-01-20 走査信号駆動装置および走査信号駆動方法 Expired - Fee Related JP5389958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012010486A JP5389958B2 (ja) 2007-06-12 2012-01-20 走査信号駆動装置および走査信号駆動方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007155652 2007-06-12
JP2007155652 2007-06-12
JP2007309529 2007-11-29
JP2007309529 2007-11-29
JP2012010486A JP5389958B2 (ja) 2007-06-12 2012-01-20 走査信号駆動装置および走査信号駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009519183A Division JP5214601B2 (ja) 2007-06-12 2008-03-27 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機

Publications (2)

Publication Number Publication Date
JP2012123400A true JP2012123400A (ja) 2012-06-28
JP5389958B2 JP5389958B2 (ja) 2014-01-15

Family

ID=40129461

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009519183A Active JP5214601B2 (ja) 2007-06-12 2008-03-27 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機
JP2012010486A Expired - Fee Related JP5389958B2 (ja) 2007-06-12 2012-01-20 走査信号駆動装置および走査信号駆動方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009519183A Active JP5214601B2 (ja) 2007-06-12 2008-03-27 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機

Country Status (5)

Country Link
US (2) US8427413B2 (ja)
EP (2) EP2511900A1 (ja)
JP (2) JP5214601B2 (ja)
CN (1) CN101755298B (ja)
WO (1) WO2008152848A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396156B (zh) * 2008-10-31 2013-05-11 Au Optronics Corp 資料線驅動方法
JP5323608B2 (ja) * 2009-08-03 2013-10-23 株式会社ジャパンディスプレイ 液晶表示装置
US8963904B2 (en) * 2010-03-22 2015-02-24 Apple Inc. Clock feedthrough and crosstalk reduction method
US20130038583A1 (en) * 2010-04-28 2013-02-14 Junya Shimada Shift register circuit, display device, and method for driving shift register circuit
JP5552954B2 (ja) * 2010-08-11 2014-07-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP2012226152A (ja) * 2011-04-20 2012-11-15 Sony Corp 表示装置の駆動回路、表示装置、および表示装置の駆動方法
CN104094343A (zh) * 2012-02-10 2014-10-08 夏普株式会社 显示装置和显示方法
KR20130100602A (ko) * 2012-03-02 2013-09-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN102568398B (zh) * 2012-03-02 2014-06-04 福州华映视讯有限公司 亮度均匀的双闸极液晶显示器
TWI544460B (zh) * 2012-05-22 2016-08-01 友達光電股份有限公司 顯示裝置及其操作方法
TW201349856A (zh) * 2012-05-31 2013-12-01 Innocom Tech Shenzhen Co Ltd 影像顯示系統與影像處理方法
US9514697B2 (en) * 2012-07-09 2016-12-06 Sharp Kabushiki Kaisha Display device and display method
KR20140078231A (ko) * 2012-12-17 2014-06-25 삼성디스플레이 주식회사 액정표시패널의 구동방법 및 이를 수행하는 액정표시장치
CN104700810A (zh) * 2013-06-06 2015-06-10 青岛海信电器股份有限公司 显示装置、时序控制器及图像显示方法
CN104700808B (zh) * 2013-06-06 2017-08-25 青岛海信电器股份有限公司 显示装置、时序控制器及图像显示方法
KR102138107B1 (ko) * 2013-10-10 2020-07-28 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN104700765B (zh) * 2013-12-04 2017-06-27 乐金显示有限公司 栅驱动方法和显示设备
US9928796B2 (en) * 2014-06-23 2018-03-27 Sharp Kabushiki Kaisha Display device and display method
KR102250951B1 (ko) * 2014-09-22 2021-05-12 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
TW201614624A (en) * 2014-10-02 2016-04-16 Chunghwa Picture Tubes Ltd Display panel
CN107077035B (zh) * 2014-11-21 2021-05-18 夏普株式会社 有源矩阵基板及显示面板
CN104505040B (zh) * 2014-12-25 2017-04-26 上海天马微电子有限公司 一种驱动方法及阵列基板、显示面板、显示装置
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
US20160365042A1 (en) * 2015-06-15 2016-12-15 Apple Inc. Display Driver Circuitry With Gate Line and Data Line Delay Compensation
CN105487313A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及其驱动方法
KR102485563B1 (ko) * 2016-02-02 2023-01-09 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
CN105913818B (zh) * 2016-06-07 2018-06-29 深圳市华星光电技术有限公司 栅极驱动器的扫描补偿方法和扫描补偿电路
CN107545861A (zh) * 2016-06-29 2018-01-05 中华映管股份有限公司 显示装置及其画面期间调整方法
JP6639348B2 (ja) * 2016-07-20 2020-02-05 シナプティクス・ジャパン合同会社 表示制御デバイス及び表示パネルモジュール
JP6780408B2 (ja) * 2016-09-26 2020-11-04 セイコーエプソン株式会社 走査線駆動回路、表示ドライバー、電気光学装置、電子機器及び駆動方法
CN106707642B (zh) * 2016-12-28 2019-08-02 深圳市华星光电技术有限公司 一种显示驱动电路及液晶显示面板
CN106681072A (zh) * 2017-01-04 2017-05-17 惠科股份有限公司 一种像素结构、液晶面板和液晶显示器
US10559248B2 (en) * 2017-05-09 2020-02-11 Lapis Semiconductor Co., Ltd. Display apparatus and display controller with luminance control
CN108922464A (zh) * 2018-08-10 2018-11-30 苏州噜噜猫软件科技有限公司 液晶显示装置及其扫描检测方法
CN111179792B (zh) * 2018-11-12 2021-05-07 重庆先进光电显示技术研究院 一种显示面板、检测方法及显示装置
CN109523958B (zh) * 2018-12-27 2020-12-18 厦门天马微电子有限公司 背光模组、背光模组的扫描驱动方法和显示装置
CN109767732B (zh) * 2019-03-22 2021-09-10 明基智能科技（上海）有限公司 减少影像延迟的显示方法及显示系统
CN114325523B (zh) * 2020-09-27 2023-10-03 上海联影医疗科技股份有限公司 T1值确定方法、装置、电子设备和存储介质
KR20220141366A (ko) * 2021-04-12 2022-10-20 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250496A (ja) * 1999-03-03 2000-09-14 Sharp Corp 能動行列型液晶表示器及びその駆動方法
JP2001051252A (ja) * 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
JP2003066928A (ja) * 2001-08-21 2003-03-05 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
JP2005242313A (ja) * 2004-01-28 2005-09-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
JP2006039542A (ja) * 2004-07-27 2006-02-09 Samsung Electronics Co Ltd アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法
JP2006171041A (ja) * 2004-12-13 2006-06-29 Sharp Corp 表示装置ならびにその駆動回路および駆動方法
JP2007065657A (ja) * 2005-08-29 2007-03-15 Samsung Electronics Co Ltd 表示装置及びその駆動方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691277A (en) 1979-12-25 1981-07-24 Citizen Watch Co Ltd Liquiddcrystal display panel
JPH104529A (ja) 1996-06-18 1998-01-06 Matsushita Electric Ind Co Ltd 画像表示装置
TWI272557B (en) 1997-06-12 2007-02-01 Sharp Kk Liquid crystal display device
JP3856919B2 (ja) * 1997-08-29 2006-12-13 株式会社東芝 液晶表示装置
JP3516382B2 (ja) 1998-06-09 2004-04-05 シャープ株式会社 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP3428550B2 (ja) 2000-02-04 2003-07-22 日本電気株式会社 液晶表示装置
JP3730159B2 (ja) 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US20040266643A1 (en) * 2003-06-27 2004-12-30 The Procter & Gamble Company Fabric article treatment composition for use in a lipophilic fluid system
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP4691890B2 (ja) * 2004-03-19 2011-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP4104639B2 (ja) 2004-12-28 2008-06-18 シャープ株式会社 液晶表示装置およびその駆動方法
KR20060089829A (ko) 2005-02-04 2006-08-09 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101240642B1 (ko) 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
JP4419897B2 (ja) 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP2006295588A (ja) 2005-04-12 2006-10-26 Sanyo Electric Co Ltd 映像信号処理装置
US20070063952A1 (en) * 2005-09-19 2007-03-22 Toppoly Optoelectronics Corp. Driving methods and devices using the same
KR101191187B1 (ko) 2005-12-20 2012-10-15 엘지전자 주식회사 통신 시스템에서 코드 시퀀스 생성 방법, 신호 전송 방법,송신 장치, 코드 시퀀스 및 코드 시퀀스 세트
TWI357053B (en) 2006-05-10 2012-01-21 Novatek Microelectronics Corp Display apparatus and display driver apparatus
EP2149874A4 (en) 2007-04-26 2011-11-30 Sharp Kk LIQUID CRYSTAL DISPLAY
JP4886034B2 (ja) 2007-04-27 2012-02-29 シャープ株式会社 液晶表示装置
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
WO2009047941A1 (ja) 2007-10-12 2009-04-16 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250496A (ja) * 1999-03-03 2000-09-14 Sharp Corp 能動行列型液晶表示器及びその駆動方法
JP2001051252A (ja) * 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
JP2003066928A (ja) * 2001-08-21 2003-03-05 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
JP2005242313A (ja) * 2004-01-28 2005-09-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
JP2006039542A (ja) * 2004-07-27 2006-02-09 Samsung Electronics Co Ltd アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法
JP2006171041A (ja) * 2004-12-13 2006-06-29 Sharp Corp 表示装置ならびにその駆動回路および駆動方法
JP2007065657A (ja) * 2005-08-29 2007-03-15 Samsung Electronics Co Ltd 表示装置及びその駆動方法

Also Published As

Publication number Publication date
EP2157565A1 (en) 2010-02-24
US8427413B2 (en) 2013-04-23
EP2511900A1 (en) 2012-10-17
EP2157565A4 (en) 2012-01-04
US20100097367A1 (en) 2010-04-22
CN101755298A (zh) 2010-06-23
JP5389958B2 (ja) 2014-01-15
WO2008152848A1 (ja) 2008-12-18
CN101755298B (zh) 2012-08-01
US8698724B2 (en) 2014-04-15
US20130235025A1 (en) 2013-09-12
JP5214601B2 (ja) 2013-06-19
JPWO2008152848A1 (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5389958B2 (ja) 走査信号駆動装置および走査信号駆動方法
JP4890614B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機
JP4943505B2 (ja) 液晶表示装置
EP2071553B1 (en) Liquid crystal display apparatus, driver circuit, driving method and television receiver
US7403185B2 (en) Liquid crystal display device and method of driving the same
US8542228B2 (en) Liquid crystal display, liquid crystal display driving method, and television receiver utilizing a preliminary potential
US20100253668A1 (en) Liquid crystal display, liquid crystal display driving method, and television receiver
RU2443071C1 (ru) Дисплейное устройство и способ для возбуждения дисплейного устройства
JP5378592B2 (ja) 表示装置および表示駆動方法
US20100315402A1 (en) Display panel driving method, gate driver, and display apparatus
JP2015018064A (ja) 表示装置
JP5085650B2 (ja) 液晶パネル駆動装置、および液晶表示装置の駆動方法
KR102028587B1 (ko) 표시 장치
KR20130057704A (ko) 표시 장치 및 그 구동 방법
JPH05188885A (ja) 液晶表示装置の駆動回路
KR101298402B1 (ko) 액정패널 및 그를 포함하는 액정표시장치
JPH08136892A (ja) 液晶表示装置
US8416163B2 (en) Liquid crystal panel and liquid crystal display device having the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131009

R150 Certificate of patent or registration of utility model

Ref document number: 5389958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees