CN104505040B - 一种驱动方法及阵列基板、显示面板、显示装置 - Google Patents

Abstract

本发明实施例涉及显示技术领域，尤其涉及一种驱动方法及阵列基板、显示面板、显示装置，用以改善独立的共用电极块交界处亮度不均现象。本发明实施例中的栅极驱动单元根据Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T，(N+1)*T_Hs>T>N*T_Hs，且T‑N*T_Hs>3Δ，Δ≥R*C。由于T‑N*T_Hs>3Δ，因此，当相邻栅极线中除最后一条栅极线之外的其它栅极线所接收的栅极驱动信号中的有效电平结束时，相邻栅极线中最后一条栅极线所对应的像素电极与共用电极块之间的电压差已达到稳定状态，从而改善独立的共用电极块交界处亮度不均，进而在显示屏幕上产生条纹的现象。

Description

一种驱动方法及阵列基板、显示面板、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种驱动方法及阵列基板、显示面板、显示装置。

背景技术

触摸屏作为一种输入媒介，相比于键盘和鼠标，为用户提供了更好的便利性。根据不同的实现原理，触摸屏可分为电阻式、电容式等。目前广被使用的是电容式触摸屏，搭载电容式触摸屏的显示装置种类繁多，如触控式手机、平板电脑等。现有技术中，根据检测电容的方式可将电容式触摸屏分为自电容和互电容两种，根据电容式触摸屏与薄膜晶体管(Thin Film Transistor，TFT)及彩膜基板(Colour Filter，CF)的相对关系可将电容式触摸屏分为内嵌式(in-cell)、外嵌式(on-cell)及外挂式(out-cell)三种。其中，内嵌式以其集成度高、薄型、性能优越等优点作为触控技术的重要发展方向。

搭载电容式触摸屏的液晶显示装置是利用施加于液晶材料的电场，改变其转动角度，以控制像素的颜色与亮度。液晶显示装置的面板中的每一像素(pixel)皆具有一像素晶体管，该像素晶体管的栅极与栅极驱动单元所控制的栅极线连接；源极则与源极驱动电路所控制的数据线连接；漏极与像素电极连接。每一像素皆具有一共用电极块，该共用电极块用于向像素施加共用电压。栅极驱动单元根据栅极线在空间上的排布顺序依次向栅极线输出栅极驱动信号，以启动与栅极线连接的各行像素晶体管。源极驱动电路向数据线输出源极驱动信号；已启动的像素晶体管的漏极，则依据数据线提供给源极的源极驱动信号向像素对应的液晶材料输出一偏压，以控制像素的输出颜色与亮度。液晶材料所感受的电压差，是像素晶体管漏极提供于像素电极的电压，与共用电极块提供给像素的共用电压之间的差值，该电压差所产生的电场驱动液晶分子转动的一定角度，以影响背光光源通过此像素的强度。

内嵌式的电容式触摸屏显示装置中，通常会复用共用电极块为触控电极，因而需要将液晶显示器面板内的共用电极块切割为多个独立的小块。此时，栅极驱动单元依据栅极线空间位置排布顺序，从第一条栅极线，依次向下扫描至最后一条栅极线时，位于两块独立的共用电极块交界处的栅极线所对应的像素电极与共用电极块之间的电压差有差异，因此，在两块独立的共用电极块的交界处会产生亮度不均现象，进而产生条纹。

发明内容

本发明实施例提供一种驱动方法及阵列基板、显示面板、显示装置，用以改善独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

本发明实施例提供一种驱动方法，用于驱动阵列基板，阵列基板包括分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线，驱动方法包括：

栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T；

其中，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数，T_Hs为行同步信号Hs的一个时钟周期的长度，且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

较佳的，每行栅极驱动信号的有效电平时间T均相同，所述R为M块共用电极块中最大的引线电阻值。

较佳的，负载电容为为共用电极块和栅极之间的电容、共用电极块与像素电极之间的电容、共用电极块与源极之间的电容、共用电极块的自电容的并联电容值。

较佳的，栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，具体包括：

栅极驱动单元根据行同步信号Hs，依次在行同步信号Hs的每个时钟周期内，对应输出一个栅极驱动信号；

其中，在输出栅极驱动信号的行同步信号Hs时钟周期内，栅极驱动单元延迟栅极开启时间之后开始输出栅极驱动信号；在关闭栅极驱动信号的行同步信号Hs时钟周期内，延迟栅极关闭时间之后停止输出栅极驱动信号。

较佳的，栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，具体包括：

栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，每个栅极驱动信号中栅极开启时间均相同，每个栅极驱动信号中栅极关闭时间均相同。

较佳的，针对每个栅极驱动信号，栅极驱动信号中栅极开启时间大于栅极关闭时间。

较佳的，针对每个栅极驱动信号，栅极驱动信号中栅极开启时间小于栅极关闭时间。

本发明实施例提供一种阵列基板，包括栅极驱动单元以及分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线，

栅极驱动单元，用于根据行同步信号Hs，依次向栅极输出栅极驱动信号；

其中，行同步信号Hs的一个时钟周期为T_Hs，栅极驱动信号的有效电平时间为T，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数；且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

较佳的，每行栅极驱动信号的有效电平时间T均相同，所述R为M块共用电极块中最大的引线电阻值。

较佳的，在栅极线延伸方向，一条栅极线被一块共用电极块覆盖；

较佳的，在栅极延伸方向，一条栅极线被多块共用电极块覆盖，且其中每块共用电极块的形状及大小相同，引线的电阻值相同。

较佳的，负载电容为为共用电极块和栅极之间的电容、共用电极块与像素电极之间的电容、共用电极块与源极之间的电容、共用电极块的自电容的并联电容值。

较佳的，共用电极块复用为互电容触控电极或自电容触控电极。

本发明实施例提供一种显示面板，包括前述的阵列基板。

本发明实施例提供一种显示装置，包括前述的显示面板，该显示面板包括前述的阵列基板。

本发明实施例中的阵列基板包括分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线；驱动该阵列基板时，栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T；其中，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数，T_Hs为行同步信号Hs的一个时钟周期的长度，且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

由于栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T，且(N+1)*T_Hs>T>N*T_Hs，因此，相邻栅极线所接收到的栅极驱动信号的有效电平时间具有重叠部分，进一步由于(T-N*T_Hs)的值为多条相邻栅极线所接收到的栅极驱动信号的有效电平时间的共同重叠部分的时长，又由于T-N*T_Hs>3Δ，且Δ≥R*C，因此针对多条有效电平时间具有共同重叠部分的相邻栅极线中的最后一条栅极线，该最后一条栅极线启动3R*C时长之后，基于电容耦合作用，该最后一条栅极线对应的共用电极块的电压已经度过了波动期，此时最后一条栅极线的开启已不会对其它即将关闭的，且与该栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差造成影响，从而保证了与该最后一条栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差均近似相等，从而改善了独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例适用的一种显示面板的架构示意图；

图2为本发明实施例提供的一种阵列基板的示意图；

图3为本发明实施例提供的图2中区域B的放大图；

图4为本发明实施例提供的一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图；

图5为本发明实施例提供的一种驱动方法的流程示意图；

图6为本发明实施例提供的一种显示面板中各个像素的等效电路示意图；

图7为本发明实施例提供的图6中的单个像素等效电路的放大图；

图8为本发明实施例提供的另一种阵列基板的架构示意图；

图9为本发明实施例提供的另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图；

图10为本发明实施例提供另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图；

图11为本发明实施例提供另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图。

具体实施方式

为了使本发明的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示例性示出了一种本发明实施例适用的一种显示面板结构示意图，本发明实施例提供的图仅用于示意，不代表实际物体比例，且该图仅展示部分结构。如图所示，该显示面板中包括呈相对设置的阵列基板102、彩色滤光基板105、设于阵列基板102内侧的共用电极块层103，以及设置于共用电极块层103与彩色滤光基板105之间包括多个液晶分子的液晶层104，以及阵列基板102下的背光101，和彩色滤光基板105上的上玻璃基板106。像素晶体管即铺设在阵列基板102上，在一些场景下需要将共用电极块层切割为多个独立的共用电极块，如在内嵌式的电容式触摸屏显示装置中实现多点触摸时，则需将共用电极块层切割为多个独立的共用电极块，如图1中所示的共用电极块层103。

图2为本发明实施例提供的一种阵列基板的示意图，较佳的，共用电极块材料可为氧化铟锡(Indium tin oxide，简称ITO)如图2所示，阵列基板上102上的共用电极块层103被切割为多个独立的共用电极块205。较佳的，各个独立的共用电极块尺寸一致，共用电极块尺寸的确定可根据实际应用场景进行变更，本发明实施例中不做限制，本发明实施例中以各个共用电极块的尺寸一致为例进行说明。图2所示的显示装置包括为该显示装置提供栅极驱动信号的栅极驱动单元202，以及用于为显示装置提供数据信号的源极驱动电路201。其中，栅极驱动单元202电连接于多条栅极线203，如栅极线G1、栅极线G2、栅极线G3、栅极线G4、栅极线G5、栅极线G6、栅极线G7、栅极线G8至栅极线Gm，源极驱动电路201电连接于多条数据线204，如源极线D1、源极线D2、源极线D3、源极线D4、源极线D5、源极线D6、源极线D7、源极线D8至源极线Dm，其中栅极线203与数据线204为交错设置，如栅极线G1与数据线D1相交。在阵列基板102上中形成有多个像素区206，如图3所示，图3为本发明实施例提供的图2中区域B的放大图，其中每一个像素区206都包括：电连接于栅极线203和数据线204的薄膜晶体管(Thin FilmTransistor，TFT)207、电连接于薄膜晶体管207的像素电极208。所述薄膜晶体管207为像素开关元件。

具体来说，本发明实施例中的栅极驱动单元可以是栅极驱动集成电路(integrated circuit，简称IC)，也可以是栅极驱动电路，如垂直移位寄存器电路(vertical shift register，简称VSR)，用以输出栅极驱动信号；相应的，行同步信号Hs可以由设置在PCB板或FPC板上的时序控制(Timing Controller，简称TCON)IC提供，或者由面板上的驱动IC提供。如图2所示，栅极驱动单元202向栅极线G1至Gm依次输出栅极驱动信号，时序控制IC209用于向栅极驱动单元202输出行同步信号Hs，以使栅极驱动单元202依据行同步信号Hs向栅极线依次输出栅极驱动信号。较佳的，时序控制IC209也可向源极驱动单元201输出列同步信号Hs，以使源极驱动单元依据列同步信号Hs向数据线依次输出源极驱动信号。

栅极驱动单元202向栅极线203输出栅极驱动信号，用以导通薄膜晶体管207时，由于薄膜晶体管207中由寄生电容所引起的跳变电压相对数据线上所施加的电压要小得多，因此，数据线上通过源极驱动信号所施加的电压即可作为薄膜晶体管207中漏极的电压，又由于像素电极208电连接于薄膜晶体管207的漏极，因此数据线上所施加的电压即可作为像素电极208的像素电极电压。像素电极208与共用电极块103之间的电压差产生电场，用以驱动液晶分子转动的一定角度，以影响背光光源通过此像素的强度。

如图3所示，栅极驱动单元202电连接多条栅极线203，栅极驱动单元按栅极线在空间上的排布顺序，以及行同步信号Hs，依序向各个栅极线输出栅极驱动控制信号。如图3所示，假设第一行切割后的独立的共用电极块覆盖栅极线G1、栅极线G2、栅极线G3、栅极线G4，第二行切割后的独立的共用电极块覆盖栅极线G5、栅极线G6、栅极线G7、栅极线G8，第一列切割后的独立的共用电极块覆盖数据线D1、数据线D2、数据线D3、数据线D4，第二列切割后的独立的共用电极块覆盖数据线D5、数据线D6、数据线D7、数据线D8。

图4为本发明实施例提供的一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图，如图4所示，栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图。在Hs的每一个时钟周期起始处，即Hs的每一个下降沿处依序向一个栅极线输出一个栅极驱动信号，本发明实施例中以Hs的每一个下降沿处依序向一个栅极线输出一个栅极驱动信号为例进行介绍，本领域技术人员可知，也可以Hs的每一个上升沿处依序向一个栅极线输出一个栅极驱动信号，本发明实施例不做限制。Hs依序向各个栅极线输出栅极驱动信号所依的次序为栅极线在空间中排列的顺序，如在图2中，从第一条栅极线G1至最后一条栅极线Gm依次输出栅极驱动信号，也可从下至上，从最后一条栅极线Gm开始至第一条栅极线G1依次输出栅极驱动信号，本发明实施例中以从上至下，即从第一条栅极线G1至最后一条栅极线Gm为序依次输出栅极驱动信号。

如图4所示，在Hs的第一个下降沿处，向栅极线G1输出栅极驱动信号；在Hs的第二个下降沿处，向栅极线G2输出栅极驱动信号；在Hs的第三个下降沿处，向栅极线G3输出栅极驱动信号；在Hs的第四个下降沿处，向栅极线G4输出栅极驱动信号；在Hs的第五个下降沿处，向栅极线G5输出栅极驱动信号。

如图4中，在Hs401的第一个下降沿处，栅极线G1输出栅极驱动信号402；在Hs401的第二个下降沿处，栅极线G2输出栅极驱动信号403；在Hs401的第三个下降沿处，栅极线G3输出栅极驱动信号404；在Hs401的第四个下降沿处，栅极线G4输出栅极驱动信号405；在Hs401的第五个下降沿处，栅极线G5输出栅极驱动信号406。

每个栅极线都对应一个像素电极与共用电极块之间的电压差，如图4所示，栅极线与栅极线所对应的像素电极与共用电极块之间的电压差的坐标图407中，横坐标为栅极线，纵坐标为像素电极与共用电极块之间的电压差，从图4中可看，栅极线G1所对应的像素电极与共用电极块之间的电压差408，栅极线G2所对应的像素电极与共用电极块之间的电压差409，栅极线G3所对应的像素电极与共用电极块之间的电压差410，栅极线G4所对应的像素电极与共用电极块之间的电压差411，栅极线G5所对应的像素电极与共用电极块之间的电压差412。

如图4所示，栅极线所对应的栅极驱动信号的上升沿即为该栅极线栅极开启时刻，栅极线所对应的栅极驱动信号的下降沿即为该栅极线栅极关闭时刻，栅极线所对应的栅极驱动信号的上升沿和下降沿之间的部分为有效电平时间。以栅极线G1所对应的栅极驱动信号402为例进行介绍，栅极线G1对应的栅极驱动信号402中，经过栅极开启时刻之后，栅极线G1所对应的像素晶体管的栅极开启，栅极线G1向该栅极线所对应的像素晶体管施加电压，此时像素电极与共用电极块之间的电容处于充电状态，经过一定时间之后，栅极线G1所对应的像素电极与共用电极块之间的电压处于稳定状态，当栅极线G1的栅极关闭时，栅极线G3所对应的栅极此时开启，由于像素电极与共用电极块之间的电容具有耦合作用，因此当栅极线G3所对应的栅极开始时刻，共用电极块上的电压受到冲击，处于波动状态，栅极线G1与栅极线G3共用一块电极块，即，栅极线G1所对应的共用电极块上的电压受到冲击，处于波动状态，此时，栅极线G1所对应的栅极关闭，因此栅极线G1所对应的像素电极与共用电极块之间的电压差受到栅极线G3所对应的栅极开启的影响。

与栅极线G1的工作原理类似，一块共用电极块所覆盖的栅极线G2所对应的像素电极与共用电极块之间的电压差到栅极线G4所对应的栅极开启的影响；而由于栅极线G3与栅极线G5处于两块不同的共用电极块的覆盖下，因此栅极线G3所对应的栅极关闭时刻，并不受栅极线G5所对应的栅极开启时刻的影响，同理，栅极线G4所对应的栅极关闭时刻，并不受栅极线G6所对应的栅极开启时刻的影响。

综上所述，同一块共用电极块所覆盖的栅极线中，最后两条栅极线所对应的像素电极与共用电极块之间的电压差不受其它栅极线上栅极驱动信号的影响，因此造成了同一块共用电极块上处于边缘处的栅极线所对应的像素电极与共用电极块之间的电压差与该共用电极块上其它栅极线所对应的像素电极与共用电极块之间的电压差不同的情况。如图4中所示，同一块共用电极块覆盖的处于边缘的栅极线G3所对应的像素电极与共用电极块之间的电压差410，以及栅极线G4所对应的像素电极与共用电极块之间的电压差411，与栅极线G1所对应的像素电极与共用电极块之间的电压差408，栅极线G2所对应的像素电极与共用电极块之间的电压差409不同，从而造成共用电极块块交界处亮度不均的问题。本发明实施例提供一种驱动方法及阵列基板、显示面板、显示装置，用以改善独立的共用电极块块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

图5示例性示出了本发明实施例提供的一种驱动方法的流程示意图。

基于上述论述，以及图1至图4所述内容，图5示出了本发明实施例提供的一种驱动方法的流程示意图，如图5所示，本发明实施例提供一种驱动方法，用于驱动阵列基板，阵列基板包括分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线，驱动方法包括：

步骤501，接收行同步信号Hs；

步骤502，栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T；

其中，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数，T_Hs为行同步信号Hs的一个时钟周期的长度，且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

具体来说，本发明实施例中的栅极驱动单元可以是栅极驱动集成电路(integrated circuit，简称IC)，也可以是栅极驱动电路，用以输出栅极驱动信号；相应的，行同步信号Hs可以由设置在PCB板或FPC板上的时序控制(Timing Controller，简称TCON)IC提供，或者由面板上的驱动IC提供。如图2所示，栅极驱动单元202向栅极线G1至Gm依次输出栅极驱动信号，时序控制IC209用于向栅极驱动单元202输出行同步信号Hs，以使栅极驱动单元202依据行同步信号Hs向栅极线依次输出栅极驱动信号。

如图2所示，阵列基板102包括分割为M块且相互独立的共用电极块205，M为大于或等于2的整数，为每块共用电极块205传输信号的相互独立的引线，如图2中的共用电极块引线V11、共用电极块引线V21至共用电极块Vm1，共用电极块引线V12、共用电极块引线V22至共用电极块Vm2，直至共用电极块引线V1m、共用电极块引线V2m至共用电极块Vmm，共用电极块驱动单元210用于通过各个共用电极块引线向各个共用电极块提供共用电极块驱动信号，即向共用电极块施加电压。

图6为本发明实施例提供的一种显示面板中各个像素的等效电路示意图，如图6所示，图6中将第一行第一列的共用电极块所连接的引线等效转换为电阻，每个像素所输出的共用端均连接共用电极块驱动单元，为了图中示意方便，本发明实施例中用Vcom代表共用电极块驱动单元连接端。

图7为本发明实施例提供的图6中的单个像素等效电路的放大图，图7中示出的为第一行第一列像素的等效电路示意图。如图7所示，像素晶体管701的栅极电连接栅极线G1，像素晶体管701的源极电连接数据线D1，其中，像素晶体管701的栅极与共用电极块之间具有电容702，像素晶体管701的源极与共用电极块之间具有电容704，像素晶体管701的漏极与共用电极块之间具有电容703，共用电极块和栅极之间的电容702、共用电极块和像素电极之间的电容703、共用电极块和源极之间的电容704、共用电极块的自电容705等效并联。具体来说，共用电极块和栅极之间的电容702、共用电极块和像素电极之间的电容703、共用电极块和源极之间的电容704、共用电极块的自电容705的一端等效接地，另一端为公共端，因此共用电极块和栅极之间的电容702、共用电极块和像素电极之间的电容703、共用电极块和源极之间的电容704、共用电极块的自电容705等效并联。电极块和栅极之间的电容702、共用电极块和像素电极之间的电容703、共用电极块和源极之间的电容704并联的共用端串联共用电极块的引线电阻706，引线电阻706另一端连接Vcom。

较佳的，共用电极块与像素晶体管之间的各个电容值与共用电极块被切割的尺寸有关，当切割后的共用电极块大小尺寸均不同时，需重新计算共用电极块与像素晶体管之间的各个电容值。较佳的，本发明实施例中以被切割后的共用电极块的形状及大小相同为例进行介绍。结合图7所示的单个像素等效电路图可见，单个像素等效电路中的负载电容为共用电极块和栅极之间的电容、共用电极块与像素电极之间的电容、共用电极块与源极之间的电容、共用电极块的自电容的并联电容值。

本发明实施例中将共用电极块切割为多个独立的共用电极块，较佳的，本发明实施例中的共用电极块复用为互电容触控电极或自电容触控电极。

较佳的，共用电极块切割的大小尺寸可不同，一种较佳的切割方式，为将共用电极块沿与栅极线平行的方向切割为多行，沿数据线方向不切割，仅有一列，即在栅极线延伸方向，一条栅极线被一块共用电极块覆盖。如图8所示，图8为本发明实施例提供的另一种阵列基板的架构示意图，共用电极块被沿栅极线方向进行切割，图中示意性示出了三个切割后的共用电极块801、共用电极块802、共用电极块803，在栅极线延伸方向，一条栅极线被一块共用电极块覆盖，如栅极线G1仅被共用电极块801覆盖，栅极线G2仅被共用电极块801覆盖。每个共用电极块均单独引出一条传输信号的独立的引线，用于连接至Vcom。如图8中，共用电极块801的独立引线804、共用电极块802的独立引线805、共用电极块803的独立引线806。

另一种共用电极块的切割方法为，在栅极线延伸方向，一条栅极线被多块共用电极块覆盖。本发明实施例中，如图2所示，共用电极块沿栅极线方向切割为多个独立的共用电极块之后，沿数据线方向也切割为多个独立的共用电极块，如图2所示，一根栅极线被多个共用电极块覆盖。

较佳的，在栅极延伸方向，一条栅极线被多块共用电极块覆盖，且其中每块共用电极块的形状及大小相同，引线的电阻值相同。如图2所示，栅极线G1被多块共用电极块覆盖，覆盖栅极线G1的多块共用电极块的形状及大小均相同，覆盖栅极线G1的多块共用电极块连接至Vcom的引线长度相同，因此覆盖栅极线G1的多块共用电极块连接至Vcom的引线的电阻值相同。

结合图2、图7具体说明，图7所示的等效电路中，共用电极块的引线电阻706与共用电极块连接至Vcom的引线的长短、以及引线的宽度、引线的材质等均有关，本发明实施例中假设阵列基板所对应的所有共用电极块的引线宽度、引线的材质等均相同，同行的共用电极块所使用的引线长度也相同，则共用电极块中所对应的同行的共用电极块之间的引线电阻均相同。较佳的，本发明实施例中，计算共用电极块引线电阻，引线的起始端为引线与共用电极驱动单元的连接处，引线的终止端为引线与共用电极块的连接处。

该引线长度相同，则引线电阻706则相同，若该引线越长，则引线电阻706的值越大。因此，本发明实施例中，处于同一行的共用电极块的引线长度相同，因此引线电阻706也相同，如图2所示，在栅极延伸方向，一条栅极线被多块共用电极块覆盖，且其中每块共用电极块的形状及大小相同，因此处于第一行的共用电极块的引线电阻706均相同。如图2中，第一行共用电极块中：共用电极块引线V11、共用电极块引线V12至共用电极块引线V1m的引线电阻706均相同；第二行共用电极块中：共用电极块引线V21、共用电极块引线V22至共用电极块引线V2m的引线电阻706均相同；直至第m行共用电极块中：共用电极块引线Vm1、共用电极块引线Vm2至共用电极块引线Vmm的引线电阻706均相同。

另一方面，若共用电极块引线越长，则引线电阻706的值越大。具体来说，第一行共用电极块的引线电阻706最大，第一行共用电极块的引线电阻706至最后一行的共用电极块的引线电阻706，随着共用电极块的引线依次减小，共用电极块的引线电阻706依次减小，如图2中，共用电极块引线V11、共用电极块引线21至共用电极块Vm1，引线长度依次减小，因此共用电极块的引线电阻706依次减小。

上述步骤502中，公式Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，一种定义方式为，当栅极线接收栅极驱动信号时，计算该栅极线所对应的R，R可为该栅极线所对应的覆盖该栅极线的共用电极块的引线电阻。

另一种较佳的定义方式为，每行栅极驱动信号的有效电平时间T均相同，所述R为M块共用电极块中最大的引线电阻值。在阵列基板中的所有栅极驱动信号的有效电平时间T均相同的情况下，针对阵列基板包括的M块共用电极块，R为M块覆盖接收栅极驱动信号的栅极线的共用电极块的M个引线电阻值中的最大值。即，当这里基板的所有栅极线所对应的栅极驱动信号的有效电平时间T均相同的情况下，公式Δ≥R*C中的R可定义为所有共用电极块所对应的引线电阻中的最大值，如图2中，第一行中的三块共用电极块所对应引线电阻相等，且在整个阵列基板中属于最大值，因此，较佳的，R为第一行中的任一块共用电极块所对应的引线电阻。

较佳的，栅极驱动单元根据行同步信号Hs，依次在行同步信号Hs的每个时钟周期内，对应输出一个栅极驱动信号。即栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，即按栅极线在物理空间上的排布顺序，按从第一条栅极线至最后一条栅极线的顺序，或按从最后一条栅极线至第一条栅极线的顺序，在行同步信号Hs的每个时钟周期内，依次向一条栅极线输出栅极驱动信号。其中，在输出栅极驱动信号的行同步信号Hs时钟周期内，栅极驱动单元延迟栅极开启时间之后开始输出栅极驱动信号；在关闭栅极驱动信号的行同步信号Hs时钟周期内，延迟栅极关闭时间之后停止输出栅极驱动信号。

图9为本发明实施例提供的另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图，以栅极线G1至G5举例，其它栅极线的工作原理与其类似，在此不再赘述。结合图9进行具体说明，栅极驱动单元根据行同步信号Hs，依次在行同步信号Hs的每个时钟周期内，对应输出一个栅极驱动信号。如图9所示，由于G1至G5在空间上为从上至下依次排列，因此本发明实施例，在Hs901的第一个下降沿处，向栅极线G1对应输出栅极驱动信号902，在Hs901的第二个下降沿处，向栅极线G2对应输出栅极驱动信号903，在Hs901的第三个下降沿处，向栅极线G3对应输出栅极驱动信号904，在Hs901的第四个下降沿处，向栅极线G4对应输出栅极驱动信号905，在Hs901的第五个下降沿处，向栅极线G5对应输出栅极驱动信号906。

针对每一个栅极线对应输出栅极驱动信号时，栅极驱动信号均具有一个有效电平时间，如图9所示，栅极驱动信号902的有效电平时间914、栅极驱动信号903的有效电平时间917、栅极驱动信号904的有效电平时间920。每个栅极驱动信号中有效电平开始输出时所对应的时钟周期内，开始输出有效电平的时间与开始输出有效电平的时间所对应的当前时钟周期内的第一个Hs的下降沿之间的时间即为栅极开启时间，如图9中所示的栅极开启时间913、栅极开启时间916、栅极开启时间919。每个栅极驱动信号中有效电平输出终止时所对应的时钟周期内，有效电平的输出终止时间与有效电平输出终止时间所在的时钟周期内的第一个Hs的下降沿之间的时间即为栅极关闭时间，如图9中所示的栅极关闭时间915、栅极关闭时间918、栅极关闭时间921。

具体来说，在输出栅极驱动信号的行同步信号Hs时钟周期内，栅极驱动单元延迟栅极开启时间之后开始输出栅极驱动信号；在关闭栅极驱动信号的行同步信号Hs时钟周期内，延迟栅极关闭时间之后停止输出栅极驱动信号。如图9所示：

在Hs901的第一个下降沿处，向栅极线G1对应输出栅极驱动信号902，即在输出栅极驱动信号的Hs901的第一个时钟周期内，栅极驱动信号902延迟栅极开启时间913之后开始输出栅极驱动信号；在关闭栅极驱动信号的Hs901的第三个时钟周期内，延迟栅极关闭时间915之后停止输出栅极驱动信号；

在Hs901的第二个下降沿处，向栅极线G2对应输出栅极驱动信号903，即在输出栅极驱动信号的Hs901的第二个时钟周期内，栅极驱动信号903延迟栅极开启时间916之后开始输出栅极驱动信号；在关闭栅极驱动信号的Hs901的第四个时钟周期内，延迟栅极关闭时间918之后停止输出栅极驱动信号；

在Hs901的第三个下降沿处，向栅极线G3对应输出栅极驱动信号904，即在输出栅极驱动信号的Hs901的第三个时钟周期内，栅极驱动信号904延迟栅极开启时间919之后开始输出栅极驱动信号；在关闭栅极驱动信号的Hs901的第五个时钟周期内，延迟栅极关闭时间921之后停止输出栅极驱动信号。

较佳的，栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，每个栅极驱动信号中栅极开启时间均相同，每个栅极驱动信号中栅极关闭时间均相同。每个栅极线所对应的栅极驱动信号的有效电平时间相同，且每个栅极驱动信号中栅极开启时间均相同，每个栅极驱动信号中栅极关闭时间均相同。如图9中，栅极线G1对应的栅极驱动信号902的栅极开启时间913、栅极线G2对应的栅极驱动信号903的栅极开启时间916、栅极线G3对应的栅极驱动信号904的栅极开启时间919均相同；栅极线G1对应的栅极驱动信号902的栅极关闭时间915、栅极线G2对应的栅极驱动信号903的栅极关闭时间918、栅极线G3对应的栅极驱动信号904的栅极关闭时间921均相同；栅极线G1对应的栅极驱动信号902的有效电平时间914、栅极线G2对应的栅极驱动信号903的有效电平时间917、栅极线G3对应的栅极驱动信号904的有效电平时间920。

本发明实施例中，栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T。其中，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数，T_Hs为行同步信号Hs的一个时钟周期的长度，且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

本发明实施例中，由于(N+1)*T_Hs>T>N*T_Hs，且N为大于或等于1的整数，因此栅极驱动信号的有效电平时间至少大于一个时钟周期的长度；又由于每个时钟周期内均相应输出一个栅极驱动信号，因此，相邻栅极线对应的栅极驱动信号的有效电平时间一定有重叠部分。

(N+1)*T_Hs>T>N*T_Hs，表示最多相邻k条栅极线的有效电平具有重叠部分，具体来说，当针对每个栅极驱动信号，栅极驱动信号中栅极开启时间小于栅极关闭时间，则k为(N+1)，若针对每个栅极驱动信号，栅极驱动信号中栅极开启时间大于栅极关闭时间，则k为N。如图9所示，栅极线G1对应的栅极驱动信号902中，栅极开启时间913小于栅极关闭时间915，且3*T_Hs>T>2*T_Hs，N为2，即最多相邻(N+1)条栅极线，即最多相邻3条栅极线的有效电平时间具有重叠部分。如相邻栅极线G1与栅极线G2之间的有效电平时间的重叠时间922、相邻栅极线G1及栅极线G2栅极线G3之间的有效电平时间的重叠时间923、相邻栅极线G2及栅极线G3栅极线G4之间的有效电平时间的重叠时间924。

另一方面，针对每个栅极驱动信号，栅极驱动信号中栅极开启时间大于栅极关闭时间，如图10中所示，图10为本发明实施例提供另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图，栅极线G1中的栅极驱动信号1002的栅极开启时间1013大于栅极关闭时间1015，则最多存在相邻k条栅极线的有效电平具有重叠部分，k为N，如图9所示，且3*T_Hs>T>2*T_Hs，N为2，相邻栅极线G1对应的栅极驱动信号中的有效电平时间1014与栅极线G2对应的栅极驱动信号中的有效电平时间的重叠时间1022、相邻栅极线G2对应的栅极驱动信号中的有效电平时间与栅极线G3对应的栅极驱动信号中的有效电平时间的重叠时间1023等。

本发明实施例的前提为栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，即按栅极线在物理空间上的排布顺序，按从第一条栅极线至最后一条栅极线的顺序，或按从最后一条栅极线至第一条栅极线的顺序，在行同步信号Hs的每个时钟周期内，依次向一条栅极线输出栅极驱动信号。且由于(N+1)*T_Hs>T>N*T_Hs，因此，相邻栅极线所接收到的栅极驱动信号的有效电平时间具有重叠部分，由(N+1)*T_Hs>T>N*T_Hs确定N的值之后，公式(T-N*T_Hs)表示全部相邻k条栅极线之间的有效电平的共同的重叠时间。如图9所示，N为2，公式(T-N*T_Hs)表示相邻3条栅极线之间的有效电平重叠时间，如栅极线G1及栅极线G2栅极线G3之间的有效电平重叠时间923、如栅极线G2及栅极线G3栅极线G4之间的有效电平重叠时间924。

上述R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。具体来说，覆盖接收栅极驱动信号的栅极线的共用电极块为单块时，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容；若覆盖接收栅极驱动信号的栅极线的共用电极块为多块时，则R为覆盖接收栅极驱动信号的栅极线的单块共用电极块的引线电阻，C为单块共用电极块的负载电容。前述部分已详细论述共用电极块的引线电阻，以及共用电极块的负载电容，在此不再阐述。

Δ≥R*C时，R*C为时间常数，本领域技术人员可知，针对多条有效电平时间具有共同重叠部分的相邻栅极线中的最后一条栅极线，该最后一条栅极线启动3R*C时长之后，基于电容耦合作用，该最后一条栅极线对应的共用电极块的电压已经度过了波动期，处于稳定状态，此时最后一条栅极线的开启已不会对其它即将关闭的，且与该栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差造成影响，从而保证了与该最后一条栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差均处于稳定状态，因此，本发明实施例中要求T-N*T_Hs>3Δ，即规定相邻k条栅极线具有的有效电平时间的共同重叠时间需大于3Δ，此时当相邻k条栅极线中的第k条栅极线开启时，经过3Δ时长，第1条栅极线至第k-1条栅极线才依次关闭，即第k条栅极线开启3Δ时长后，基于电容耦合作用，第k条栅极线所对应的共用电极块的电压已经度过了波动期，处于稳定状态，此时该栅极线对应的栅极开启动作已不会对其它第1条至第k-1条栅极线所对应的像素电极与共用电极块之间的电压差造成影响，从而保证了相邻k条栅极线所对应的像素电极与共用电极块之间的电压差均处于稳定状态，即相邻k条栅极线所对应的像素电极与共用电极块之间的电压差均相同。

具体来说，驱动信号中的有效电平时间的上升沿即为该驱动信号对应的栅极开启时刻，驱动信号中的有效电平时间的下降沿即为该驱动信号对应的栅极关闭时刻，如图9所示，栅极线G1对应的栅极驱动信号902的栅极开启时刻之后，栅极线G1所对应的像素晶体管的栅极开启，栅极线G1向该栅极线所对应的像素晶体管施加电压，此时像素电极与共用电极块之间的电容处于充电状态，经过一定时间之后，栅极线G1所对应的像素电极与共用电极块之间的电压处于稳定状态，当栅极线G1的栅极关闭时，栅极线G3所对应的栅极此时开启了一段时长，即开启的时长为相邻栅极线G1及栅极线G2栅极线G3之间的有效电平时间重叠时间923，由于相邻栅极线G1及栅极线G2栅极线G3之间的有效电平时间重叠时间923大于3Δ，因此基于电容耦合作用，因此当栅极线G3所对应的栅极开启重叠时间923之后，共用电极块上的电压已经度过了波动时间，处于稳定状态，因此栅极线G1所对应的像素电极与共用电极块之间的电压差不受栅极线G3所对应的栅极开启时刻的影响；另一方面，当栅极线G1的栅极关闭时，栅极线G2所对应的栅极此时开启了一段时长，即开启的时长为相邻栅极线G1与栅极线G2之间的有效电平时间重叠时间922，由于相邻栅极线G1和栅极线G2之间的有效电平时间重叠时间922大于3Δ，因此基于电容耦合作用，因此当栅极线G2所对应的栅极开启重叠时间922之后，共用电极块上的电压已经度过了波动时间，处于稳定状态，因此栅极线G1所对应的像素电极与共用电极块之间的电压差不受栅极线G2所对应的栅极开启时刻的影响；进一步，当栅极线G1的栅极关闭时，栅极线G4以及后续栅极线均尚未开启，因此栅极线G1所对应的像素电极与共用电极块之间的电压差不受栅极线G4以及其它后续栅极线所对应的栅极开启时刻的影响。

通过上述类似推理过程可知，栅极线G2所对应的像素电极与共用电极块之间的电压差不受栅极线G3、栅极线G4所对应的栅极开启时刻的影响；另一方面，由于栅极线G2所对应的栅极关闭时刻，栅极线G1所对应的栅极驱动信号已经关闭，因此栅极线G2所对应的像素电极与共用电极块之间的电压差不受栅极线G1所对应的栅极线所对应的栅极驱动信号的影响；另一方面，由于栅极线G5与栅极线G2处于两块不同的共用电极块的覆盖之下，因此栅极线G2所对应的像素电极与共用电极块之间的电压差不受栅极线G5所对应的栅极线所对应的栅极驱动信号的影响。

同理，得出栅极线G3所对应的像素电极与共用电极块之间的电压差不受栅极线G1、栅极线G2、栅极线G4、栅极线G5所对应的栅极开启时刻的影响；栅极线G4所对应的像素电极与共用电极块之间的电压差不受栅极线G1、栅极线G2、栅极线G3、栅极线G5所对应的栅极开启时刻的影响。

从图9中所示的栅极线与像素电极与共用电极块之间的电压差的坐标图907可看出，处于同一块共用电极块之下的栅极线G1所对应的像素电极与共用电极块之间的电压差908、栅极线G2所对应的像素电极与共用电极块之间的电压差909、栅极线G3所对应的像素电极与共用电极块之间的电压差910、栅极线G4所对应的像素电极与共用电极块之间的电压差911均近似相等，处于其它块共用电极块之下的栅极线G5所对应的像素电极与共用电极块之间的电压差912由于并不受前一块共用电极块覆盖的栅极线G1、栅极线G2、栅极线G3、栅极线G4的影响，因此，栅极线G5所对应的像素电极与共用电极块之间的电压差也处于稳定状态，与栅极线G1所对应的像素电极与共用电极块之间的电压差近似相等，综上所述，栅极线G1、栅极线G2、栅极线G3、栅极线G4、栅极线G5所对应的像素电极与共用电极块之间的电压差均近似相等，因此，本发明实施例改善独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

图10为本发明实施例提供的另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图，以栅极线G1至G5举例，其它栅极线的工作原理与其类似，在此不再赘述。结合图10进行具体说明，栅极驱动单元根据行同步信号Hs，依次在行同步信号Hs的每个时钟周期内，对应输出一个栅极驱动信号。如图10所示，由于G1至G5在空间上为从上至下依次排列，因此本发明实施例，在Hs1001的第一个下降沿处，向栅极线G1对应输出栅极驱动信号1002，在Hs1001的第二个下降沿处，向栅极线G2对应输出栅极驱动信号1003，在Hs1001的第三个下降沿处，向栅极线G3对应输出栅极驱动信号1004，在Hs1001的第四个下降沿处，向栅极线G4对应输出栅极驱动信号1005，在Hs1001的第五个下降沿处，向栅极线G5对应输出栅极驱动信号1006。

图10中示出了栅极开启时间1013大于栅极关闭时间1015的情况，栅极线G1对应的栅极驱动信号1002的栅极开启时刻之后，栅极线G1所对应的像素晶体管的栅极开启，栅极线G1向该栅极线所对应的像素晶体管施加电压，此时像素电极与共用电极块之间的电容处于充电状态，经过一定时间之后，栅极线G1所对应的像素电极与共用电极块之间的电压处于稳定状态，当栅极线G1的栅极关闭时，栅极线G2所对应的栅极此时开启了一段时长，即开启的时长为相邻栅极线G1与栅极线G2之间的有效电平时间重叠时间1022，由于相邻栅极线G1与栅极线G2之间的有效电平时间重叠时间1022大于3Δ，因此基于电容耦合作用，因此当栅极线G2所对应的栅极开启重叠时间1022之后，共用电极块上的电压已经度过了波动时间，处于稳定状态，因此栅极线G1所对应的像素电极与共用电极块之间的电压差不受栅极线G2所对应的栅极开启时刻的影响；进一步，当栅极线G1的栅极关闭时，栅极线G3以及后续栅极线均尚未开启，因此栅极线G1所对应的像素电极与共用电极块之间的电压差不受栅极线G3以及其它后续栅极线所对应的栅极开启时刻的影响。

通过上述类似推理过程可知，栅极线G2所对应的像素电极与共用电极块之间的电压差不受栅极线G3、栅极线G4所对应的栅极开启时刻的影响；另一方面，由于栅极线G2所对应的栅极关闭时刻，栅极线G1所对应的栅极驱动信号已经关闭，因此栅极线G2所对应的像素电极与共用电极块之间的电压差不受栅极线G1所对应的栅极线所对应的栅极驱动信号的影响；另一方面，由于栅极线G5与栅极线G2处于两块不同的共用电极块的覆盖之下，因此栅极线G2所对应的像素电极与共用电极块之间的电压差不受栅极线G5所对应的栅极线所对应的栅极驱动信号的影响。

同理，得出栅极线G3所对应的像素电极与共用电极块之间的电压差不受栅极线G1、栅极线G2、栅极线G4、栅极线G5所对应的栅极开启时刻的影响；栅极线G4所对应的像素电极与共用电极块之间的电压差不受栅极线G1、栅极线G2、栅极线G3、栅极线G5所对应的栅极开启时刻的影响。

从图10中所示的栅极线与像素电极与共用电极块之间的电压差的坐标图1007可看出，处于同一块共用电极块之下的栅极线G1所对应的像素电极与共用电极块之间的电压差1008、栅极线G2所对应的像素电极与共用电极块之间的电压差1009、栅极线G3所对应的像素电极与共用电极块之间的电压差1010、栅极线G4所对应的像素电极与共用电极块之间的电压差1011均近似相等，处于其它块共用电极块之下的栅极线G5所对应的像素电极与共用电极块之间的电压差1012由于并不受前一块共用电极块覆盖的栅极线G1、栅极线G2、栅极线G3、栅极线G4的影响，因此，栅极线G5所对应的像素电极与共用电极块之间的电压差也处于稳定状态，与栅极线G1所对应的像素电极与共用电极块之间的电压差近似相等，综上所述，栅极线G1、栅极线G2、栅极线G3、栅极线G4、栅极线G5所对应的像素电极与共用电极块之间的电压差均近似相等，因此，本发明实施例改善独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

本发明实施例中针对每个栅极驱动信号，栅极驱动信号中的栅极开启时间不能等于栅极关闭时间，如图11所示，图11为本发明实施例提供另一种栅极驱动单元按行同步信号Hs1101依序向各个栅极线输出栅极驱动信号的时序图，栅极线G1对应栅极驱动信号1102，栅极线G2对应栅极驱动信号1103，栅极线G3对应栅极驱动信号1104，栅极线G4对应栅极驱动信号1105，栅极线G5对应栅极驱动信号1106。如图11所示，栅极线G1对应的栅极驱动信号1102的栅极开启时间1113与栅极关闭时间1115相等，从图11中可看出，栅极线G1所对应的栅极关闭时，栅极线G3所对应的栅极正处于开启时刻，因此，基于像素电极与共用电极之间的耦合作用，以及栅极线G1、栅极线G2、栅极线G3、栅极线G4均处于同一块共用电极的覆盖之下，因此栅极线G1所对应像素电极与共用电极之间的电压差会受到栅极线G3的对应的栅极开启的影响；同样的，栅极线G2所对应像素电极与共用电极之间的电压差会受到栅极线G4的对应的栅极开启的影响；但由于栅极线G5与栅极线G1、栅极线G2、栅极线G3、栅极线G4处于两块相互独立的共用电极的覆盖之下，因此，栅极线G3所对应像素电极与共用电极之间的电压差不会受到栅极线G5的对应的栅极开启的影响，且由于栅极线G3所对应的栅极关闭时，栅极线G4所对应的栅极已经开启了一个时钟周期，因此，栅极线G3所对应的像素电极与共用电极之间的电压差不会受到栅极线G4所对应的栅极开启与栅极关闭的影响；同理，栅极线G4所对应像素电极与共用电极之间的电压差不会受到栅极线G5的对应的栅极开启的影响。如图11中栅极线与像素电极与共用电极之间的电压差的坐标图1107所示，栅极线G1所对应的像素电极与共用电极之间的电压差1108、栅极线G2所对应的像素电极与共用电极之间的电压差1109、栅极线G5所对应的像素电极与共用电极之间的电压差1112由于受到的影响相同，因此它们的值也近似相等，而栅极线G3所对应的像素电极与共用电极之间的电压差1110、栅极线G4所对应的像素电极与共用电极之间的电压差1111由于均未收到其它栅极线所对应的栅极驱动信号的影响，因此它们的值近似相等。可见，当栅极驱动信号中的栅极开启时间与栅极关闭时间相等时，两相互独立的共用电极块交界处的栅极线所对应的像素电极与共用电极之间的电压差有差异，从而会造成亮度不均现象，因此，较佳的，本发明实施例中，要求栅极开启时间大于栅极关闭时间，或栅极开启时间小于栅极栅极关闭时间。

综上所述，由于栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T，且(N+1)*T_Hs>T>N*T_Hs，因此，相邻栅极线所接收到的栅极驱动信号的有效电平时间具有重叠部分，进一步由于(T-N*T_Hs)的值为多条相邻栅极线所接收到的栅极驱动信号的有效电平时间的共同重叠部分的时长，又由于T-N*T_Hs>3Δ，且Δ≥R*C，因此针对多条有效电平时间具有共同重叠部分的相邻栅极线中的最后一条栅极线，该最后一条栅极线启动3R*C时长之后，基于电容耦合作用，该最后一条栅极线对应的共用电极块的电压已经度过了波动期，此时最后一条栅极线的开启已不会对其它即将关闭的，且与该栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差造成影响，从而保证了与该最后一条栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差均近似相等，从而改善了独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

基于相同构思，本发明实施例提供一种阵列基板102，如图2所示，包括栅极驱动单元202以及分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线，

栅极驱动单元202，用于根据行同步信号Hs，依次向栅极输出栅极驱动信号；

其中，行同步信号Hs的一个时钟周期为T_Hs，栅极驱动信号的有效电平时间为T，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数；且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

具体来说，本发明实施例中的栅极驱动单元可以是栅极驱动集成电路(integrated circuit，简称IC)，也可以是栅极驱动电路，用以输出栅极驱动信号；相应的，行同步信号Hs可以由设置在PCB板或FPC板上的时序控制(Timing Controller，简称TCON)IC提供，或者由面板上的驱动IC提供。如图2所示，栅极驱动单元202向栅极线G1至Gm依次输出栅极驱动信号，时序控制IC209用于向栅极驱动单元202输出行同步信号Hs，以使栅极驱动单元202依据行同步信号Hs向栅极线依次输出栅极驱动信号。

图6为本发明实施例提供的一种显示装置中各个像素的等效电路示意图，如图6所示，图6中将第一行第一列的共用电极块所连接的引线等效转换为电阻，每个像素所输出的共用端均连接Vcom。

较佳的，共用电极块切割的大小尺寸可不同，一种较佳的切割方式，为将共用电极块沿与栅极线平行的方向切割为多行，沿数据线方向不切割，仅有一列，即在栅极线延伸方向，一条栅极线被一块共用电极块覆盖。

另一种共用电极块的切割方法为，在栅极线延伸方向，一条栅极线被多块共用电极块覆盖。本发明实施例中，如图2所示，共用电极块沿栅极线方向切割为多个独立的共用电极块之后，沿数据线方向也切割为多个独立的共用电极块，如图2所示，一根栅极线被多个共用电极块覆盖。

较佳的，在栅极延伸方向，一条栅极线被多块共用电极块覆盖，且其中每块共用电极块的形状及大小相同，引线的电阻值相同。结合图2、图7具体说明，图7所示的等效电路中，共用电极块的引线电阻706与共用电极块连接至Vcom的引线的长短有关，该引线长度相同，则引线电阻706则相同，若该引线越长，则引线电阻706的值越大。因此，本发明实施例中，处于同一行的共用电极块的引线长度相同，因此引线电阻706也相同。

较佳的，公式Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，一种定义方式为，当栅极线接收栅极驱动信号时，计算该栅极线所对应的R，R可为该栅极线所对应的覆盖该栅极线的共用电极块的引线电阻。

另一种较佳的定义方式为，每行栅极驱动信号的有效电平时间T均相同，所述R为M块共用电极块中最大的引线电阻值。在阵列基板中的所有栅极驱动信号的有效电平时间T均相同的情况下，针对阵列基板包括的M块共用电极块，R为M块覆盖接收栅极驱动信号的栅极线的共用电极块的M个引线电阻值中的最大值。即，当这里基板的所有栅极线所对应的栅极驱动信号的有效电平时间T均相同的情况下，公式Δ≥R*C中的R可定义为所有共用电极块所对应的引线电阻中的最大值，如图2中，第一行中的三块共用电极块所对应引线电阻相等，且在整个阵列基板中属于最大值，因此，较佳的，R为第一行中的任一块共用电极块所对应的引线电阻。

较佳的，负载电容为为共用电极块和栅极之间的电容、共用电极块与像素电极之间的电容、共用电极块与源极之间的电容、共用电极块的自电容的并联电容值。

图7为本发明实施例提供的图6中的单个像素等效电路的放大图，图7中示出的为第一行第一列像素的等效电路示意图。如图7所示，像素晶体管701的栅极电连接栅极线G1，像素晶体管701的源极电连接数据线D1，其中，像素晶体管701的栅极与共用电极块之间具有电容702，像素晶体管701的源极与共用电极块之间具有电容704，像素晶体管701的漏极与共用电极块之间具有电容703，共用电极块和栅极之间的电容702、共用电极块和像素电极之间的电容703、共用电极块和源极之间的电容704、共用电极块的自电容705等效并联。电极块和栅极之间的电容702、共用电极块和像素电极之间的电容703、共用电极块和源极之间的电容704并联的共用端串联共用电极块的引线电阻706，引线电阻706另一端连接Vcom。

较佳的，共用电极块复用为互电容触控电极或自电容触控电极。

本发明实施例中，栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T。其中，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数，T_Hs为行同步信号Hs的一个时钟周期的长度，且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。

本发明实施例中，由于(N+1)*T_Hs>T>N*T_Hs，且N为大于或等于1的整数，因此栅极驱动信号的有效电平时间至少大于一个时钟周期的长度；又由于每个时钟周期内均相应输出一个栅极驱动信号，因此，相邻栅极线对应的栅极驱动信号的有效电平时间一定有重叠部分。

(N+1)*T_Hs>T>N*T_Hs，表示最多相邻k条栅极线的有效电平具有重叠部分，具体来说，当针对每个栅极驱动信号，栅极驱动信号中栅极开启时间小于栅极关闭时间，则k为(N+1)，若针对每个栅极驱动信号，栅极驱动信号中栅极开启时间大于栅极关闭时间，则k为N。如图9所示，栅极线G1对应的栅极驱动信号902中，栅极开启时间913小于栅极关闭时间915，且3*T_Hs>T>2*T_Hs，N为2，即最多相邻(N+1)条栅极线，即最多相邻3条栅极线的有效电平时间具有重叠部分。如相邻栅极线G1与栅极线G2之间的有效电平时间的重叠时间922、相邻栅极线G1及栅极线G2栅极线G3之间的有效电平时间的重叠时间923、相邻栅极线G2及栅极线G3栅极线G4之间的有效电平时间的重叠时间924。

另一方面，针对每个栅极驱动信号，栅极驱动信号中栅极开启时间大于栅极关闭时间，如图10中所示，图10为本发明实施例提供另一种栅极驱动单元按行同步信号Hs依序向各个栅极线输出栅极驱动信号的时序图，栅极线G6中的栅极驱动信号1002的栅极开启时间1013大于栅极关闭时间1015，则最多存在相邻k条栅极线的有效电平具有重叠部分，k为N，如图9所示，且3*T_Hs>T>2*T_Hs，N为2，相邻栅极线G1对应的栅极驱动信号中的有效电平时间1014与栅极线G2对应的栅极驱动信号中的有效电平时间的重叠时间1022、相邻栅极线G2对应的栅极驱动信号中的有效电平时间与栅极线G3对应的栅极驱动信号中的有效电平时间的重叠时间1023等。

本发明实施例的前提为栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，即按栅极线在物理空间上的排布顺序，按从第一条栅极线至最后一条栅极线的顺序，或按从最后一条栅极线至第一条栅极线的顺序，在行同步信号Hs的每个时钟周期内，依次向一条栅极线输出栅极驱动信号。且由于(N+1)*T_Hs>T>N*T_Hs，因此，相邻栅极线所接收到的栅极驱动信号的有效电平时间具有重叠部分，由(N+1)*T_Hs>T>N*T_Hs确定N的值之后，公式(T-N*T_Hs)表示全部相邻k条栅极线之间的有效电平的共同的重叠时间。如图9所示，N为2，公式(T-N*T_Hs)表示相邻3条栅极线之间的有效电平重叠时间，如栅极线G1及栅极线G2栅极线G3之间的有效电平重叠时间923、如栅极线G2及栅极线G3栅极线G4之间的有效电平重叠时间924。

上述R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容。具体来说，覆盖接收栅极驱动信号的栅极线的共用电极块为单块时，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容；若覆盖接收栅极驱动信号的栅极线的共用电极块为多块时，则R为覆盖接收栅极驱动信号的栅极线的单块共用电极块的引线电阻，C为单块共用电极块的负载电容。前述部分已详细论述共用电极块的引线电阻，以及共用电极块的负载电容，在此不再阐述。

Δ≥R*C时，R*C为时间常数，本领域技术人员可知，针对多条有效电平时间具有共同重叠部分的相邻栅极线中的最后一条栅极线，该最后一条栅极线启动3R*C时长之后，该栅极对应的像素电极与共用电极块之间的电压差处于稳定状态，此时若有其它栅极线关闭，也不会产生影响，因此，本发明实施例中要求T-N*T_Hs>3Δ，即规定相邻k条栅极线具有的有效电平时间的重叠时间需大于3Δ，此时当相邻k条栅极线中的第1条至第k-1条栅极线对应的栅极驱动信号中有效电平结束时，即相邻k条栅极线中的第1条至第k-1条栅极线对应的栅极关闭时，第k条栅极线对应的栅极已经开启3Δ时长，即第k条栅极线所对应的像素电极与共用电极块之间的电压差已处于稳定状态，不会受到第1条至第k-1条栅极线对应的栅极关闭的干扰。

具体来说，驱动信号中的有效电平时间的上升沿即为该驱动信号对应的栅极开启时刻，驱动信号中的有效电平时间的下降沿即为该驱动信号对应的栅极关闭时刻，如图9所示，栅极线G1对应的栅极驱动信号902的栅极开启时刻，无其它栅极线对应的栅极开启或关闭，因此栅极线G1所对应的像素电极与共用电极块之间的电压差不受影响；栅极线G2对应的栅极驱动信号903的栅极开启时刻与栅极线G1的栅极关闭时刻之间的时长即为相邻栅极线G1、栅极线G2的有效电平时间重叠时间922，该重叠时间922大于3Δ，因此栅极线G1的栅极关闭不会对栅极线G2对应的像素电极与共用电极块之间的电压差造成影响，因此栅极线G2所对应的像素电极与共用电极块之间的电压差处于稳定状态；栅极线G3对应的栅极驱动信号904的栅极开启时刻与栅极线G1的栅极关闭时刻之间的时长即为相邻栅极线G1及栅极线G2栅极线G3之间的有效电平时间重叠时间923，该重叠时间923大于3Δ，因此栅极线G1的栅极关闭不会对栅极线G3对应的像素电极与共用电极块之间的电压差造成影响，且此时栅极线G2还未关闭，因此栅极线G3所对应的像素电极与共用电极块之间的电压差处于稳定状态。通过上述论述，可知相邻栅极线G1、栅极线G2、栅极线G3所对应的像素电极与共用电极块之间的电压差均处于稳定状态，其它相邻栅极线所对应的栅极驱动信号，例如栅极线G4所对应的栅极驱动信号905、栅极线G5所对应的栅极驱动信号906所对应的像素电极与共用电极块之间的电压差也处于稳定状态，具体推理过程与前述内容类似，在此不再赘述。

从图9中所示的栅极线与像素电极与共用电极块之间的电压差的坐标图907可看出，处于同一块共用电极块之下的栅极线G1所对应的像素电极与共用电极块之间的电压差908、栅极线G2所对应的像素电极与共用电极块之间的电压差909、栅极线G3所对应的像素电极与共用电极块之间的电压差910、栅极线G4所对应的像素电极与共用电极块之间的电压差911均处于稳定状态，因此均近似相等，处于其它块共用电极块之下的栅极线G5所对应的像素电极与共用电极块之间的电压差912由于并受前一块共用电极块覆盖的栅极线G1、栅极线G2、栅极线G3、栅极线G4的影响，因此，栅极线G5所对应的像素电极与共用电极块之间的电压差也处于稳定状态，综上所述，栅极线G1、栅极线G2、栅极线G3、栅极线G4、栅极线G5所对应的像素电极与共用电极块之间的电压差均近似相等，因此，本发明实施例改善独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

综上所述，由于栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，栅极驱动信号的有效电平时间为T，且(N+1)*T_Hs>T>N*T_Hs，因此，相邻栅极线所接收到的栅极驱动信号的有效电平时间具有重叠部分，进一步由于(T-N*T_Hs)的值为多条相邻栅极线所接收到的栅极驱动信号的有效电平时间的共同重叠部分的时长，又由于T-N*T_Hs>3Δ，且Δ≥R*C，因此针对多条有效电平时间具有共同重叠部分的相邻栅极线中的最后一条栅极线，该最后一条栅极线启动3R*C时长之后，基于电容耦合作用，该最后一条栅极线对应的共用电极块的电压已经度过了波动期，此时最后一条栅极线的开启已不会对其它即将关闭的，且与该栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差造成影响，从而保证了与该最后一条栅极线处于同一块共用电极块覆盖下的其它栅极线所对应的像素电极与共用电极块之间的电压差均近似相等，从而改善了独立的共用电极块交界处亮度不均，从而在显示屏幕上产生条纹的现象。

基于相同构思，本发明实施例提供一种显示面板，该显示面板如图1所示，其中，显示面板包括如图2所示的阵列基板。

基于相同构思，本发明实施例提供一种显示装置，该显示装置包括如图1所示的显示面板，其中，显示面板包括如图2所示的阵列基板。

需要特别说明的是，本发明实施例图示的阵列基板中的时序控制IC可以设置在基板上，也可以设置在与基板电连接的FPC或PCB板上，栅极驱动单元、源极驱动单元、共用电极驱动单元可以是单独的驱动单元，也可以由一个驱动单元提供栅极驱动信号、数据信号、共用电极信号，本发明实施例并不构成对保护范围的限制。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种驱动方法，用于驱动阵列基板，所述阵列基板包括多条栅极线以及栅极驱动单元，还包括分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线，所述驱动方法包括：

所述栅极驱动单元根据行同步信号Hs，依次向栅极线输出栅极驱动信号，所述栅极驱动信号的有效电平时间为T；

其中，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数，T_Hs为行同步信号Hs的一个时钟周期的长度，且T-N*T_Hs>3Δ，Δ＝R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容，所述负载电容为共用电极块和像素晶体管的栅极之间的电容、共用电极块与像素电极之间的电容、共用电极块与像素晶体管的源极之间的电容、共用电极块的自电容的并联电容值。

2.如权利要求1所述的驱动方法，其特征在于，还包括：每行栅极驱动信号的有效电平时间T均相同，所述R为M块共用电极块中最大的引线电阻值。

3.如权利要求1所述的驱动方法，其特征在于，所述栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，具体包括：

所述栅极驱动单元根据行同步信号Hs，依次在行同步信号Hs的每个时钟周期内，对应输出一个栅极驱动信号；

其中，在输出栅极驱动信号的行同步信号Hs时钟周期内，所述栅极驱动单元延迟栅极开启时间之后开始输出栅极驱动信号；在关闭栅极驱动信号的行同步信号Hs时钟周期内，延迟栅极关闭时间之后停止输出栅极驱动信号。

4.如权利要求3所述的驱动方法，其特征在于，所述栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，具体包括：

所述栅极驱动单元根据行同步信号Hs，依次输出栅极驱动信号，每个栅 极驱动信号中栅极开启时间均相同，每个栅极驱动信号中栅极关闭时间均相同。

5.如权利要求3或4所述的驱动方法，其特征在于，所述栅极驱动信号中栅极开启时间大于栅极关闭时间。

6.如权利要求3或4所述的驱动方法，其特征在于，所述栅极驱动信号中栅极开启时间小于栅极关闭时间。

7.一种阵列基板，包括多条栅极线以及栅极驱动单元，还包括分割为M块且相互独立的共用电极块，M为大于或等于2的整数，以及为每块共用电极块传输信号的相互独立的引线，

所述栅极驱动单元，用于根据行同步信号Hs，依次向栅极输出栅极驱动信号；

其中，行同步信号Hs的一个时钟周期为T_Hs，栅极驱动信号的有效电平时间为T，(N+1)*T_Hs>T>N*T_Hs，N为大于或等于1的整数；且T-N*T_Hs>3Δ，Δ≥R*C，R为覆盖接收栅极驱动信号的栅极线的共用电极块的引线电阻，C为共用电极块的负载电容，所述负载电容为共用电极块和像素晶体管的栅极之间的电容、共用电极块与像素电极之间的电容、共用电极块与像素晶体管的源极之间的电容、共用电极块的自电容的并联电容值。

8.如权利要求7所述的阵列基板，其特征在于，每行栅极驱动信号的有效电平时间T均相同，所述R为M块共用电极块中最大的引线电阻值。

9.如权利要求7所述的阵列基板，其特征在于，在栅极线延伸方向，一条栅极线被一块共用电极块覆盖。

10.如权利要求7所述的阵列基板，其特征在于，在栅极延伸方向，一条栅极线被多块共用电极块覆盖，且其中每块共用电极块的形状及大小相同，引线的电阻值相同。

11.如权利要求7所述的阵列基板，其特征在于，所述共用电极块复用为互电容触控电极或自电容触控电极。

12.一种显示面板，其特征在于，包括如权利要求7～11任一项权利要求所述的阵列基板。

13.一种显示装置，其特征在于，包括如权利要求12所述的显示面板。