JP2012104836A - 低電圧粒子ビームを用いた半導体検査用の電圧コントラスト方法及び装置 - Google Patents

低電圧粒子ビームを用いた半導体検査用の電圧コントラスト方法及び装置 Download PDF

Info

Publication number
JP2012104836A
JP2012104836A JP2011259077A JP2011259077A JP2012104836A JP 2012104836 A JP2012104836 A JP 2012104836A JP 2011259077 A JP2011259077 A JP 2011259077A JP 2011259077 A JP2011259077 A JP 2011259077A JP 2012104836 A JP2012104836 A JP 2012104836A
Authority
JP
Japan
Prior art keywords
region
image
voltage contrast
size
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011259077A
Other languages
English (en)
Other versions
JP5539294B2 (ja
Inventor
Chiwoei Wayne Lo
ウェイン ロー チウェイ
Kenichi Kanai
カナイ ケンイチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2012104836A publication Critical patent/JP2012104836A/ja
Application granted granted Critical
Publication of JP5539294B2 publication Critical patent/JP5539294B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/25Tubes for localised analysis using electron or ion beams
    • H01J2237/2505Tubes for localised analysis using electron or ion beams characterised by their application
    • H01J2237/2594Measuring electric fields or potentials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/849Manufacture, treatment, or detection of nanostructure with scanning probe

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

【課題】帯電粒子利用型欠陥検査装置によるパターン形成ずみの半導体基板の欠陥の検出に、画像の均一性およびコントラストの質を改善する方法及び装置を提供する。
【解決手段】基板22上の一部の領域を画像化する前に、その画像形成領域の周囲の領域を検査装置10で帯電させてその周囲領域の非対称帯電の悪影響を消去または軽減する。この検査装置10は周囲領域の帯電と画像形成領域からの画像形成とを交互に行って、画像化領域の複数の画像を形成し、それら画像を平均化処理する。これによって、高度に均一でコントラストの改善された画像が得られ、欠陥検出の精度を上げることができる。
【選択図】図1

Description

この発明は帯電粒子ビームを用いた半導体ウェーハなどのパターン形成ずみ基板の欠陥の検出に関する。より詳細にいうと、この発明は帯電粒子ビーム利用の欠陥検査装置の形成する画像の均一性及び電圧コントラストを改善することに関する。
この出願は1997年7月15日提出の同時出願中の米国特許出願第08/892,734号、1997年1月13日提出の同米国特許出願第08/782,740号、1998年1月23日提出の同米国特許出願第09/012,227号、この出願と同日付の米国特許出願第09/226,962号「微小構造欠陥の検出」、同米国特許出願第09/227,747号「形状特徴を利用した欠陥検出」、および同米国特許出願第09/226,967号「パターン形成した基板の欠陥の検出」に関連し、これら出願をここに参照して、それぞれの内容をこの明細書に組み入れる。
欠陥検出は半導体デバイスの製造における重要な側面である。多数の製造工程の初めの段階で欠陥を検出できれば、欠陥の根元を把握でき、多数のウェーハに影響が及ぶ前にその欠陥を除去できる。現在、インライン欠陥検査の大部分はKLA-Tencor社製21XXシリーズウェーハ検査装置など光学式検査装置を用いて行っている。しかし、これら光学式の欠陥検査装置は、焦点深度が小さいことおよび回折による画像の鮮明度低下のためにその性能が制限される。これら光学式の検査装置の焦点深度の小さいことは、サブミクロンの特徴形状の画像化に必要な大口径対物レンズに付きものの制約である。デバイス表面にない欠陥は実質的に焦点はずれになり、したがって検出不可能である。デバイス表面よりも下がった位置にある欠陥の例として、多結晶シリコンゲート短絡、バイアホールおよびコンタクト断線、金属ストリンガーなどが挙げられる。また、光学式検査装置における回折に起因する解像度低下は微小な表面欠陥の画像を不鮮明にし、最小臨界寸法(CD)0.25マイクロメートル以下ではそれら表面欠陥を検出不可能にする。それら欠陥の例として、0.1マイクロメートル程度の粒子や最小CDまたはそれ以下の欠けた形状または余分の形状などがある。
荷電粒子ビーム利用による欠陥検査は、高度に進歩した半導体製造における重要技術の一つになると思われる。慣用の走査電子顕微鏡(SEM)、集束イオンビーム顕微鏡(FIB)および電子ビーム(Eビーム)欠陥検出システムなどを含む荷電粒子ビーム利用による欠陥検査装置は光学式の装置よりもずっと高い解像度を有し、より微小な欠陥を検出できる。Eビーム検出システムは、基板表面下の欠陥、すなわち切断型および短絡型の欠陥の検出をその欠陥の電気的効果に起因する電圧コントラスト変化の測定によって可能にする。詳細については、例えば、Journal of Vacuum Science and Technology誌B8(6)(1990年11/12月)第2041−2044頁所載のT.Aton他の論文「電荷の誘起した電圧コントラストによる集積回路微小構造の検査」、30th Annual Proceeding Reliability Physics 1992, IEEE(1992年3/4月)第304−308頁所載のK.Jenkins他の論文「非接触電子ビーム帯電によるシリサイドプロセス欠陥の分析」、J.Thong編の専門書「電子ビーム検査技術」第41頁、およびKLA Yield Management Seminar(1996年)第506-2乃至506-11頁所載のT.Cassの論文「プロセス中のウェーハ上の電気的欠陥の自動的検出のための電圧コントラスト効果の利用」を参照されたい。
シュルンベルジェ社のEビーム欠陥検出技術は正極性電圧コントラストモードまたは負極性電圧コントラストモードで動作する。いずれのモードでも、検査対象のウェーハ上の浮いた導電体を帯電粒子(すなわち電子)によるウェーハ表面のプリチャージにより特定の電位に電位上昇させる。浮いた導電体と接地導電体とは互いに異なるコントラストを呈するので、両者を区別できる。正極性電圧コントラストモードでは浮いた導電体を接地導電体よりも高い正極性の電圧にプリチャージし、負極性電圧コントラストモードでは浮いた導電体を接地導電体よりも大きい負極性の電圧にプリチャージする。集束した低電圧帯電粒子(電子)ビームでそれらウェーハ上の導電体の帯電状態を精査する。ダイの電圧コントラスト画像(または部分画像)と基準(例えば隣接ダイ)の対応画像とを比較することによって、そのダイにおける欠陥の位置特定が可能になる。この手法は欠陥の検出に電圧コントラスト変化を利用しているので、(1)背景コントラストが均一な均一電圧コントラスト画像、(2)視野内の互いに異なる位置にある回路に対する均一な電圧コントラスト、および(3)基板上の回路素子と下位にある接続線との間の明確なコントラスト(例えば両者間の大きい差)を達成することが重要である。
荷電粒子ビーム検査システムの一つの問題は、生成画像の品質が一定しないことである。画像のトポグラフィ上のコントラストまたは電圧コントラストに不都合な変動が生ずることが多い。電圧コントラストの不均一性はパターン形成ずみの基板(ウェーハまたはダイ)のプリチャージのむらが原因で起こり得る。基板表面の帯電は二次電子捕捉効率および一次ビーム照射期間内に進行中の帯電プロセスに影響を及ぼし得る。Eビーム欠陥検出システムは二つのクロスオーバー電圧、すなわち一次電子が一次電子電流よりも大きい二次電子放射電流を誘発する電圧の間で動作する。すなわち、視野内(FOV)の浮き導電体は正極性に帯電する。ウェーハに戻る未捕捉二次電子はFOVの周囲の領域を負極性に帯電させて、「微小」減速電界(MRF)を生じさせる。MRFは表面帯電プロセスに影響を及ぼし、画像の電圧コントラストにいくつかの問題を生じさせ得る。第1に、MRFは二次電子の一部をウェーハのFOV領域に戻らせるように作用して正極性電圧コントラストを低下させることがあり得る。第2に、システムの倍率を精査のために上げた場合は、MRFのために正極性電圧コントラストモードが負極性電圧コントラストモードに切り替わることがあり得る。大きい倍率の下では、MRFが強くなって大量の二次電子をFOVに戻し、FOV領域を負極性に帯電させる。第3に、MRFは予測不可能な「ゴースト形状」を生じさせて、画像中の位置によって互いに異なるコントラスト変動を生じさせる可能性がある。MRFはFOV端部で非等方性を呈し、FOV端部での戻り二次電子の強度はFOV中心とは大幅に異なることがあり得る。そのために、浮いた構造物の帯電に不均一性が生ずる。また、FOV中心からの放射二次電子とFOV端部からの放射二次電子との間で検出効率に大幅な差がでてくる。これらの問題のために誤りのコントラスト差が生じ、Eビーム欠陥検出システムの信頼性を著しく低下させる。
シュルンベルジェ社は不活性化ずみの集積回路(IC)の大ビーム電流における波形測定に市販のIDS10000システムなどのEビーム欠陥検査システムを1995年以来用いてきた。この種のEビーム欠陥検査システムは大面積をまず走査し、次に小領域を画像化する。大電流ベクトル化ビームをパルス状に供給して、不活性化ずみICについて容量性AC波形を測定する。大面積走査の前に小面積を画像化することによって、その小面積の領域における表面帯電の不安定性を低下させ、それによってより安定で正確な電圧波形を生ずる(時間の関数として)。測定は個々のダイの上の導電体の領域で行うので、画像の均一性やコントラストは問題にならない。この手法は電気的刺激源に接続した作動中のICのみに適用可能であって未完成のパターン形成ずみ基板には適用できない。
帯電粒子による欠陥検査装置からの測定値の改善を試行することは周知である。国際出願番号PCT/US98/00782(国際公表番号第WO98.32153号、1998年7月23日発行)はSEMを用いた微小回路の寸法臨界値の測定を対象とする。小走査領域をSEMでマルチ走査すると暗い画像が生じ、その領域の形状特徴が不鮮明になる。より大きい領域を走査すると画像は明るくなる。しかし、この手法は画像を明るくするだけで、下方の互いに異なる接続線の形状特徴の間の画像コントラストを強めることはない。また、一つの領域を明るくするだけでは画像の均一性を改善することにはならない。
したがって、パターン形成ずみ基板の欠陥の検出を機能強化するために、帯電粒子利用の欠陥検査装置の生ずる画像の均一性およびコントラストの質を改善する必要がある。特に、画像の電圧コントラストを強める必要がある。
この発明の一つの実施例によると、パターン形成ずみの基板の欠陥を検出する方法であって、前記基板に帯電粒子ビームを向ける過程と、その基板を前記ビームで走査する過程と、生成画像の均一性およびコントラストを改善するように前記ビームのパラメータを最適化する過程とを含む方法を提供できる。この欠陥検出はデバイス製造工程の完了前に行う。この方法は前記基板の第1の領域の少なくとも部分画像を捕捉する過程をさらに含む。この過程は前記基板の第2の領域を帯電させることと前記第1の領域を画像化することとを含む。この第2の領域は前記第1の領域を取り囲む領域である。次に、形成した画像を、前記パターン形成ずみ基板の欠陥の検出のために、基準画像と比較する(例えば、画像の目視検査、またはプロセッサによる自動的検査により)。
画像の電圧コントラスト品質は、走査領域の大きさ、走査速度、ビーム照射量、ビーム電流、ビームエネルギー、ビームスポットサイズ(例えばレンズの焦点ずらしによる)、ウェーハチャックバイアス電圧、帯電制御板バイアス電圧、エネルギーフィルタ電圧、および回路パターンに対する走査方向の一つ以上を調節することによって最適化できる。第1の領域の走査および第2の領域の走査について設定を同じにする必要はない。
この発明のもう一つの実施例によると、前記米国特許出願第08/892,734号、同第08/782,740号および同第09/012,227号記載のとおり帯電制御装置を用いた電圧コントラスト品質最適化の方法を提供できる。ウェーハ表面と垂直な電界を、画像形成用走査(小領域走査)およびプリチャージ用走査の期間中に表面帯電を制御するようにウェーハを挿んだ二つの電極へのバイアス印加によって、発生できる。画像形成走査およびプリチャージ用走査の両期間中の電界強度は互いに異なっても差し支えない。電圧コントラスト画像は、慣用のEビーム利用欠陥検出手順に従って、小領域走査の期間中におけるエネルギーフィルタ電圧の調節によっても改善できる。
この発明のさらにもう一つの実施例によると、パターン形成ずみの基板の欠陥を検出する方法であって、前記基板に帯電粒子ビームを向ける過程と、その基板を前記ビームで走査する過程と、生成電圧コントラスト画像を改善するように前記ビームのパラメータを最適化する過程とを含む方法を提供できる。前記ビームのパラメータを最適化する過程は動作マトリクスを形成することを含む。この方法は、フラッドガンからの投光照明型ビームで基板の第1の領域を帯電させることと、前記第2の領域の電圧コントラスト画像を得るように基板の前記第1の領域に取り囲まれた第2の領域を一次電子銃からの集束ビームで精査することとを含む。次に、ここに得られた電圧コントラスト画像を基準と比較してパターン形成ずみ基板の中のあらゆる欠陥を検出する。
さらにもう一つの実施例によると、帯電粒子ビームを制御するパラメータの上限および下限を算定する過程を含む電圧コントラスト画像および画像捕捉速度の最適化方法を提供できる。上記上限は最良の電圧コントラスト像を生ずる第1の領域のサイズおよびビーム線量の上限値を定義し、上記下限は画像捕捉速度を最適化する第1の領域のサイズおよびビーム線量を定義する。最良の電圧コントラスト画像は、互いに異なる下位接続を伴う回路相互間で非常に大きいコントラスト差を呈する。また、同一の下位接続の回路については視野全体を通じて電圧コントラストが一様で首尾一貫している。この方法は、電圧コントラスト品質と各第1領域サイズおよびビーム線量での帯電動作の所要時間とを指示する動作マトリクスを生成する過程と、所望の電圧コントラスト品質に基づき前記動作マトリクスから特定の第1領域サイズおよびビーム線量を選択する過程とをさらに含む。
この発明のさらにもう一つの実施例によると、パターン形成ずみの基板の欠陥を検出する欠陥検出装置であって、帯電粒子ビームカラムと、検出器と、少なくとも一つのプロセッサとを含む欠陥検出装置を提供できる。帯電粒子ビームでパターン形成ずみの基板を照射し、その基板の第1の領域を帯電させ、前記第1の領域よりも小さい第2の領域を走査してその第2の領域の画像を形成する。この走査器は、前記帯電粒子ビームが第1の領域を走査しているときはより小さい振幅で動作する。この帯電粒子ビームは、均一コントラストの画像の生成のために、第2の領域の走査の前に第1の領域を帯電させる。検出器は基板からの二次電子信号を検出する。これらの信号を第2の領域の画像の形成に用い、前記少なくとも一つのプロセッサがその形成画像を基準画像と比較して前記パターンずみ基板の欠陥を検出する。
この発明のさらにもう一つの実施例によると、パターン形成ずみ基板の欠陥を検出する欠陥検出装置であって、帯電粒子ビームカラムと、機械式ステージと、検出器と、少なくとも一つのプロセッサとを含む欠陥検出装置が得られる。前記ステージがパターン形成ずみ基板を前記カラムに対して位置づけする。カラムは、レンズ内フラッドガンなどのエレクトロンフラッドガンと、一次電子銃と、主電界性能および副電界性能を備える大視野レンズなどの走査器とを含む。フラッドガンは基板の第1の領域を帯電させるためのフラッド型すなわち投光照明型ビームを発生し、一次電子銃は第1の領域よりも小さい第2の領域を走査するための集束ビームを発生して第2の領域の画像を形成する。投光照明型ビームは集束ビームによる第2の領域の走査の前に第1の領域を帯電させ、一様な電圧コントラストの画像を生ずる。ビーム走査器は、投光照明型ビームによる第1の領域の帯電のときは大振幅で動作し、集束ビームによる第2の領域の走査のときは小振幅で動作する。検出器の検出した二次電子信号はフレーム同期装置に送り、第2の領域の画像を形成する。大視野対物レンズの場合は、ステージ移動の必要が生ずる前に基板の互いに異なる部分について多数の画像を形成できる。次の領域へ動く前に一つの領域をプリチャージすることによって、前の領域の画像化に伴う加工物を回避できる。上述の過程を反復することによって、各プリチャージ過程相互間で一つ以上の画像を形成できる。上記少なくとも一つのプロセッサは、形成した画像と一つ以上の基準画像とを比較して、パターン形成ずみ基板の中の欠陥を検出する。
したがって、この発明は、基板上のコンタクトや未充填バイアホールなどの導電性領域または非導電性領域の検査により、完成前のパターン形成ずみ基板の中の欠陥を検出する方法及び装置を提供する。特に、この発明は画像の均一性およびコントラストを改善し、それによって欠陥を検出しやすくする。良好な電圧コントラスト画像は、画像全体にわたる均一の背景コントラストと、視野内の互いに異なる領域に位置する回路についての首尾一貫したコントラストと、互いに異なる下位接続のデバイス相互間で明確に区別される電圧コントラストとを備える。良好な電圧コントラスト画像と基準画像(例えば別のダイまたは事前蓄積ずみの画像)との比較から誤った欠陥検出に導かれる可能性は少ない。
この発明による帯電粒子ビーム利用欠陥検査装置の概略図。 図1の欠陥検出装置の概略的説明図。 未捕捉二次電子により画像形成領域の外に形成された負極性帯電領域を示すウェーハの部分的平面図。 0.05mm視野の周りの負極性帯電の効果を示すウェーハのコンピュータシュミレーション図。 0.5mm視野の周りの負極性帯電の効果を示すウェーハのコンピュータシュミレーション図。 図5A乃至図5Cは充填ずみコンタクトを含むウェーハの電圧コントラスト画像であって、負極性コントラストモード、多重化なしの正極性コントラストモードおよび多重化付きの正極性コントラストモードでそれぞれ形成した電圧コントラスト画像。 プリチャージ消去領域を含む図3のウェーハ部分の平面図。 図7Aおよび図7Bは半導体ウェーハ上の多数のSRAMメモリセルについて多重化つきおよび多重化なしでそれぞれ形成した正極性電圧コントラスト画像。 この発明と両立性ある帯電粒子ビーム利用の欠陥検査装置の最適化プロセスの流れ図。 この発明と両立性ある欠陥検出プロセスの流れ図。 この発明の帯電粒子ビーム利用欠陥検査装置の制御波形の波形図であって、一次画像形成ビームと投光照明型ビームとの間の多重化を表す図。
同一の構成要素には同一の参照数字を付けて示した図面を参照してこの発明の実施例を説明する。
図1はパターン形成ずみの(少なくとも部分的にでき上がりの)半導体ウェーハの検査に適したこの発明による帯電粒子ビーム利用欠陥検査装置10を示す。この装置10は電子光学カラム12、X−Yステージ14および真空チェンバ16を備える。電子カラム12は、例えばジルコニウム−タングステン陰極付きの新型走査電子顕微鏡(SEM)の大部分で現在使われている種類の熱電界エミッション(TFE)電子銃などの電子ビーム源を備える。電子銃の中の高真空は、大部分の新型SEMの場合と同様に、差動ポンピング開口(図示してない)によってカラム12の残余の部分およびチェンバ16から分離されている。一次電子ビームの衝突エネルギーは、例えば500eV乃至1.5keVの範囲で調節できる。ウェーハチャック24に取り付けた試料またはウェーハ22へのビーム電流は、電子ビーム集束電子レンズ26およびビーム制限開口(図示してない)などにより、例えば500pA乃至10nAの範囲で、または25乃至50nAに至る範囲で0.1マイクロメートル以下のスポットサイズに調節できる。電子光学カラム12とウェーハチャック24は、バイアス源28、およびバイアス源32付きの帯電制御板30を備えた局部帯電制御モジュール(LCCM)を構成する。
電子光学カラム12は、周知の可変軸浸漬レンズ(VAIL)などの大視野(FOV)対物電子レンズ34を含む。対物レンズ34は市販のシュルンベルジェ社ATEIDS5000型およびIDS1000型Eビーム欠陥検査システムに用いてあるものと同様のVAILレンズで構成できる。このレンズは磁気浸漬型、すなわち試料を「磁気ボトル」内に保持して、強い捕捉用静電界をかけることなくコリメーションと効率的二次電子捕捉とを可能にする形式のレンズである。強力な捕捉電界は望ましくない。すなわち、強い捕捉電界は表面帯電を不安定にし、電圧コントラスト向上のためのウェーハバイアス、抽出電圧およびエネルギーフィルタを互いに独立に最適化することを不可能にする可能性があるからである。レンズ34は、高解像度(例えば30−100nm)で大きいFOV(例えば直径0.25mm乃至1.5mm)を達成するように偏向前段コイルおよび偏向コイルの両方を設けることもできる。一つの実施例では直径0.25mm乃至1.5mmのFOVを50nm以下の解像度で達成した。
対物レンズ34には、「レンズ内」フラッドガン36および投光照明型ビームの偏向電極38、すなわちウェーハ22およびその表面導電体のプリチャージのための幅広の大電流投光照明型電子ビームとウェーハ上の導電体の帯電状態の精査用の高速画像形成のための低電圧高解像度一次画像形成ビームとの間の高速多重化を可能にするフラッドガン36および偏向電極38を備える。低電圧の一次画像形成ビームの方が好ましい。すなわち、ウェーハ22に損傷を与えないからである。また、低電圧ビームでは制御可能な帯電動作を達成できる。例えば画素捕捉速度1MHz乃至100MHzで高速画像形成を行う。この実施例に適したフラッドガンは上記米国特許出願第08/782,740号および同第09/012,227号に記載してある。フラッドガン36は、ウェーハチャック24および帯電制御板30並びにそれぞれのバイアス源28および32と組み合わされてグローバル帯電制御モジュール(GCCM)を構成する。代わりに、一次ビームをウェーハ導電体のプリチャージおよびウェーハ画像形成の両方に用いることもできる。
ウェーハ22の表面を一次電子でラスタ走査するとその表面に二次電子が生ずる。これら二次電子はレンズ電磁界で捕捉され、レンズ26の孔を通って戻り、慣用の交叉電磁界利用のWienフィルタ40によって一次電子から分離される。分離された二次電子は、Evahart-Thornley検出器としても知られるシンチレータ−PMT組合せなどの電子検出器42で検出する。これ以外の検出器組合せも利用できる。投光照明型ビーム使用時に生ずる強い二次電子電流による損傷を防ぐために電子検出器42に対する遮蔽部材を設けるのが好ましい。検出器42は試料の走査領域の画像の形成に使える信号を供給する。
図1においては、バイアス源32から帯電制御板30へ、バイアス源28からウェーハチャック24へ互いに独立のバイアス電圧をそれぞれ供給している。ウェーハチャック24に加えるバイアス電圧が実効的にウェーハの基板に印加される。これらバイアス電圧を必要に応じてコンピュータ制御により互いに独立に設定して、画像形成中のウェーハの種類および検出対象の欠陥の種類に応じた電圧コントラスト最適化を達成する。上記米国特許出願第08/892,734号に詳述したとおり、このシステムは正極性または負極性のウェーハ表面電圧を生ずるように動作できる。ウェーハ22のバイアス電圧を変動させてウェーハ表面へのビーム衝突エネルギーを独立に変動させることもできる。この手法は、例えばシリサイドなど薄層付きのウェーハにおいて帯電漏洩によるビーム貫通を防止するために、解像度低下を伴うことなく低衝突エネルギーを用いる場合に必要となる。
レンズ34の孔には、バイアス電圧源46付きのエネルギーフィルタメッシュとも呼ばれる平板状フィルタ電極44を設ける。電極44は、上記シュルンベルジェ社IDS5000型システムおよびIDS10000型システムの場合と同様に、減速電界電子エネルギースペクトロメータとして作用する。このエネルギーフィルタは、特定の減速電界またはエネルギー範囲、例えば零乃至15eVの範囲のエネルギーでのウェーハからの二次電子を捕捉することによって特定の種類のウェーハについての電圧コントラストを最適化するのに用いることができる。
X−Yステージ14は、例えば直径300mmまでのウェーハの全表面の検査を可能にする慣用の高速ウェーハステージである。ウェーハ22は、慣用の静電型チャックなどのウェーハチャック24の上に支持する。ステージ14は通常真空中での動作に適合していなければならない。ステージ14は、(1)不要のビーム偏向およびレンズ干渉を最小化し、(2)クリーンルーム基準を充足し、(3)所要精度を達成するように設計する。ステージ14は、できるだけ広範囲の欠陥を検出できるように、高速度動作および高精度走査動作および歩進動作が可能である。例えば、このステージ14は、設定時間0.3秒以下、直線速度100ミリメートル/秒、位置精度検出用レーザ干渉計帰還0.1マイクロメートル以下の性能を備える。ステージ14の動作およびウェーハ22の位置合わせの詳細についてはこの出願の原出願と同日付の上記米国特許出願第09/226,967号を参照されたい。
検査装置10の真空チェンバ16はターボポンプ48および油なし支援ポンプ(図示してない)によって直接に排気する。真空チェンバ16を、環境振動を消去しステージ14の急加速および急減速による動きを予測消去する能動的振動分離プラットフォーム50の上に設置する。慣用のウェーハロードロックサブシステム52をウェーハ詰替え時間の最短化および主真空室の長時間にわたる高真空度維持(例えば1E−6Torr)のために備える。真空チェンバ16の高真空度維持によってウェーハの炭化水素汚染を最小に抑える。ウェーハロードロックサブシステム52は、ウェーハカセット54との間のウェーハ自動ロード/アンロードのためにウェーハハンドリングロボットを通常備える。
図2は帯電粒子ビーム利用欠陥検出装置10のブロック図を示す。大部分が慣用の画像処理サブシステム56で画像位置合わせおよび画像比較のためのデータ処理を行う。マサチューセッツ州チェルムスフォード所在のマーキュリーコンピュータシステムズ社製マルチプロセッサアレーコンピュータの適宜プログラムしたものなどから成る画像処理サブシステム56は、ビデオ入力ボード、ビデオ出力ボード、一連のプロセッサ、ランダムアクセスメモリおよび大容量ディスク蓄積装置を備える。画像処理サブシステム56は、例えば300MHzPowerPCプロセッサ32個のアレーと、4ギガバイトRAMと、基準画像および欠陥データ蓄積用の200ギガバイトディスク蓄積装置とを備える。画像処理サブシステム56は、蓄積のためのセル相互間比較、ランダム論理のためのダイ相互間比較およびダイ・基準間比較、コンタクト間および層間認識のための形状特徴利用の比較など一連の慣用の画像処理アルゴリズムを実行するようにプログラムできる。形状特徴利用の比較の詳細はこの出願の原出願と同日付の上記米国特許出願第09/227,747号に記載してある。
欠陥検出システム58は、表示装置62とWindows(登録商標)NTオペレーティングシステムおよびシステム制御ソフトウェア(図示してない)搭載のPentium(登録商標)とを有するパーソナルコンピュータなどの制御コンピュータ60を備える。また、欠陥検出システム58は上記システム構成素子を動作させる信号を供給するコンピュータ60により制御を受ける制御電子回路64を備える。欠陥検出システム58には、マルチレベルの使いやすいグラフィカルユーザインタフェース(図示してない)を備えて、予め画定ずみの蓄積欠陥検出レシピに基づく自動化製造ライン環境のオペレータによる使用、または研究室もしくはプロセス開発環境の技術者による使用をサポートするようにするのが有利である。システム制御、画像処理、自動ビームセットアップ、ビーム位置合わせ、自動焦点合わせ、および非点収差自動補正などの機能のために慣用のソフトウェアを備えることもできる。
慣用の制御電子回路64は、例えば、イオンポンプおよびTFE銃コントローラ66、真空シーケンサ68、エアロボットコントローラ70、真空ロボットコントローラ72、ロードロックコントローラ74、ターボポンプコントローラ76および粗ポンプコントローラ78を含む。
画像処理サブシステム56は、電子光学カラムコントローラ82、ビデオディジタイザ84、機械的ステージコントローラ86、機械的ステージ位置およびビーム位置帰還のための干渉計コントローラ88、画像信号を制御コンピュータ60に送って表示させる画像出力段90、およびVxWorksなどの実時間オペレーティングシステムを有する実時間制御コンピュータ92を含む画像捕捉処理電子回路80の一部を構成する。電子検出器42(図1)からの信号を低雑音画像増幅器に供給する。この増幅器は自動集束信号機能付きでその出力信号をビデオディジタイザに供給する。
前述のとおり、欠陥検出装置10の動作中は、二次電子がウェーハ22の表面に発生する。それら二次電子の一部はレンズ26に再捕捉され電子検出器42に検出される。電子検出器42はウェーハの被走査領域の画像を形成するのに用いられる信号を生ずる。それ以外の二次電子は、電極設定およびエネルギーフィルタ設定に応じてウェーハ表面に戻る。これら戻った二次電子の一部は電子放出源18からの一次電子ビームによる画像形成領域の外側に落下する。図3は画像形成領域96とこの領域96の外側で未捕捉二次電子の形成した負極性帯電領域98とを含むウェーハの一部分を平面図で示す。画像形成領域96の周囲の領域を負極性に帯電させるこれら二次電子は、その画像形成領域のすぐ上に後述のとおり「微小」減速電界を生じさせる。
図4Aおよび4BはFOV内の電圧コントラストおよび表面帯電に対する周囲領域の負極性電荷の影響を示すウェーハのコンピュータシュミレーションを図解する。このシュミレーションはウェーハの半径沿いの方向をrとしカラム軸沿いの方向をzとしてr−z平面内に等電位線を示す。ウェーハは接地したシリコン基板の上に厚さ0.75μmの二酸化シリコン層を形成したものである。このウェーハは未帯電FOV領域を取り巻く半径1mmの範囲の周囲領域で負極性の表面電荷を有する。その周囲領域の電荷だけの影響の分析を単純化するために、ウェーハチャックおよび帯電制御板は両方とも接地し、FOV領域を帯電させないものとする。FOV領域は図4Aでは半径0.05mm、図4Bでは半径0.5mmとし、周囲領域電荷密度をそれぞれ−5×10−9C/cm2および−4×10−9C/cm2とする。いずれの場合も、帯電領域の表面の電位は−1V以下である。
これらのシュミレーション結果は、FOV領域の外側の電荷がFOVのすぐ上にMRFを生ずることを示している。また、MRFはFOVが小さいほど強いことを示している。半径0.05mmのFOV(図4A)は−0.71VのMRFを生じ、半径0.5mmのFOV(図4B)は周囲領域委おける−1Vの発生に至る−0.38VのMRFを生ずる。実際には、周囲領域における数V乃至10Vの発生は頻繁に観測される。強いMRFが発生すると、二次電子の主要部分が減速され画像領域96に戻らされて、その領域を負極性により深く帯電させる。そのために正極性電圧コントラストが弱くなる。また、このMRFのために帯電が不均一になり得る。すなわち、シュミレーションデータに示されるとおり、減速の強さがFOV全体にわたって一様ではないからである。高倍率動作の場合は、正極性電圧コントラストモードが負極性電圧コントラストモードに切り替わるほどMRFが強くなる。また、MRFは「ゴースト形状特徴」を生じさせる複雑な帯電電界を生じ得る。
図5Aおよび5BはMRFの悪影響を図解する。図5Aは金属充填バイアホール付きの半導体ウェーハのごく小さい部分の基準画像である。この画像は、帯電制御板を接地電位にしウェーハチャックを+7Vにして負極性電圧コントラストモードで形成したものである。図5Bは、同一のウェーハにつき帯電制御板を接地電位にしウェーハチャックを−25Vにして正極性電圧コントラストモードで形成したものである。図5Aおよび5Bの画像は互いに異なる電圧コントラストモードで形成したものであるが、これら二つの画像は同様の電圧コントラストを呈し、相違点は輝度だけである。強いMRFおよび高倍率画像形成のために、図5Bの電圧コントラスト画像は正極性電圧コントラスト画像から負極性電圧コントラスト画像に切り替わっている。また、図5Bでは、MRFが表面帯電を変化させてコントラストが一様でなくなっている。この状況はストリークとして現れ、画像下部に延びる不都合は「ゴースト形状特徴」を含む背景で最も目立っている。
荷電粒子ビーム利用の欠陥検出装置10は、図5BのMRFに伴う問題を画像形成領域96からの画像形成の前にその領域96の周囲の領域100(図6)をプリチャージすることによって軽減または解消する。図6に示すとおり、領域100は領域96よりも大きく領域96を包含する。領域100のプリチャージによって前回の画像捕捉の際に生じていた負電荷を除去し、MRFの強さを消去または軽減するのである。図5Cは画像形成領域96からの画像形成前の領域100のプリチャージによる電圧コントラスト画像の改善効果を示す。図5Cの画像は、図5Bと同じ正極性電圧コントラストモード動作条件を用い、プリチャージ領域100および走査領域96の間を多重化することによって形成したものである。この画像は、一つの画像走査あたりプリチャージ走査10回を多重化して戻り二次電子の影響を除去することによって形成した。プリチャージ領域100は画像作成領域96の64倍の大きさである。図5Cの画像は「ゴースト特徴形状」なしの均一な正極性の電圧コントラストを備えており好ましい画像となっている。大面積のプリチャージ領域100によってMRFは無視できる程度に小さくなり、GCCMが負帰還機構を実効的に形成して表面電位を所望電圧の上下数ボルト以下の範囲に収める。
図7Aおよび7Bはプリチャージ領域100と画像形成領域96との間の多重化による画像の電圧コントラスト品質の改善の様子を図解する。図7Aは、プリチャージ領域100と画像形成領域96との間の多重化により形成した半導体ウェーハ上の多数のSRAMメモリセルの正極性電圧コントラスト画像である。図7Bは同じメモリセルの上記多重化なしによる正極性電圧コントラスト画像である。図7Aおよび7Bを参照すると、最も明るい領域と最も暗い領域との間に高度の対照がある。また、図7Bの画像は下部のいくつかの点が黒に切り替わっていて誤りのコントラストを呈している。
これらの例は、MRFの軽減または消去のためのプリチャージ領域100が通常の電圧コントラスト問題に対する効果的な解決方法になっていることを示す。プリチャージ領域100と画像形成領域96との間の多重化が電圧コントラストを最適化し、電圧コントラストの経時劣化を防止し、高倍率動作時における電圧コントラストモード切替りを防止し、電荷誘起の「ゴースト」特徴形状を除去し、コントラストむらを除去することができる。
領域100のプリチャージ動作はいくつかの方法で達成できる。一つの実施例では、フラッドガン36からの投光照明型ビームで領域100をプリチャージする。あるいは、電子源18の電子銃からの一次ビームで画像形成領域96だけでなく領域100もプリチャージする。理論的には、領域98の負極性帯電を軽減するために、領域100をできるだけ広く走査するのが望ましい。しかし、走査対象の領域100を広くすると、電荷密度低下のために走査にそれだけ長時間がかかり、スループット(例えば欠陥検出装置10による画像形成領域96の画像の形成の速度)が低下する。
この発明によると、帯電粒子ビーム利用による欠陥検出装置10の最適化は、この装置の動作マトリクスを形成することと、電圧コントラスト品質およびスループットを最大化するパラメータを選択することとを含む。図8は画像の電圧コントラスト及び装置スループット(例えば画像形成速度)の最適化のために走査領域100および電子照射量を調節する手順の流れ図を例として示す。なお、電子照射量はスループットへの影響なしにビームを強めることによって増加させることができる。第1のステップ110において、欠陥検査装置10はパターン形成ずみ基板またはウェーハの小さい領域の画像を形成する。ステップ112において、オペレータは、プリチャージ領域100の大きさを画像形成領域96から電圧コントラスト画像の改善が無視できるようになるまで拡大することによって電圧コントラストを評価する。この段階において、プリチャージ領域100でのビーム照射密度は低すぎてプリチャージ領域100の電荷を実効的に消去することはできない。次に、オペレータはプリチャージ領域100の大きさを維持しながら電圧コントラスト画像改善がそれ以上認められなくなるまでビーム照射量を増加させる。プリチャージ領域が大きい場合は、オペレータはその領域全体の照射を確実にするため(細い走査線でなく)スポットサイズを大きく選ぶこともできる。プリチャージビームの照射量の増加はビーム電流の増加や走査時間(すなわちビームによる照射の時間)の増加によって達成する。この例ではビーム電流は一定にしてある。上述の二つのステップを電圧コントラストの改善がそれ以上得られなくなるまで反復し、プリチャージ領域面積最大値およびビーム照射量を記録する。その面積最大値およびビーム照射量が最適電圧コントラスト画像形成のための上限を示す。
次のステップ114において、オペレータは装置10のスループットを電圧コントラスト像の品質を犠牲にして最適化する。オペレータは上記プリチャージ領域面積最大値から始めて、照射量を最大値に維持しながら、電圧コントラスト画像の品質劣化が受容不可能になり始めるまでプリチャージ領域の面積を小さくする。このプリチャージ領域面積最小値をオペレータは記録する。次にオペレータはプリチャージ領域の大きさを上記面積最大値に戻し、電圧コントラスト画像の品質劣化が受容不可能になるまで照射量を最大値から低下させ、その照射量最小値を記録する。
プリチャージ領域面積およびビーム照射線量の各々の最大値および最小値をこのようにして把握すると、オペレータはステップ116において動作マトリクスを形成する。この動作マトリクスは、プリチャージ領域の走査または帯電の所要時間およびその結果得られる電圧コントラスト品質をプリチャージ領域およびビーム照射量の各々の最小値から最大値にわたって表示する。動作マトリクスの一例を表1に示す。所望の電圧コントラスト画像品質に基づき、オペレータはステップ118においてこのマトリクスから適切な設定値を選択する。いくつかの設定値で所望の電圧コントラスト画像品質を達成できる場合は、オペレータはスループット最大化のためにプリチャージ所要時間最小の設定値を選択するのが望ましい。例えば、表1に示した例では、特定の検査に高品質の電圧コントラスト画像を必要とする場合は、オペレータはビーム照射量2×10−10Cでプリチャージ領域面積250×250マイクロメートルを選択しなければならない。
Figure 2012104836
動作マトリクス形成においては、表面帯電に影響を及ぼす上記以外の多数の「影響力ある」パラメータを捜査対象領域96および100について考慮しなければならない。それらのパラメータとしては、ビームエネルギー、ビーム電流、スポットサイズ(例えばビームの焦点ずらしによる)、回路パターンに対する走査方向、および帯電制御モジュール(例えば、ウェーハチャックバイアス電圧、帯電制御板バイアス電圧およびエネルギーフィルタ電圧)などがある。多数のパラメータがあるのでそれらすべてを同時に調節することは不可能である。これらパラメータの調節を単純化する手順を次に述べる。まず、オペレータはMRFの形成を回避または遅延させるに十分な遠点であって(コントラスト劣化状態で検出できるように)しかも互いに異なる下位接続相互間のコントラスト評価を困難にするほどには遠くない遠点にズームして走査領域100なしの画像を形成する。オペレータは、上述のパラメータを一つずつ変えてコントラストを調べ、互いに異なる回路相互間の良好なコントラストをもたらす値を選択する。さらに、オペレータはこのプロセスを上記パラメータの各々について繰り返す。このようにして得られたひと組の値を基線とする。また、オペレータは電圧コントラストへの影響の大きさでそれらパラメータをランク付けする。
次に、オペレータは、表1に示したような動作マトリクス手順を「影響力ある」パラメータ(例えばビームエネルギー、ビーム電流など)微調節手順に一体化して電圧コントラスト品質を最適化する。オペレータは上記基線パラメータから始めて動作マトリクスを形成する。このマトリクスの数値のいずれも電圧マトリクス品質を満足なレベルまで上げ得ない場合は、オペレータは最良の結果をもたらすマトリクスパラメータ数値を選択する。次にオペレータは「影響力ある」パラメータのリストの中で最も影響力あるものと特定ずみのパラメータで微調節を行う。このパラメータを最良の結果をもたらす値に設定したあと、オペレータは上記リストの中の2番目に影響力あるパラメータについて上記手順を繰り返す必要があろう。オペレータは上記手順をいくつかのパラメータについて繰り返して最も満足できるパラメータ値に到達する。
図9はパターン形成ずみ基板またはウェーハの欠陥の検出のために検査装置10に用いられるプロセスの流れ図である。上述のとおり、第1のステップ120は装置10の出力画像品質およびスループットを最適化するステップである。ステップ120において、検査装置10はパターン形成ずみの基板のプリチャージ領域100を電子ビーム源18からの投光照明型ビームまたは一次ビームで走査する。検査装置10がプリチャージ領域100を走査するときは、カラム12の中のひと組のX−Y走査器およびビーム偏向器(図示してない)が大面積のプリチャージ領域100を網羅するように大振幅で動作する。ステップ124において検査装置10はパターン形成ずみの基板の画像形成領域96を一次ビームで走査して領域96の画像を形成する。上述のとおり、この一次ビームはウェーハ22への損傷を防止するために通常は500eV乃至1.5keVの低電圧で発生する。上記X−Y走査器は一次ビームによる領域96の走査のときは小振幅で動作し、パターン形成ずみの基板の高精度画像を形成するようにする。好ましい実施例では、投光照明型ビームのビーム電流を一次ビームの少なくとも4倍にして、領域96の少なくとも2倍のプリチャージ領域を走査する。ステップ126において、パターン形成ずみの基板の欠陥を検出するように形成ずみの画像を基準画像と比較する。ここで比較対照となる基準画像は、検査対象であるそのパターン形成ずみ基板の他の部分の画像でも、別個のパターン形成ずみ基板の画像でも、データベース蓄積画像でも差し支えない。ステップ128において、欠陥検査装置10は最後の画像を形成したか否かを問い合わせる。装置10が最後の画像をまだ捕捉していない場合は、ステップ130において装置10は次のFOVに移り、ステップ122乃至128を検査プロセス全体の完了まで繰り返す。装置10はステージ14の駆動または大口径FOVレンズの画像走査シフトによって次のFOVに動く。
常に画像捕捉の前に上記周囲領域をプリチャージするのが望ましいが、デバイスまたはウェーハ上の新たな位置で最初の画像を捕捉するときは上記領域をプリチャージする必要はないであろう。すなわち、デバイスまたはウェーハ上のその新たな位置およびその周囲の領域における全体の電位分布は著しく変化していないからである。その新たな位置における最初の画像の捕捉前に周囲領域のプリチャージを行うか否かの判定は最適化プロセスの要素に入れる。
電圧コントラスト画像の統計的雑音を軽減するために、同じ領域の多数回走査を行ってそれら走査から得られた画像を平均化することが必要になることがある。しかし、各フレーム走査が被走査領域の表面電位を変化させ、上記周囲領域に未捕捉二次電子を累積させ、画像形成領域96の電位をとくに高効率検査モードで急速に変動させるMRFを形成する。画像形成領域96の表面電位およびMRFが変動すると、画像フレームデータの平均化では不十分になり結果的にプリチャージ領域100の効果を無にしてしまう。
上記表面電位の継続変動の問題に対する解決方法は、画像形成領域96からの逐次的画像形成の間に領域100をプリチャージすることである。一つの実施例を図9および図10に示す。欠陥検査装置10は、プリチャージ領域100および画像形成領域96をそれぞれ走査するステップ122および124を多重化して、画像形成領域96の多数の画像を発生するように機能できる。図10は制御波形図であり、欠陥検査装置10が幅広の大電流投光照明型ビームと高精細度一次ビームとを多重化して画像形成領域96の複数画素を生ずる様子を示している(横軸に時間をとって示す)。投光照明型ビームが活性化されると一次ビームは一時的にオフになり、その投光照明型ビームをパターン形成ずみ基板に向けて偏向させる。投光照明型ビームと画像形成用一次ビームとのいずれが活性化されているかによって(図示してない)、X−Y走査器は大振幅または小振幅に切り替わる。なお、ステップ122を各ステップ124の前に挿入する必要はなく、次の複数画像形成フレームに進む前の複数画像形成(ステップ124)の前に挿入することもできる。ここで捕捉された複数の互いに連続した画像の平均出力をパターン形成ずみの基板の欠陥の検出のために基準と比較することができる。代わりに、上記複数の画像の平均を単純算術でとることもできる。平均化処理ずみの画像はコントラスト改善を伴う高度に均一の画像になる。すなわち、パターン形成ずみの基板に対するMRFほかの非対称帯電を消去または軽減するように装置10が最適化されているからである。
いくつかの特定の実施例を参照してこの発明を説明してきたが、この説明は例示のためのものであって限定を意図するものではない。例えば、この発明を電圧コントラスト画像について説明したが、慣用のSEMほかの帯電粒子利用の顕微鏡で形成した画像の品質改善にもこの発明は適用できる。また、プリチャージ用の走査投光照明型ビームを用いる必要はない。プリチャージ走査のために幅広の非走査ビーム発生用のフラッドガンを用いることもできる。特許請求の範囲の請求項に記載したこの発明の真意および範囲を逸脱することなく多様な変形が当業者には想到されよう。この明細書に説明した方法はより均一な画像の形成を可能にし、欠陥検出を容易にする。
	10	欠陥検出装置
	12	電子光学(電子ビーム)カラム
	14	X−Yステージ
	16	真空チェンバ
	18	電子ビーム源
	20	イオンポンプ
	22	ウェーハ
	24	ウェーハチャック
	26	電子ビーム集束レンズ
	28,32,46	バイアス電圧源
	30	帯電制御板
	34	大視野(FOV)電子ビーム対物レンズ
	36	エレクトロンフラッドガン
	38	投光照明型ビーム偏光電極
	40	Wienフィルタ
	42	電子検出器
	44	平板状フィルタ電極
	48	ターボポンプ
	50	プラットフォーム
	52	ウェーハロードロックサブシステム
	54	ウェーハカセット
	56	画像処理サブシステム
	58	欠陥検出システム
	60	制御コンピュータ
	62	表示装置

Claims (47)

  1. パターン形成ずみの基板の欠陥を検出する方法であって、
    帯電粒子ビームを前記基板に向ける過程と、
    前記ビームで前記基板を走査する過程と、
    形成画面の均一性およびコントラスト並びに画像捕捉速度を改善するように前記ビームのパラメータを最適化する過程と、
    前記基板の第1の領域の少なくとも部分的画像を前記基板から帯電粒子経由で捕捉する過程であって、前記第1の領域を取り囲む第2の領域を帯電させることと前記第1の領域を画像化することとを含む過程と、
    前記捕捉した画像を前記パターン形成ずみ基板の欠陥を検出するように基準と比較する過程と
    を含む方法。
  2. 前記最適化する過程が、走査領域の大きさ、ビーム照射量、ビーム電流、ビームエネルギー、ビームスポットサイズ、ウェーハチャックバイアス電圧、帯電制御板バイアス電圧、エネルギーフィルタ電圧および回路パターンに対する走査方向の少なくとも一つを最適化することを含み、これらパラメータの前記第1の領域および前記第2の領域について最適化した値を互いに等しくする必要のない請求項1記載の方法。
  3. 前記最適化する過程が、前記画像の電圧コントラストを、前記画像の背景が画像全体にわたって同程度のコントラストを呈するように改善する請求項1記載の方法。
  4. 前記最適化する過程が、前記画像の電圧コントラストを、前記基板の上の回路が同一の下位接続付きの他の回路と同程度のコントラストを呈するように改善する請求項1記載の方法。
  5. 前記最適化する過程が、前記画像の電圧コントラストを、前記基板上の回路が前記第1の領域内の如何なる位置にあっても同一の電圧コントラスト首尾一貫性を呈するように改善する請求項1記載の方法。
  6. 前記最適化する過程が、前記画像の電圧コントラストを、前記画像の最も明るい領域と最も暗い領域との間により大きい変動があるように改善する請求項1記載の方法。
  7. 前記最適化する過程が、
    画像捕捉速度を最適化する第2の領域の大きさの低値およびビーム照射量の低値から最良の電圧コントラスト画像を生成する第2の領域の大きさの高値およびビーム照射量の高値に至る範囲の第2の領域の大きさおよびビーム照射量を含む動作マトリクスであって、電圧コントラスト品質並びに各第2の領域の大きさおよびビーム照射量における帯電動作の所要時間を指示する動作マトリクスを形成することと、
    所望の電圧コントラスト品質に基づき前記動作マトリクスから特定の第2の領域の大きさおよびビーム照射量を選択すること
    とを含む請求項6記載の方法。
  8. 前記最適化する過程が、走査領域の大きさ、ビーム照射量、ビーム電流、ビームエネルギー、ビームスポットサイズ、ウェーハチャックバイアス電圧、帯電制御板バイアス電圧、エネルギーフィルタ電圧および回路パターンに対する走査方向の少なくとも一つで構成される動作マトリクスであって、電圧コントラスト品質および各設定における帯電動作の所要時間を指示する動作マトリクスを形成することと、
    所望の電圧コントラスト品質に基づき前記動作マトリクスから特定の設定を選択すること
    とを含む請求項6記載の方法。
  9. 前記基準が、データベースに蓄積した画像、別のパターン形成ずみ基板からの画像および同一のパターン形成ずみ基板の他部分からの画像のいずれか一つである請求項1記載の方法。
  10. 前記ビームが電子ビーム源から供給される請求項1記載の方法。
  11. 前記第1の領域の画像形成のための集束ビームを一次電子銃から放射する過程と、前記第2の領域を帯電させるための投光照明型ビームをフラッドガンから放射する過程とをさらに含む請求項10記載の方法。
  12. 前記投光照明型ビームがオンのとき大振幅で走査を行う過程と、前記集束ビームがオンのとき小振幅で走査を行う過程とをさらに含む請求項11記載の方法。
  13. 前記第2の領域を帯電させることと、前記第1の領域の複数の画像を捕捉するように前記第1の領域を画像化することとを交互に行う過程と、
    前記複数の画像を平均化する過程と
    をさらに含む請求項1記載の方法。
  14. 前記複数の画像を平均化する過程が前記複数の画像を連続平均化した平均値を生成することを含む請求項13記載の方法。
  15. 前記複数の画像を平均化する過程が単純算術平均化を含む請求項13記載の方法。
  16. パターン形成ずみの基板に帯電粒子ビームを向ける過程と、 前記ビームで前記基板を走査する過程と、
    画像捕捉速度、捕捉画像の均一性および電圧コントラストを改善するように前記ビームのパラメータを最適化する過程であって、動作マトリクスを形成することを含む最適化する過程と、
    前記基板の第1の領域をフラッドガンからの投光照明型ビームで帯電させる過程と、
    前記基板の第1の領域に取り囲まれた第2の領域の電圧コントラスト画像を捕捉するように一次電子銃からの集束ビームで前記基板の前記第2の領域を精査する過程と、
    捕捉された電圧コントラスト画像を前記パターンずみの基板の欠陥を検出するように基準と比較する過程と
    を含み、前記最適化する過程が、前記画像の背景が画像全体を通じて同程度のコントラストを呈し、前記基板上の回路が同一の下位接続付きのそれ以外の回路と同程度のコントラストを呈し、前記画像の最も明るい領域と最も暗い領域との間により大きい差を生ずるように前記捕捉された画像の電圧コントラストを改善する方法。
  17. 前記動作マトリクスを形成する過程が、
    投光照明型ビームについて最良の電圧コントラスト画像を生ずる第1の領域の大きさの高値およびビーム照射量の高値を算定することと、
    前記投光照明型ビームについて画像捕捉速度を最適化する前記第2の領域の低値以上の前記第1の領域の大きさの低値およびビーム照射量の低値を算定することと、
    電圧コントラスト品質と、前記第1の領域の前記低値から前記高値に至る範囲および前記ビーム照射量の前記低値から前記高値に至る範囲で前記第1の領域の帯電動作を行うのに必要な所要時間とを算定する過程と
    を含む請求項16記載の方法。
  18. 前記第1の領域の大きさの高値および電子ビーム照射量の高値を算定する過程が、
    前記電圧コントラスト画像に改善が検出不可能になるまで前記ビーム照射量一定維持の下に前記第1の領域の大きさを前記第2の領域の大きさから増加させる過程と、
    前記電圧コントラスト画像に改善が検出不可能になるまで前記第1の領域の大きさ一定維持の下に前記ビーム照射量を増加させる過程と、
    前記電圧コントラスト画像に改善が検出不可能になるまで前記増加させる過程を繰り返す過程と
    を含む請求項17記載の方法。
  19. 前記ビーム照射量を増加させる過程が前記投光照明型ビームのビーム電流を増加させることを含む請求項18記載の方法。
  20. 前記ビーム照射量を増加させる過程が前記投光照明型ビームのオン状態の時間を長くすることを含む請求項18記載の方法。
  21. 前記第1の領域の大きさの前記低値および前記ビーム照射量の前記低値を算定する過程が、
    前記電圧コントラスト画像の品質が受容不可能になるまで前記ビーム照射量の前記高値一定維持の下に前記第1の領域の大きさを前記高値から減少させる過程と、
    前記電圧コントラスト画像の品質が受容不可能になるまで前記第1の領域の大きさの前記高値一定維持の下に前記ビーム照射量を前記高値から減少させる過程と
    を含む請求項17記載の方法。
  22. 前記ビーム照射量を減少させる過程が前記投光照明型ビームのビーム電流を減少させることを含む請求項21記載の方法。
  23. 前記ビーム照射量を減少させる過程が前記投光照明型ビームのオン状態の時間を短くすることを含む請求項21記載の方法。
  24. 前記パラメータを最適化する過程が、前記所望の電圧コントラスト画像で前記帯電動作を行うための最短所要時間に対応する前記第1の領域の大きさおよび前記ビーム照射量を前記動作マトリクスから選択する過程を含む請求項17記載の方法。
  25. 前記第1の領域が前記第2の領域の少なくとも2倍である請求項16記載の方法。
  26. 前記投光照明型ビームが前記集束ビームのビーム電流の少なくとも4倍の大きさの電流を有する請求項16記載の方法。
  27. 前記帯電粒子ビームを電子ビーム源から発生する請求項16記載の方法。
  28. 前記第1の領域を帯電させるとき大振幅で走査するとともに、前記第2の領域を精査するとき小振幅で走査する過程をさらに含む請求項16記載の方法。
  29. 前記第1の領域を帯電させることと前記第2の領域の複数の画像を捕捉するようにその第2の領域を精査することとを交互に行う過程
    をさらに含む請求項16記載の方法。
  30. パターン形成ずみの基板の欠陥を検出する方法であって、電圧コントラスト画像および画像取得速度を最適化することが
    最良の電圧コントラスト画像を生ずる第1の領域の大きさの高値および帯電粒子ビームのビーム照射量の高値を算定する過程と、
    前記画像捕捉速度を最適化する第2の領域の大きさ低値以上の第1の領域の大きさ低値およびビーム線量低値を算定する過程と、
    前記第1の領域の大きさ低値から前記第1の大きさ高値に至る範囲の前記第1の領域の大きさおよび前記ビーム照射量低値から前記ビーム照射量高値に至る範囲の前記ビーム照射量を含む動作マトリクスであって、電圧コントラスト品質と前記各第1の領域の大きさおよびビーム照射量における帯電動作所要時間とを指示する動作マトリクスを形成する過程と、
    所望の電圧コントラスト品質に基づき特定の第1の領域の大きさおよびビーム照射量を前記動作マトリクスから選択する過程であって、それら特定の第1の領域の大きさおよびビーム照射量によって均一な電圧コントラスト画像を生ずるように選択する過程と
    を含む方法。
  31. 前記第1の領域の大きさ高値および前記ビーム照射量高値を算定する過程が
    前記電圧コントラスト画像の改善が受容不可能になるまで前記ビーム照射量一定維持の下に前記第1の領域の大きさを前記第2の領域から増加させることと、 前記電圧コントラスト画像の改善が受容不可能になるまで前記第1の領域の大きさ一定維持の下に前記ビーム照射量を増加させることと、
    前記電圧コントラスト画像の改善が受容不可能になるまで前記増加させる過程を繰り返すことと
    を含む請求項30記載の方法。
  32. 前記ビーム照射量を増加させる過程が前記投光照明型ビームのビーム電流を増加させることを含む請求項31記載の方法。
  33. 前記ビーム照射量を増加させる過程が前記投光照明型ビームのオン状態の時間を長くすることを含む請求項31記載の方法。
  34. 前記第1の領域の大きさの前記低値および前記ビーム照射量の前記低値を算定する過程が、
    前記電圧コントラスト画像の品質が受容不可能になるまで前記ビーム照射量の前記高値一定維持の下に前記第1の領域の大きさを前記高値から減少させる過程と、
    前記電圧コントラスト画像の品質が受容不可能になるまで前記第1の領域の大きさの前記高値一定維持の下に前記ビーム照射量を前記高値から減少させる過程と
    を含む請求項30記載の方法。
  35. 前記ビーム照射量を減少させる過程が前記投光照明型ビームのビーム電流を減少させることを含む請求項34記載の方法。
  36. 前記ビーム照射量を減少させる過程が前記投光照明型ビームのオン状態の時間を短くすることを含む請求項34記載の方法。
  37. 前記第1の領域の大きさおよびビーム照射量を選択する過程が、前記所望の電圧コントラスト品質で前記帯電動作を行うのに必要な時間に対応する前記第1の領域の大きさおよびビーム照射量を選択することを含む請求項30記載の方法。
  38. パターン形成ずみの基板の欠陥を検出する装置において、
    走査器を含む帯電粒子ビームカラム、すなわち前記基板の第1の領域を帯電させるとともに前記基板の前記第1の領域の大きさ以下の大きさの第2の領域をその第2の領域の画像を捕捉するように走査する帯電粒子ビームを放射する帯電粒子ビームカラムであって、前記走査器が前記帯電粒子ビームにより前記第1の領域を帯電させているときは大振幅で動作し前記帯電粒子ビームにより前記第2の領域を走査しているときは小振幅で動作する帯電粒子ビームカラムと、
    前記カラムの内部に配置され、前記第2の領域の画像を捕捉するように前記基板からの二次電子信号を偏向させる偏向器と、
    前記パターン形成ずみ基板の欠陥を検出するように前記捕捉された画像を基準と比較する少なくとも一つのプロセッサと
    を含み、前記帯電粒子ビームが前記第2の領域の走査前に前記第1の領域を帯電させて全体にわたり一様なコントラストの画像を生ずる装置。
  39. 前記カラムが電子ビーム源を含む請求項38記載の装置。
  40. 前記カラムが、前記第1の領域を帯電させる投光照明型ビームを放射するフラッドガンと、前記第2の領域を画像化する低電圧集束ビームを放射する一次電子銃とを含む請求項39記載の装置。
  41. 前記カラムが大視野対物レンズを含む請求項39記載の装置。
  42. 前記カラムがグローバル電荷制御モジュールおよびローカル電荷制御モジュールを含む請求項39記載の装置。
  43. パターン形成ずみの基板の欠陥を検出する装置において、
    走査器を含む帯電粒子ビームカラム、すなわち前記基板の第1の領域を帯電させる投光照明型ビームを放射するフラッドガンと、前記基板の前記第1の領域の大きさ以下の大きさの第2の領域をその領域の画像を捕捉するように走査する集束ビームを放射する一次電子銃とを含む帯電粒子ビームカラムであって、前記走査器が前記帯電粒子ビームにより前記第1の領域を帯電させているときは大振幅で動作し前記集束ビームにより前記第2の領域を走査しているときは小振幅で動作する帯電粒子カラムと、
    前記カラムの内部に配置され、前記第2の領域の画像を捕捉するように前記基板からの二次電子信号を偏向させる偏向器と、
    前記検出器に接続され前記パターン形成ずみ基板の欠陥を検出するように前記捕捉された画像を基準と比較する少なくとも一つのプロセッサと
    を含み、前記集束ビームによる前記第2の領域の画像化の前に前記投光照明型ビームが前記第1の領域を帯電させて全体にわたり同程度のコントラストの背景を有する均一電圧コントラスト画像を生じ、前記基板上の回路が同一下位接続付きのそれ以外の回路と同程度のコントラストを呈し、前記画像の最も明るい領域と最も暗い領域との間に大きい差を生ずる装置。
  44. 前記フラッドガンおよび一次電子銃が電子源である請求項43記載の装置。
  45. 前記カラムが大視野対物レンズを含む請求項43記載の装置。
  46. 前記カラムがグローバル電荷制御モジュールおよびローカル電荷制御モジュールを含む請求項43記載の装置。
  47. 前記カラムがエネルギーフィルタを含む請求項43記載の装置。
JP2011259077A 1999-01-08 2011-11-28 低電圧粒子ビームを用いた半導体検査用の電圧コントラスト方法及び装置 Expired - Lifetime JP5539294B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/227,395 US6344750B1 (en) 1999-01-08 1999-01-08 Voltage contrast method for semiconductor inspection using low voltage particle beam
US09/227395 1999-01-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000001987A Division JP2000208085A (ja) 1999-01-08 2000-01-07 低電圧粒子ビ―ムを用いた半導体検査用の電圧コントラスト方法及び装置

Publications (2)

Publication Number Publication Date
JP2012104836A true JP2012104836A (ja) 2012-05-31
JP5539294B2 JP5539294B2 (ja) 2014-07-02

Family

ID=22852939

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000001987A Pending JP2000208085A (ja) 1999-01-08 2000-01-07 低電圧粒子ビ―ムを用いた半導体検査用の電圧コントラスト方法及び装置
JP2011259077A Expired - Lifetime JP5539294B2 (ja) 1999-01-08 2011-11-28 低電圧粒子ビームを用いた半導体検査用の電圧コントラスト方法及び装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000001987A Pending JP2000208085A (ja) 1999-01-08 2000-01-07 低電圧粒子ビ―ムを用いた半導体検査用の電圧コントラスト方法及び装置

Country Status (6)

Country Link
US (2) US6344750B1 (ja)
JP (2) JP2000208085A (ja)
KR (1) KR100653499B1 (ja)
DE (1) DE10000365B4 (ja)
FR (1) FR2791776B1 (ja)
TW (1) TW461964B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116865A (ja) * 2017-01-19 2018-07-26 株式会社日立ハイテクサイエンス 荷電粒子ビーム装置
WO2020123886A1 (en) * 2018-12-14 2020-06-18 Kla Corporation Joint electron-optical columns for flood-charging and image-forming in voltage contrast wafer inspections

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189801B2 (ja) * 1998-08-28 2001-07-16 日本電気株式会社 半導体評価装置,これに用いる磁界検出器及びこの製造方法並びに半導体評価用プログラムを記憶した記憶媒体
US6897440B1 (en) 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
US6344750B1 (en) * 1999-01-08 2002-02-05 Schlumberger Technologies, Inc. Voltage contrast method for semiconductor inspection using low voltage particle beam
JP4066078B2 (ja) * 1999-05-27 2008-03-26 株式会社ニコン 写像型電子顕微鏡
US6545491B2 (en) * 1999-08-27 2003-04-08 Samsung Electronics Co., Ltd. Apparatus for detecting defects in semiconductor devices and methods of using the same
US6586736B1 (en) 1999-09-10 2003-07-01 Kla-Tencor, Corporation Scanning electron beam microscope having an electrode for controlling charge build up during scanning of a sample
JP3737656B2 (ja) * 1999-09-27 2006-01-18 株式会社東芝 荷電ビーム露光方法
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
US6566885B1 (en) 1999-12-14 2003-05-20 Kla-Tencor Multiple directional scans of test structures on semiconductor integrated circuits
US6636064B1 (en) 1999-12-14 2003-10-21 Kla-Tencor Dual probe test structures for semiconductor integrated circuits
US7179661B1 (en) 1999-12-14 2007-02-20 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6633174B1 (en) 1999-12-14 2003-10-14 Kla-Tencor Stepper type test structures and methods for inspection of semiconductor integrated circuits
US6524873B1 (en) 1999-12-14 2003-02-25 Kla-Tencor Continuous movement scans of test structures on semiconductor integrated circuits
US6445199B1 (en) 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6528818B1 (en) 1999-12-14 2003-03-04 Kla-Tencor Test structures and methods for inspection of semiconductor integrated circuits
JP2001189263A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 合わせずれ検査方法及び荷電ビーム露光方法
US6664546B1 (en) 2000-02-10 2003-12-16 Kla-Tencor In-situ probe for optimizing electron beam inspection and metrology based on surface potential
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US7235800B1 (en) * 2000-05-31 2007-06-26 Advanced Micro Devices, Inc. Electrical probing of SOI circuits
JP4034500B2 (ja) * 2000-06-19 2008-01-16 株式会社日立製作所 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
WO2002001597A1 (fr) * 2000-06-27 2002-01-03 Ebara Corporation Appareil d'inspection a faisceau de particules chargees et procede de fabrication d'un dispositif utilisant cet appareil d'inspection
EP1296352A4 (en) 2000-06-27 2007-04-18 Ebara Corp INVESTIGATION DEVICE FOR LOADED PARTICLE RAYS AND METHOD FOR PRODUCING A COMPONENT ELEVATED WITH THIS INSPECTION DEVICE
WO2002013227A1 (fr) * 2000-07-27 2002-02-14 Ebara Corporation Appareil d'analyse a faisceau plan
US7067335B2 (en) * 2000-08-25 2006-06-27 Kla-Tencor Technologies Corporation Apparatus and methods for semiconductor IC failure detection
US6995393B2 (en) * 2000-08-25 2006-02-07 Kla-Tencor Technologies Corporation Apparatus and methods for semiconductor IC failure detection
DE10052198A1 (de) * 2000-10-20 2002-05-02 Akt Electron Beam Technology G Verfahren und Vorrichtung zum Testen von mikroelektronischen Komponenten
EP1271605A4 (en) * 2000-11-02 2009-09-02 Ebara Corp ELECTRON BEAM APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE COMPRISING SAID APPARATUS
JP3732738B2 (ja) * 2000-12-08 2006-01-11 ファブソリューション株式会社 半導体デバイス検査装置
US20020085761A1 (en) * 2000-12-30 2002-07-04 Gary Cao Enhanced uniqueness for pattern recognition
DE10103061B4 (de) * 2001-01-24 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
US6589860B1 (en) * 2001-03-16 2003-07-08 Advanced Micro Devices, Inc. System and method for calibrating electron beam defect inspection tool
US6627884B2 (en) 2001-03-19 2003-09-30 Kla-Tencor Technologies Corporation Simultaneous flooding and inspection for charge control in an electron beam inspection machine
JP3698075B2 (ja) 2001-06-20 2005-09-21 株式会社日立製作所 半導体基板の検査方法およびその装置
US6642726B2 (en) * 2001-06-29 2003-11-04 Kla-Tencor Corporation Apparatus and methods for reliable and efficient detection of voltage contrast defects
US6855568B2 (en) 2001-06-29 2005-02-15 Kla-Tencor Corporation Apparatus and methods for monitoring self-aligned contact arrays using voltage contrast inspection
US6784425B1 (en) * 2001-06-29 2004-08-31 Kla-Tencor Technologies Corporation Energy filter multiplexing
US6732002B1 (en) 2001-08-23 2004-05-04 Kla-Tencor Corporation Apparatus and methods for predicting multiple product chip yields through critical area matching
US7280945B1 (en) 2001-10-17 2007-10-09 Kla-Tencor Technologies Corporation Apparatus and methods for detection of systematic defects
JP3859480B2 (ja) * 2001-10-17 2006-12-20 株式会社ルネサステクノロジ 検査方法
US6861666B1 (en) 2001-10-17 2005-03-01 Kla-Tencor Technologies Corporation Apparatus and methods for determining and localization of failures in test structures using voltage contrast
US6918101B1 (en) 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6948141B1 (en) 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
KR100435833B1 (ko) * 2001-11-29 2004-06-10 (주)가이아진 바이오칩 이미지 분석 시스템 및 그 방법
US6573736B1 (en) * 2002-01-09 2003-06-03 Taiwan Semiconductor Manufacturing Company Primary ion or electron current adjustment to enhance voltage contrast effect
JP3913555B2 (ja) * 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
JP2003332396A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体装置の検査方法
US7129694B2 (en) 2002-05-23 2006-10-31 Applied Materials, Inc. Large substrate test system
US6774648B1 (en) 2002-05-23 2004-08-10 Kla-Tencor Technologies Corporation Apparatus and methods for optically detecting defects in voltage contrast test structures
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
US7038441B2 (en) * 2002-10-02 2006-05-02 Suss Microtec Testsystems Gmbh Test apparatus with loading device
US6903338B2 (en) * 2003-01-30 2005-06-07 Kla-Tencor Technologies Corporation Method and apparatus for reducing substrate edge effects in electron lenses
US7469057B2 (en) * 2003-02-26 2008-12-23 Taiwan Semiconductor Manufacturing Corp System and method for inspecting errors on a wafer
US6872942B1 (en) * 2003-04-01 2005-03-29 Kla-Tencor Technologies Corporation High-speed inspection of flat substrates with underlying visible topology
JP4154282B2 (ja) * 2003-05-14 2008-09-24 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
US7132301B1 (en) * 2003-06-19 2006-11-07 Kla-Tencor Technologies Corporation Method and apparatus for reviewing voltage contrast defects in semiconductor wafers
US6931337B2 (en) * 2003-06-24 2005-08-16 International Business Machines Corporation Lithography tool image quality evaluating and correcting
US7910885B2 (en) * 2003-07-11 2011-03-22 Applied Materials Israel, Ltd. System and method for determining a cross sectional feature of a structural element using a reference structural element
EP1501115B1 (en) * 2003-07-14 2009-07-01 FEI Company Dual beam system
JP4631704B2 (ja) * 2003-08-29 2011-02-16 アイシン精機株式会社 半導体デバイスの電界分布測定方法と装置
US6828571B1 (en) * 2003-09-17 2004-12-07 Kla-Tencor Technologies Corporation Apparatus and methods of controlling surface charge and focus
WO2005031789A2 (en) * 2003-09-23 2005-04-07 Zyvex Corporation Method, system and device for microscopic examination employing fib-prepared sample grasping element
US6952106B1 (en) * 2003-10-08 2005-10-04 National Semiconductor Corporation E-beam voltage potential circuit performance library
US7041976B1 (en) * 2003-11-03 2006-05-09 Kla-Tencor Technologies Corporation Automated focusing of electron image
JP4248382B2 (ja) 2003-12-04 2009-04-02 株式会社日立ハイテクノロジーズ 荷電粒子ビームによる検査方法および検査装置
US6980011B1 (en) * 2004-01-13 2005-12-27 Altera Corporation Method and apparatus for detecting electrical failures on a die through maximizing passive voltage contrast on its surface
US20060038554A1 (en) * 2004-02-12 2006-02-23 Applied Materials, Inc. Electron beam test system stage
US6833717B1 (en) * 2004-02-12 2004-12-21 Applied Materials, Inc. Electron beam test system with integrated substrate transfer module
US7355418B2 (en) * 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
US7319335B2 (en) * 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US7285778B2 (en) * 2004-02-23 2007-10-23 Zyvex Corporation Probe current imaging
JP4537730B2 (ja) * 2004-02-25 2010-09-08 エスアイアイ・ナノテクノロジー株式会社 半導体検査方法及びそのシステム
US7326293B2 (en) * 2004-03-26 2008-02-05 Zyvex Labs, Llc Patterned atomic layer epitaxy
ATE512455T1 (de) 2004-04-15 2011-06-15 Zeiss Carl Sms Gmbh Vorrichtung und methode zur untersuchung oder modifizierung einer oberfläche mittels ladungsträgerstrahls
US7232997B2 (en) * 2004-04-15 2007-06-19 Nawotec Gmbh Apparatus and method for investigating or modifying a surface with a beam of charged particles
KR100607410B1 (ko) * 2004-07-15 2006-08-02 삼성전자주식회사 기판 정렬 방법 및 장치, 이를 이용한 기판의 결함 검사방법 및 장치
US7075323B2 (en) * 2004-07-29 2006-07-11 Applied Materials, Inc. Large substrate test system
US7315022B1 (en) * 2004-08-02 2008-01-01 Kla-Tencor Technologies Corporation High-speed electron beam inspection
US7256606B2 (en) * 2004-08-03 2007-08-14 Applied Materials, Inc. Method for testing pixels for LCD TFT displays
US7067807B2 (en) * 2004-09-08 2006-06-27 Applied Materials, Israel, Ltd. Charged particle beam column and method of its operation
US7038474B2 (en) * 2004-09-24 2006-05-02 International Business Machines Corporation Laser-induced critical parameter analysis of CMOS devices
KR100567625B1 (ko) 2004-10-19 2006-04-04 삼성전자주식회사 결함 검사 방법 및 이를 수행하기 위한 장치
JP4842533B2 (ja) * 2004-10-27 2011-12-21 株式会社日立ハイテクノロジーズ 不良検査装置
JP4895569B2 (ja) 2005-01-26 2012-03-14 株式会社日立ハイテクノロジーズ 帯電制御装置及び帯電制御装置を備えた計測装置
US7235768B1 (en) * 2005-02-28 2007-06-26 United States Of America As Represented By The Secretary Of The Air Force Solid state vision enhancement device
US7253410B1 (en) 2005-03-16 2007-08-07 Kla-Tencor Technologies Corporation Charge-control pre-scanning for e-beam imaging
US7388218B2 (en) * 2005-04-04 2008-06-17 Fei Company Subsurface imaging using an electron beam
US7535238B2 (en) * 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
US20060273815A1 (en) * 2005-06-06 2006-12-07 Applied Materials, Inc. Substrate support with integrated prober drive
KR100846783B1 (ko) * 2005-11-30 2008-07-16 삼성전자주식회사 불량기판 검출장치 및 방법
US7560939B1 (en) 2006-02-17 2009-07-14 Kla-Tencor Technologies Corporation Electrical defect detection using pre-charge and sense scanning with prescribed delays
KR101028222B1 (ko) * 2006-03-14 2011-04-11 어플라이드 머티어리얼스, 인코포레이티드 다중 열 e-빔 테스트 시스템에서 혼선을 감소시키는 방법
JP4812484B2 (ja) * 2006-03-24 2011-11-09 株式会社日立ハイテクノロジーズ ボルテージコントラストを伴った欠陥をレビューする方法およびその装置
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
JP4908934B2 (ja) * 2006-06-08 2012-04-04 株式会社日立ハイテクノロジーズ 半導体ウェーハ検査装置および半導体ウェーハ検査方法
JP4789260B2 (ja) * 2006-08-23 2011-10-12 エスアイアイ・ナノテクノロジー株式会社 荷電粒子ビーム装置及びアパーチャの軸調整方法
US7488938B1 (en) * 2006-08-23 2009-02-10 Kla-Tencor Technologies Corporation Charge-control method and apparatus for electron beam imaging
US20080099675A1 (en) * 2006-10-31 2008-05-01 Hitachi High-Technologies Corporation Inspection apparatus and an inspection method
US7525325B1 (en) * 2006-12-18 2009-04-28 Sandia Corporation System and method for floating-substrate passive voltage contrast
JP4876001B2 (ja) * 2007-03-06 2012-02-15 エルピーダメモリ株式会社 半導体デバイス評価方法及び半導体デバイス評価装置
US7917244B2 (en) * 2007-03-14 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for reducing critical dimension side-to-side tilting error
JP5103050B2 (ja) * 2007-04-06 2012-12-19 株式会社日立ハイテクノロジーズ 電子線応用装置
US7835564B2 (en) * 2007-04-30 2010-11-16 International Business Machines Corporation Non-destructive, below-surface defect rendering using image intensity analysis
US7453273B1 (en) * 2007-05-16 2008-11-18 Xilinx, Inc. Method and apparatus for analyzing current in an integrated circuit under test
JP4606443B2 (ja) * 2007-08-10 2011-01-05 株式会社日立製作所 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
JP2009099540A (ja) * 2007-09-27 2009-05-07 Hitachi High-Technologies Corp 試料の検査,測定方法、及び走査電子顕微鏡
US7994476B2 (en) * 2007-11-05 2011-08-09 Applied Materials Israel, Ltd. Apparatus and method for enhancing voltage contrast of a wafer
US8525123B2 (en) * 2008-01-14 2013-09-03 International Business Machines Corporation Charging-free electron beam cure of dielectric material
JP4728361B2 (ja) * 2008-03-06 2011-07-20 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
US7858955B2 (en) * 2008-06-25 2010-12-28 Axcelis Technologies, Inc. System and method of controlling broad beam uniformity
CN101929965B (zh) * 2008-09-04 2012-09-05 汉民微测科技股份有限公司 带电粒子检测装置及检测方法
US8884224B2 (en) * 2009-04-08 2014-11-11 Hermes Microvision, Inc. Charged particle beam imaging assembly and imaging method thereof
JP5702552B2 (ja) * 2009-05-28 2015-04-15 エフ イー アイ カンパニFei Company デュアルビームシステムの制御方法
JP2011154918A (ja) * 2010-01-28 2011-08-11 Hitachi High-Technologies Corp 荷電粒子線装置
JP5188529B2 (ja) * 2010-03-30 2013-04-24 株式会社日立ハイテクノロジーズ 電子ビーム照射方法、及び走査電子顕微鏡
US8791414B2 (en) * 2010-04-21 2014-07-29 Hermes Microvision, Inc. Dynamic focus adjustment with optical height detection apparatus in electron beam system
US8841933B2 (en) * 2010-09-09 2014-09-23 International Business Machines Corporation Inspection tool and methodology for three dimensional voltage contrast inspection
JP5341924B2 (ja) 2011-01-28 2013-11-13 株式会社日立ハイテクノロジーズ 走査電子顕微鏡
US9046475B2 (en) * 2011-05-19 2015-06-02 Applied Materials Israel, Ltd. High electron energy based overlay error measurement methods and systems
KR20140028701A (ko) 2012-08-30 2014-03-10 삼성전자주식회사 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비
DE102013011491A1 (de) 2013-07-09 2015-01-29 Carl Zeiss Microscopy Gmbh Verfahren zum Betreiben eines Partikelstrahlmikroskops und Partikelstrahlmikroskop
JP6239633B2 (ja) * 2013-09-26 2017-11-29 株式会社日立ハイテクノロジーズ 荷電粒子線装置
CN103811369B (zh) * 2013-10-21 2016-09-07 上海华力微电子有限公司 铜连接孔刻蚀不足缺陷在线检测方法
US9165742B1 (en) 2014-10-10 2015-10-20 Kla-Tencor Corporation Inspection site preparation
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
DE102015202172B4 (de) * 2015-02-06 2017-01-19 Carl Zeiss Microscopy Gmbh Teilchenstrahlsystem und Verfahren zur teilchenoptischen Untersuchung eines Objekts
TWI722855B (zh) 2015-03-24 2021-03-21 美商克萊譚克公司 用於具有改良之影像光束穩定性及詢問之帶電粒子顯微鏡之方法及系統
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10460903B2 (en) * 2016-04-04 2019-10-29 Kla-Tencor Corporation Method and system for charge control for imaging floating metal structures on non-conducting substrates
US9646961B1 (en) 2016-04-04 2017-05-09 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US10578669B2 (en) * 2017-07-10 2020-03-03 Deny Hanan Portable device for soft errors testing
CN111527581B (zh) * 2017-09-29 2023-11-14 Asml荷兰有限公司 利用多个带电粒子束检查样品的方法
US11232929B2 (en) 2018-04-25 2022-01-25 Hitachi High-Tech Corporation Method for determining irradiation conditions for charged particle beam device and charged particle beam device
JP7231738B2 (ja) * 2018-12-31 2023-03-01 エーエスエムエル ネザーランズ ビー.ブイ. 複数ビームを用いたインレンズウェーハプリチャージ及び検査
US11133152B2 (en) 2019-03-21 2021-09-28 Applied Materials, Inc. Methods and apparatus for performing profile metrology on semiconductor structures
US11035899B2 (en) * 2019-05-15 2021-06-15 Globalfoundries Singapore Pte. Ltd. System for detection of passive voltage contrast
TWI834015B (zh) * 2019-12-19 2024-03-01 荷蘭商Asml荷蘭公司 帶電粒子多射束系統及相關的非暫時性電腦可讀媒體
JP7458958B2 (ja) * 2020-10-14 2024-04-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150844A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 画像改善方法
JPH053011A (ja) * 1991-06-21 1993-01-08 Sanyo Electric Co Ltd 電子顕微鏡装置
JPH05205688A (ja) * 1992-01-28 1993-08-13 Toshiba Corp 走査型電子顕微鏡

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417203A (en) * 1981-05-26 1983-11-22 International Business Machines Corporation System for contactless electrical property testing of multi-layer ceramics
JPS593942A (ja) * 1982-06-29 1984-01-10 Toshiba Corp 半導体欠陥検査装置
US4843330A (en) * 1986-10-30 1989-06-27 International Business Machines Corporation Electron beam contactless testing system with grid bias switching
EP0504944B1 (en) * 1991-03-22 1998-09-23 Nec Corporation Method of analyzing fault using electron beam
JP3148353B2 (ja) 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
JP2768069B2 (ja) * 1991-08-20 1998-06-25 日本電気株式会社 集積回路の故障解析方法
JP2911281B2 (ja) * 1991-11-27 1999-06-23 株式会社日立製作所 電子線装置およびその観察方法
JP3730263B2 (ja) 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
US5401972A (en) 1993-09-02 1995-03-28 Schlumberger Technologies, Inc. Layout overlay for FIB operations
US5493116A (en) 1993-10-26 1996-02-20 Metrologix, Inc. Detection system for precision measurements and high resolution inspection of high aspect ratio structures using particle beam devices
JP3478612B2 (ja) * 1993-11-16 2003-12-15 浜松ホトニクス株式会社 半導体デバイス検査システム
JPH09184715A (ja) * 1995-12-28 1997-07-15 Hitachi Ltd パターン形状検査装置
JPH09320505A (ja) * 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
JPH09270447A (ja) * 1996-03-29 1997-10-14 Toshiba Corp 結晶欠陥検出装置
KR19980021213A (ko) * 1996-09-14 1998-06-25 김광호 반도체 웨이퍼 상의 결함 검사방법
US5945833A (en) * 1996-11-27 1999-08-31 University Of Massachusetts Method for testing semiconductor devices which measures internal potential distribution, internal electric field, and internal doping profile
KR100544222B1 (ko) * 1997-01-13 2006-04-28 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼의 결함을 검출하는 방법 및 장치
US5869833A (en) 1997-01-16 1999-02-09 Kla-Tencor Corporation Electron beam dose control for scanning electron microscopy and critical dimension measurement instruments
JPH11174008A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd 荷電粒子装置
US6344750B1 (en) * 1999-01-08 2002-02-05 Schlumberger Technologies, Inc. Voltage contrast method for semiconductor inspection using low voltage particle beam
US6252412B1 (en) * 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US6232787B1 (en) * 1999-01-08 2001-05-15 Schlumberger Technologies, Inc. Microstructure defect detection
CN1122281C (zh) * 2001-06-30 2003-09-24 深圳市朗科科技有限公司 一种多功能半导体存储装置
JP5869979B2 (ja) * 2012-07-25 2016-02-24 矢崎総業株式会社 端子付き電線

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150844A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 画像改善方法
JPH053011A (ja) * 1991-06-21 1993-01-08 Sanyo Electric Co Ltd 電子顕微鏡装置
JPH05205688A (ja) * 1992-01-28 1993-08-13 Toshiba Corp 走査型電子顕微鏡

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116865A (ja) * 2017-01-19 2018-07-26 株式会社日立ハイテクサイエンス 荷電粒子ビーム装置
WO2020123886A1 (en) * 2018-12-14 2020-06-18 Kla Corporation Joint electron-optical columns for flood-charging and image-forming in voltage contrast wafer inspections

Also Published As

Publication number Publication date
JP5539294B2 (ja) 2014-07-02
KR20000052614A (ko) 2000-08-25
US6566897B2 (en) 2003-05-20
DE10000365B4 (de) 2010-07-01
FR2791776B1 (fr) 2003-03-14
JP2000208085A (ja) 2000-07-28
TW461964B (en) 2001-11-01
DE10000365A1 (de) 2000-07-13
US6344750B1 (en) 2002-02-05
US20020149381A1 (en) 2002-10-17
KR100653499B1 (ko) 2006-12-04
FR2791776A1 (fr) 2000-10-06

Similar Documents

Publication Publication Date Title
JP5539294B2 (ja) 低電圧粒子ビームを用いた半導体検査用の電圧コントラスト方法及び装置
US6803572B2 (en) Apparatus and methods for secondary electron emission microscope with dual beam
US6914441B2 (en) Detection of defects in patterned substrates
US6984822B2 (en) Apparatus and method for secondary electron emission microscope
US8134125B2 (en) Method and apparatus of an inspection system using an electron beam
US7253410B1 (en) Charge-control pre-scanning for e-beam imaging
US7888640B2 (en) Scanning electron microscope and method of imaging an object by using the scanning electron microscope
WO2011016208A1 (ja) 走査型電子顕微鏡及び試料観察方法
JP2000314710A (ja) 回路パターンの検査方法及び検査装置
JP2007265931A (ja) 検査装置及び検査方法
JP2002289128A (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
US7218126B2 (en) Inspection method and apparatus for circuit pattern
US7488938B1 (en) Charge-control method and apparatus for electron beam imaging
KR19990068026A (ko) 집속 이온 빔에 의한 이차 이온 이미지 관찰방법
EP1183707B1 (en) Apparatus and methods for secondary electron emission microscopy with dual beam
US7335879B2 (en) System and method for sample charge control
US6297503B1 (en) Method of detecting semiconductor defects
US7132301B1 (en) Method and apparatus for reviewing voltage contrast defects in semiconductor wafers
JP2002353279A (ja) 回路パターン検査方法とその装置
JP3711244B2 (ja) ウエハの欠陥検査装置
JP2005203241A (ja) 荷電粒子ビーム観察方法及び荷電粒子ビーム装置
JPH0676778A (ja) 2次電子像表示方法および走査電子顕微鏡
JP2005024564A (ja) 電子ビームを用いた検査方法及び検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5539294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term