JP2012054450A - 半導体装置、および、その製造方法、電子機器 - Google Patents
半導体装置、および、その製造方法、電子機器 Download PDFInfo
- Publication number
- JP2012054450A JP2012054450A JP2010196639A JP2010196639A JP2012054450A JP 2012054450 A JP2012054450 A JP 2012054450A JP 2010196639 A JP2010196639 A JP 2010196639A JP 2010196639 A JP2010196639 A JP 2010196639A JP 2012054450 A JP2012054450 A JP 2012054450A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- semiconductor
- chip
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 712
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 claims description 198
- 238000000034 method Methods 0.000 claims description 104
- 238000007689 inspection Methods 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000009434 installation Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 230000006872 improvement Effects 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 295
- 238000003384 imaging method Methods 0.000 description 75
- 238000010586 diagram Methods 0.000 description 64
- 230000008569 process Effects 0.000 description 62
- 230000015572 biosynthetic process Effects 0.000 description 27
- 238000012546 transfer Methods 0.000 description 21
- 239000011521 glass Substances 0.000 description 19
- 230000003321 amplification Effects 0.000 description 17
- 238000003199 nucleic acid amplification method Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 15
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 15
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 10
- 238000000926 separation method Methods 0.000 description 9
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 8
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 8
- 101150092599 Padi2 gene Proteins 0.000 description 8
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】各配線111h,211hにおいて、第1半導体チップ100および第2半導体チップ200の側端部にて露出した側面を、導電層401で被覆される。これにより、導電層401によって両配線111h,211hの間が電気的に接続させる。
【選択図】図4
Description
1.実施形態1(イメージセンサチップ+ロジック回路チップ)
2.実施形態2(メモリチップ+ロジック回路チップ)
3.実施形態3(SOI高速デバイスチップ+ロジック回路チップ)
4.実施形態4(イメージセンサチップ+メモリチップ+ロジック回路チップ)
5.その他
(A)装置構成
(A−1)カメラの要部構成
図1は、本発明にかかる実施形態1において、カメラ40の構成を示す構成図である。
固体撮像装置1の全体構成について説明する。
本実施形態にかかる固体撮像装置の詳細構成について説明する。
第1半導体チップ100は、図4に示すように、半導体基板101と、配線層111とを含み、半導体基板101の表面に、配線層111が設けられている。
第1半導体チップ100を構成する画素Pにおいて、フォトダイオード21は、図2に示した複数の画素Pに対応するように複数が配置されている。つまり、撮像面(xy面)において、水平方向xと、この水平方向xに対して直交する垂直方向yとのそれぞれに並んで設けられている。
第1半導体チップ100を構成するする画素Pにおいて、画素トランジスタTrは、図2に示した複数の画素Pに対応するように複数が配置されている。
第1半導体チップ100において、配線層111は、図4に示すように、半導体基板101において、カラーフィルタCFなどの各部が設けられた裏面(図4では下面)とは反対側の表面(図4では上面)に設けられている。
第1半導体チップ100において、カラーフィルタCFは、図4に示すように、半導体基板101の裏面(図4では下面)の側に設けられている。そして、カラーフィルタCFは、オンチップレンズMLが積層されている。
第1半導体チップ100において、オンチップレンズMLは、図4に示すように、半導体基板101の裏面(図4では下面)の側に設けられている。
たとえば、オンチップレンズMLは、感光性樹脂膜をフォトリソグラフィ技術でパターン加工した後に、リフロー処理でレンズ形状に変形させることで形成される。この他に、レンズ材膜上にレンズ形状のレジスト膜を形成後、エッチバック処理を実施することで、オンチップレンズMLを形成しても良い。
第2半導体チップ200は、図4に示すように、半導体基板201と、配線層211とを含み、半導体基板201の表面に、配線層211が設けられている。
第2半導体チップ200においては、図4に示すように、シリコン基板である半導体基板201に、半導体素子220が設けられている。
第2半導体チップ200において、配線層211は、図4に示すように、半導体基板201において、半導体素子220が設けられた面(図4では上面)に設けられている。
絶縁膜400は、図4に示すように、第1半導体チップ100を構成する半導体基板101の側端部分を被覆するように設けられている。また、絶縁膜400は、第2半導体チップ200を構成する半導体基板201の側端部分から上面を被覆するように、設けられている。
以下より、上記の固体撮像装置1を製造する製造方法の要部について説明する。
まず、図9(a)に示すように、第1半導体チップ100の配線層111を形成する。
つぎに、図9(b)に示すように、第2半導体チップ200の配線層211を形成する。
つぎに、図9(c)に示すように、2つの半導体基板101,201を対面させて貼り合わせる。
つぎに、図9(d)に示すように、半導体基板101を薄膜化する。
つぎに、図10(e)に示すように、半導体基板101および配線層111についてエッチング処理を実施することで、溝TR1を形成する。
つぎに、図10(f)に示すように、第1半導体チップ100について検査を実施する。
つぎに、図10(g)に示すように、ガラス基板300を設ける。
つぎに、図11(h)に示すように、半導体基板201および配線層211についてエッチング処理を実施することで、溝TR2を形成する。
つぎに、図11(i)に示すように、第2半導体チップ200について検査を実施する。
つぎに、図11(j)に示すように、配線層111,211およびガラス基板300についてダイシング加工を実施することで、溝TR3を形成する。
つぎに、図18に示すように、絶縁膜400を形成する。
つぎに、図19に示すように、導電層401を形成する。
つぎに、図20に示すように、バンプ402を形成する。
つぎに、図4に示すように、固体撮像装置1に分離する。
以上のように、本実施形態において、半導体装置である固体撮像装置1は、第1半導体チップ100と、その第1半導体チップ100に積層された第2半導体チップ200とを有する。第1半導体チップ100は、側端部において側面が露出した配線(第1配線)111hを含む。また、第2半導体チップ200は、側端部において側面が露出した配線(第2配線)211hを含む。そして、各配線111h,211hは、第1半導体チップ100および第2半導体チップ200の側端部にて露出した側面が、導電層401で被覆されている。つまり、導電層401によって両配線111h,211hの間が電気的に接続されている(図4参照)。
(A)装置構成
図21は、本発明にかかる実施形態2において、半導体装置の要部を示す図である。図21は、図4と同様に、半導体装置の端部における断面を示している。
第1半導体チップ100bは、図21に示すように、半導体基板101bと、配線層111bとを含み、半導体基板101bの表面に、配線層111bが設けられている。
第2半導体チップ200bは、図21に示すように、半導体基板201bと、配線層211bとを含み、半導体基板201bの表面に、配線層211bが設けられている。
絶縁膜400は、図21に示すように、第1半導体チップ100bを構成する半導体基板101bの側端部分から上面を被覆するように設けられている。また、絶縁膜400は、第2半導体チップ200bを構成する半導体基板201bの側端部分を被覆するように、設けられている。
以下より、上記の半導体装置1bを製造する製造方法の要部について説明する。
まず、図22(a)に示すように、第1半導体チップ100bの配線層111bを形成する。
つぎに、図22(b)に示すように、第2半導体チップ200bの配線層211bを形成する。
つぎに、図22(c)に示すように、2つの半導体基板101b,201bを対面させて貼り合わせる。
つぎに、図22(d)に示すように、半導体基板101bを薄膜化する。
つぎに、図23(e)に示すように、半導体基板101bおよび配線層111bについてエッチング処理を実施することで、溝TR1bを形成する。
つぎに、図23(f)に示すように、第1半導体チップ100bについて検査を実施する。
つぎに、図23(g)に示すように、半導体基板201bおよび配線層211bについて、ダイシング加工を実施することで、溝TR2bを形成する。
つぎに、図27に示すように、絶縁膜400を形成する。
つぎに、図28に示すように、導電層401を形成する。
つぎに、図29に示すように、バンプ402を形成する。
つぎに、図21に示したように、半導体装置1bに分離する。
以上のように、本実施形態においては、半導体装置1bは、第1半導体チップ100bと、その第1半導体チップ100bに積層された第2半導体チップ200bとを有する。第1半導体チップ100bは、側端部において側面が露出した配線111hb(第1配線)を含む。また、第2半導体チップ200bは、側端部において側面が露出した配線211hb(第2配線)を含む。そして、各配線111hb,211hbは、第1半導体チップ100bおよび第2半導体チップ200bの側端部にて露出した側面が、導電層401で被覆されている。つまり、導電層401によって両配線111hb,211hbの間が電気的に接続されている(図21参照)。
(A)装置構成
図31は、本発明にかかる実施形態3において、半導体装置の要部を示す図である。図31は、図21と同様に、半導体装置の端部における断面を示している。
第1半導体チップ100cは、図31に示すように、半導体基板101cと、配線層111cとを含み、半導体基板101cの表面に、配線層111cが設けられている。
第2半導体チップ200cは、図31に示すように、半導体基板201cと、配線層211cとを含み、半導体基板201cの表面に、配線層211cが設けられている。
第1半導体チップ100cおよび第2半導体チップ200c以外の部材である絶縁膜400,導電層401,バンプ402については、実施形態2と同様に設けられている。
以下より、上記の半導体装置1cを製造する製造方法の要部について説明する。
まず、図32(a)に示すように、第1半導体チップ100cの配線層111cを形成する。
つぎに、図32(b)に示すように、第2半導体チップ200cの配線層211cを形成する。
つぎに、図32(c)に示すように、2つの半導体基板101c,201cを対面させて貼り合わせる。
つぎに、図32(d)に示すように、半導体基板101cを薄膜化する。
つぎに、図33(e)に示すように、半導体基板101cおよび配線層111cについてエッチング処理を実施することで、溝TR1cを形成する。
つぎに、図33(f)に示すように、第1半導体チップ100cについて検査を実施する。
つぎに、図33(g)に示すように、半導体基板201cおよび配線層211cについて、ダイシング加工を実施することで、溝TR2cを形成する。
つぎに、図39に示すように、絶縁膜400を形成する。
つぎに、図40に示すように、導電層401を形成する。
つぎに、図41に示すように、バンプ402を形成する。
つぎに、図31に示したように、半導体装置1cに分離する。
以上のように、本実施形態において、半導体装置1cは、第1半導体チップ100cと、その第1半導体チップ100cに積層された第2半導体チップ200cとを有する。第1半導体チップ100cは、側端部において側面が露出した配線111hc(第1配線)を含む。また、第2半導体チップ200cは、側端部において側面が露出した配線211hc(第2配線)を含む。そして、各配線111hc,211hcは、第1半導体チップ100cおよび第2半導体チップ200cの側端部にて露出した側面が、導電層401で被覆されている。つまり、導電層401によって両配線111hc,211hcの間が電気的に接続されている(図31参照)。
(A)装置構成
図42は、本発明にかかる実施形態4において、半導体装置の要部を示す図である。図42は、図21と同様に、固体撮像装置の端部における断面を示している。
機能する。
以上のように、本実施形態において、半導体装置1dは、第1半導体チップ100bと第2半導体チップ200bとの他に、第1半導体チップ100bに積層された第3半導体チップ100dを有する。第3半導体チップ100dは、側端部において側面が露出した配線111hdを含む。そして、各半導体チップ100b,200b,100dの各配線111hb,211hb,111hdは、側端部にて露出した側面が、導電層401で被覆されている。つまり、導電層401によって電気的に接続されている(図42参照)。
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
Claims (14)
- 第1半導体チップと、
前記第1半導体チップに積層された第2半導体チップと
を具備しており、
前記第1半導体チップは、当該第1半導体チップの側端部において側面が露出した第1配線を含み、
前記第2半導体チップは、当該第2半導体チップの側端部において側面が露出した第2配線を含み、
前記第1配線と前記第2配線とのそれぞれは、前記第1半導体チップおよび前記第2半導体チップの側端部にて露出した側面が導電層で被覆されており、前記導電層によって前記第1配線と前記第2配線との間が電気的に接続されている、
半導体装置。 - 前記第1半導体チップは、前記第2半導体チップよりも薄く、
前記第2半導体チップは、前記第1半導体チップを支持する支持基板として設けられている、
請求項1に記載の半導体装置。 - 前記第1半導体チップは、光電変換部を含む画素が形成されており、
前記光電変換部は、前記第1半導体チップにおいて前記第2半導体チップが積層された面とは反対側の面から入射する入射光を受光するように設けられている、
請求項2に記載の半導体装置。 - 前記第1半導体チップは、半導体メモリ素子を含む、
請求項2に記載の半導体装置。 - 前記第1半導体チップは、SOI(Silicon on Insulator)基板に形成された半導体素子を含む、
請求項2に記載の半導体装置。 - 前記第2半導体チップは、信号処理回路を含む、
請求項3から5のいずれかに記載の半導体装置。 - 前記第1半導体チップは、
第1半導体基板と、
前記第1半導体基板に積層され、前記第1配線が絶縁層中に形成されている第1配線層と
を有し、
前記第2半導体チップは、
第2半導体基板と、
前記第2半導体基板に積層され、前記第2配線が絶縁層中に形成されている第2配線層と
を有し、
前記第1配線層と前記第2配線層とが対面しており、当該対面した面において、前記第1半導体チップと前記第2半導体チップとが貼り合わされている、
請求項1から5のいずれかに記載の半導体装置。 - 第1半導体チップに第2半導体チップを積層するチップ積層工程と、
前記第1半導体チップと前記第2半導体チップとが積層した積層体の側端部において、前記第1半導体チップに形成された第1配線の側面を露出させると共に、前記第2半導体チップに形成された第2配線の側面を露出させる側面露出工程と、
前記第1半導体チップおよび前記第2半導体チップの側端部にて露出した前記第1配線および前記第2配線の側面を被覆するように、導電層を設けることによって、前記第1配線と前記第2配線との間を電気的に接続させる導電層形成工程と
を有する、
半導体装置の製造方法。 - 前記第1半導体チップを形成する工程は、
前記第1配線が絶縁層中に形成されている第1配線層を、第1半導体基板に積層する第1配線層形成工程
を含み、
前記第2半導体チップを形成する工程は、
前記第2配線が絶縁層中に形成されている第2配線層を、第2半導体基板に積層する第2配線層形成工程
を含み、
前記チップ積層工程においては、前記第1配線層と前記第2配線層とを対面させ、当該対面した面で、前記第1半導体チップと前記第2半導体チップとを貼り合わせる、
請求項8に記載の半導体装置の製造方法。 - 前記第1半導体チップを形成する工程は、
前記第1半導体基板を薄膜化する薄膜化工程
を含み、
前記薄膜化工程においては、前記チップ積層工程にて前記第1半導体チップに前記第2半導体チップを積層して支持させた後に、前記第1半導体基板を薄膜化する、
請求項9に記載の半導体装置の製造方法。 - 前記第1半導体チップの側端部において、前記第1配線に電気的に接続するように形成された第1パッド電極の表面を露出させる第1のパッド表面露出工程と、
前記第1パッド電極を用いて前記第1半導体チップについて検査する第1のチップ検査工程と
を有し、
前記第1のパッド表面露出工程と前記第1のチップ検査工程とを、前記側面露出工程の前に実施し、
前記側面露出工程において前記第1配線および前記第2配線の側面を露出させる際に、前記第1パッド電極を除去する、
請求項10に記載の半導体装置の製造方法。 - 前記第2半導体チップの側端部において、前記第2配線に電気的に接続するように形成された第2パッド電極の表面を露出させる第2のパッド表面露出工程と、
前記第2パッド電極を用いて前記第2半導体チップについて検査する第2のチップ検査工程と
を有し、
前記第2のパッド表面露出工程と前記第2のチップ検査工程とを、前記側面露出工程の前に実施し、
前記側面露出工程において前記第1配線および前記第2配線の側面を露出させる際に、前記第2パッド電極を除去する、
請求項11に記載の半導体装置の製造方法。 - 前記第1半導体チップにおいて前記第2半導体チップが積層された面とは反対側の面に対面するように基板を設置する基板設置工程
を有し、
前記第1のチップ検査工程と前記第2のパッド表面露出工程との間に、前記基板設置工程を実施する、
請求項12に記載の半導体装置の製造方法。 - 第1半導体チップと、
前記第1半導体チップに積層された第2半導体チップと
を具備しており、
前記第1半導体チップは、当該第1半導体チップの側端部において側面が露出した第1配線を含み、
前記第2半導体チップは、当該第2半導体チップの側端部において側面が露出した第2配線を含み、
前記第1配線と前記第2配線とのそれぞれは、前記第1半導体チップおよび前記該第2半導体チップの側端部にて露出した側面が導電層で被覆されており、当該導電層によって前記第1配線と前記第2配線との間が電気的に接続されている、
電子機器。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010196639A JP5577965B2 (ja) | 2010-09-02 | 2010-09-02 | 半導体装置、および、その製造方法、電子機器 |
TW100125342A TWI459544B (zh) | 2010-09-02 | 2011-07-18 | 半導體裝置,製造其之方法及電子設備 |
EP11006356.7A EP2426718B1 (en) | 2010-09-02 | 2011-08-02 | Semiconductor device, manufacturing method therefor, and electronic apparatus |
KR1020110077424A KR101902576B1 (ko) | 2010-09-02 | 2011-08-03 | 반도체 장치, 그 제조 방법, 및, 전자 기기 |
US13/216,654 US8536670B2 (en) | 2010-09-02 | 2011-08-24 | Semiconductor device, manufacturing method therefor, and electronic apparatus |
CN201110248341.7A CN102386196B (zh) | 2010-09-02 | 2011-08-26 | 半导体器件、其制造方法和电子装置 |
CN201511009747.4A CN105633056B (zh) | 2010-09-02 | 2011-08-26 | 电子装置和半导体器件的制造方法 |
US13/965,931 US8809983B2 (en) | 2010-09-02 | 2013-08-13 | Semiconductor device, manufacturing method therefor, and electronic apparatus |
US14/316,550 US9058972B2 (en) | 2010-09-02 | 2014-06-26 | Semiconductor device, manufacturing method therefor, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010196639A JP5577965B2 (ja) | 2010-09-02 | 2010-09-02 | 半導体装置、および、その製造方法、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012054450A true JP2012054450A (ja) | 2012-03-15 |
JP5577965B2 JP5577965B2 (ja) | 2014-08-27 |
Family
ID=44674033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010196639A Expired - Fee Related JP5577965B2 (ja) | 2010-09-02 | 2010-09-02 | 半導体装置、および、その製造方法、電子機器 |
Country Status (6)
Country | Link |
---|---|
US (3) | US8536670B2 (ja) |
EP (1) | EP2426718B1 (ja) |
JP (1) | JP5577965B2 (ja) |
KR (1) | KR101902576B1 (ja) |
CN (2) | CN105633056B (ja) |
TW (1) | TWI459544B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014030170A (ja) * | 2012-07-04 | 2014-02-13 | Makoto Shizukuishi | 撮像素子、半導体集積回路及び撮像装置 |
JP2014099582A (ja) * | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
JP2014220370A (ja) * | 2013-05-08 | 2014-11-20 | 雫石 誠 | 固体撮像素子及び撮像装置 |
JP2015135938A (ja) * | 2013-12-19 | 2015-07-27 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
US10074667B1 (en) | 2017-03-10 | 2018-09-11 | Toshiba Memory Corporation | Semiconductor memory device |
WO2019021873A1 (ja) * | 2017-07-25 | 2019-01-31 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および固体撮像装置 |
WO2020080356A1 (ja) * | 2018-10-17 | 2020-04-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器 |
WO2023281834A1 (ja) * | 2021-07-06 | 2023-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置およびx線撮像装置ならびに電子機器 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5742142B2 (ja) * | 2010-09-08 | 2015-07-01 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP6087046B2 (ja) * | 2011-03-01 | 2017-03-01 | 太陽誘電株式会社 | 薄膜素子の転写方法及び回路基板の製造方法 |
JP6214132B2 (ja) * | 2012-02-29 | 2017-10-18 | キヤノン株式会社 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
JP2014022561A (ja) | 2012-07-18 | 2014-02-03 | Sony Corp | 固体撮像装置、及び、電子機器 |
TWI595637B (zh) * | 2012-09-28 | 2017-08-11 | Sony Corp | 半導體裝置及電子機器 |
US20140326856A1 (en) * | 2013-05-06 | 2014-11-06 | Omnivision Technologies, Inc. | Integrated circuit stack with low profile contacts |
US8921901B1 (en) * | 2013-06-10 | 2014-12-30 | United Microelectronics Corp. | Stacked CMOS image sensor and signal processor wafer structure |
US9337225B2 (en) * | 2013-09-13 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
KR101377063B1 (ko) * | 2013-09-26 | 2014-03-26 | (주)실리콘화일 | 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로 |
KR102168173B1 (ko) | 2014-01-24 | 2020-10-20 | 삼성전자주식회사 | 적층형 이미지 센서 |
US9281254B2 (en) * | 2014-02-13 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming integrated circuit package |
JP6300662B2 (ja) * | 2014-06-20 | 2018-03-28 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
TWI655753B (zh) * | 2015-03-11 | 2019-04-01 | 日商新力股份有限公司 | Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device |
WO2017059573A1 (en) * | 2015-10-09 | 2017-04-13 | Shenzhen Xpectvision Technology Co., Ltd. | Packaging methods of semiconductor x-ray detectors |
US10875962B2 (en) | 2016-03-08 | 2020-12-29 | Invista North America S.A.R.L. | Polyamide copolymer and method of making the same |
KR102605618B1 (ko) * | 2016-11-14 | 2023-11-23 | 삼성전자주식회사 | 이미지 센서 패키지 |
WO2018148535A1 (en) * | 2017-02-10 | 2018-08-16 | Klenck Timothy | Heavy equipment safety communication systems and methods |
JP7102119B2 (ja) | 2017-09-29 | 2022-07-19 | キヤノン株式会社 | 半導体装置および機器 |
US10727217B2 (en) | 2017-09-29 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor device that uses bonding layer to join semiconductor substrates together |
JP2019165312A (ja) * | 2018-03-19 | 2019-09-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および電子機器 |
KR102151099B1 (ko) * | 2018-07-04 | 2020-09-02 | 삼성전자주식회사 | 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치 |
US11107841B2 (en) | 2018-07-04 | 2021-08-31 | Samsung Electronics Co., Ltd. | Display panel and large format display apparatus using the same |
CN110752225B (zh) * | 2018-07-23 | 2022-07-12 | 宁波舜宇光电信息有限公司 | 感光组件及其制作方法 |
CN109346491A (zh) * | 2018-10-10 | 2019-02-15 | 德淮半导体有限公司 | 半导体装置及其制造方法 |
JP2021044498A (ja) | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体装置の製造方法 |
CN111244123A (zh) * | 2020-02-03 | 2020-06-05 | 长江存储科技有限责任公司 | 半导体结构及其制备方法 |
US20220123188A1 (en) * | 2020-10-15 | 2022-04-21 | Innolux Corporation | Method of manufacturing electronic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166381A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2008182235A (ja) * | 2007-01-23 | 2008-08-07 | Samsung Electronics Co Ltd | 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ |
JP2009532874A (ja) * | 2006-03-30 | 2009-09-10 | フリースケール セミコンダクター インコーポレイテッド | 回路の三次元的な統合において用いられるバリヤ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05268535A (ja) * | 1992-03-24 | 1993-10-15 | Toshiba Corp | 視覚センサー |
JP2004221372A (ja) * | 2003-01-16 | 2004-08-05 | Seiko Epson Corp | 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法 |
JP4389626B2 (ja) * | 2004-03-29 | 2009-12-24 | ソニー株式会社 | 固体撮像素子の製造方法 |
JP2006013089A (ja) | 2004-06-25 | 2006-01-12 | Canon Inc | 半導体装置及びその製造方法 |
JP4349232B2 (ja) | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びmos型固体撮像装置 |
JP4802520B2 (ja) * | 2005-03-07 | 2011-10-26 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
US8049293B2 (en) | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
JP4940667B2 (ja) | 2005-06-02 | 2012-05-30 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
KR100833589B1 (ko) * | 2006-03-29 | 2008-05-30 | 주식회사 하이닉스반도체 | 스택 패키지 |
US7659595B2 (en) * | 2007-07-16 | 2010-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded bonding pad for backside illuminated image sensor |
JP5345416B2 (ja) | 2009-02-26 | 2013-11-20 | 本田技研工業株式会社 | 自動二輪車の消音管 |
-
2010
- 2010-09-02 JP JP2010196639A patent/JP5577965B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-18 TW TW100125342A patent/TWI459544B/zh active
- 2011-08-02 EP EP11006356.7A patent/EP2426718B1/en active Active
- 2011-08-03 KR KR1020110077424A patent/KR101902576B1/ko active IP Right Grant
- 2011-08-24 US US13/216,654 patent/US8536670B2/en active Active
- 2011-08-26 CN CN201511009747.4A patent/CN105633056B/zh active Active
- 2011-08-26 CN CN201110248341.7A patent/CN102386196B/zh active Active
-
2013
- 2013-08-13 US US13/965,931 patent/US8809983B2/en active Active
-
2014
- 2014-06-26 US US14/316,550 patent/US9058972B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009532874A (ja) * | 2006-03-30 | 2009-09-10 | フリースケール セミコンダクター インコーポレイテッド | 回路の三次元的な統合において用いられるバリヤ |
JP2008166381A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2008182235A (ja) * | 2007-01-23 | 2008-08-07 | Samsung Electronics Co Ltd | 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634060B2 (en) | 2012-07-04 | 2017-04-25 | Makoto Shizukuishi | Stacked solid-state image sensor and imaging apparatus including the same |
JP2014030170A (ja) * | 2012-07-04 | 2014-02-13 | Makoto Shizukuishi | 撮像素子、半導体集積回路及び撮像装置 |
CN110233157A (zh) * | 2012-10-18 | 2019-09-13 | 索尼公司 | 半导体装置、固体摄像装置和电子设备 |
US9917131B2 (en) | 2012-10-18 | 2018-03-13 | Sony Corporation | Semiconductor device, solid-state imaging device and electronic apparatus |
JP2014099582A (ja) * | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
CN110233157B (zh) * | 2012-10-18 | 2023-05-12 | 索尼公司 | 光检测装置和电子设备 |
US11875989B2 (en) | 2012-10-18 | 2024-01-16 | Sony Group Corporation | Semiconductor device, solid-state imaging device and electronic apparatus |
JP2014220370A (ja) * | 2013-05-08 | 2014-11-20 | 雫石 誠 | 固体撮像素子及び撮像装置 |
US9808159B2 (en) | 2013-05-08 | 2017-11-07 | Makoto Shizukuishi | Solid-state image sensor and imaging apparatus including the same |
JP2015135938A (ja) * | 2013-12-19 | 2015-07-27 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
US10074667B1 (en) | 2017-03-10 | 2018-09-11 | Toshiba Memory Corporation | Semiconductor memory device |
WO2019021873A1 (ja) * | 2017-07-25 | 2019-01-31 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および固体撮像装置 |
WO2020080356A1 (ja) * | 2018-10-17 | 2020-04-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器 |
JP7372935B2 (ja) | 2018-10-17 | 2023-11-01 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器 |
WO2023281834A1 (ja) * | 2021-07-06 | 2023-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 受光装置およびx線撮像装置ならびに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
TWI459544B (zh) | 2014-11-01 |
CN105633056B (zh) | 2018-08-14 |
JP5577965B2 (ja) | 2014-08-27 |
KR101902576B1 (ko) | 2018-11-22 |
EP2426718B1 (en) | 2020-06-24 |
US20140306313A1 (en) | 2014-10-16 |
KR20120024402A (ko) | 2012-03-14 |
US20130328144A1 (en) | 2013-12-12 |
US20120056288A1 (en) | 2012-03-08 |
CN102386196A (zh) | 2012-03-21 |
CN102386196B (zh) | 2016-01-20 |
TW201212212A (en) | 2012-03-16 |
US9058972B2 (en) | 2015-06-16 |
CN105633056A (zh) | 2016-06-01 |
EP2426718A1 (en) | 2012-03-07 |
US8536670B2 (en) | 2013-09-17 |
US8809983B2 (en) | 2014-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5577965B2 (ja) | 半導体装置、および、その製造方法、電子機器 | |
US8076746B2 (en) | Back-illuminated image sensors having both frontside and backside photodetectors | |
JP5696081B2 (ja) | 固体撮像装置 | |
US7859033B2 (en) | Wafer level processing for backside illuminated sensors | |
US20100330728A1 (en) | Method of aligning elements in a back-illuminated image sensor | |
US8018016B2 (en) | Back-illuminated image sensors having both frontside and backside photodetectors | |
USRE46903E1 (en) | Imaging device | |
US20150255498A1 (en) | Solid-state imaging device | |
JP5768396B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP2011082253A (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP2012019148A (ja) | 固体撮像装置用の部材および固体撮像装置の製造方法 | |
US20100327389A1 (en) | Back-illuminated image sensors having both frontside and backside photodetectors | |
JP2010278472A (ja) | 固体撮像装置の製造方法 | |
JP5990867B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
US20090224343A1 (en) | Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same | |
US9312292B2 (en) | Back side illumination image sensor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5577965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |