JP2011511436A - 電子基板中の信頼性ある積層ビアのための組込み抑制ディスク - Google Patents

Abstract

【課題】電子基板中の信頼性ある積層ビアのための組込み抑制ディスクを提供する。
【解決手段】積層ビアのための基板ビア構造体は、各ビアがランド内に配置された積層された複数のビアと、該基板ビア構造の面内の変形を抑制するための、少なくとも一つののビアを取り巻く少なくとも一つの抑制ディスクとを含む。抑制ディスクは、該抑制ディスクが２つの樹脂層の間に配置されるように組込まれる。この抑制ディスクは銅で作製することができる。該抑制ディスクは円形もしくは方形とするができる。望ましくは、抑制ディスクとビアとの間には絶縁ギャップが設けられる。
【選択図】図３

Description

開示の本発明は概して電子モジュールの分野に関し、さらに具体的には、電子モジュール中の積層ビアを介した電気接続性の分野に関する。

図１は、電子モジュールの２つの主要構成要素を示す。チップはシリコンで作製され,そこに電子回路が形成されている。基板は、銅の接続回路が組み込まれた有機材料で作製されている。基板は、チップをマザーボード上の外部電子回路に接合する役目をしている。

チップと基板と間の接続ポイント（制御崩壊チップ接合すなわち「Ｃ４接合」）の密度は、重要なパラメータである。Ｃ４接合の数が多くなると、マザーボードへの電気接続を得るために多数の積重ね層が必要になる。図１は、相互接続を得るために必要な積層されたビアと、ジグザグ状になったビアとを示す。積層されたビアは、ジグザグ状のビアに比べ２０％を上回る接続密度の達成を可能にする。

図２は、積層ビアおよびめっきスルー・ホール（ＰＴＨ：ｐｌａｔｅｄ ｔｈｒｏｕｇｈ ｈｏｌｅ）に関する既知の技術を示す。積重ね層内の銅の接続回路が積層されたビアを取り巻いており、これら接続回路の空間的分布は、何らかの特定の設計ルールがなければランダムに変わり得ることに留意する。チップ・モジュールを構築するために使われるさまざまな材料の熱膨張係数（ＣＴＥ：ｃｏｅｆｆｉｃｉｅｎｔｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）は不整合で、これによりモジュール内に熱機械応力が生じることが知られている。電子モジュールの温度サイクルの繰り返しによって熱機械的に生起された蓄積ひずみに起因して、ビアの接合部分域に破断が生じる。ビア積層は、ＣＴＥ生起の熱機械応力によって、Ｚ軸沿いおよびＸ−Ｙ面にひずみを受ける。

簡潔には、本発明のある実施形態によれば、積層ビアのための基板ビア構造体は、各ビアがランド内に配置された、複数の積層されたビアと、該基板ビア構造体の面内変形を抑制するための、少なくとも一つのビアを取り巻く少なくとも一つの抑制ディスクとを含む。抑制ディスクは、該抑制ディスクが２つの樹脂層の間に配置されるように組み込まれる。この抑制ディスクは銅で作製することができる。該抑制ディスクは円形もしくは方形とすることができる。望ましくは、該抑制ディスクとビアとの間には絶縁ギャップが設けられる。

本発明のある実施形態によれば、ビア積層の面内変形を抑制する方法は、各ビアがランド内に配置された、ビア積層を基盤中に生成するステップと、抑制ディスクを生成するステップと、該抑制ディスクを、それがビア・ランドを取り巻くように組み込むステップとを含む。

前述のおよび他の主要な目的、態様、および利点を解説するため、図面を参照しながら、本発明の例示的実施形態を用いて詳細な説明をする。

既知の技術による簡単な電子モジュールを示す。 既知の技術による、電子モジュールの積層ビアを示す。 図３ａは、周囲に接続回路を有する従来技術の積層ビアを示し、図３ｂは、本発明の実施形態による、周囲に抑制ディスクを有する積層ビアを示す。 本発明の実施形態による、三次元有限要素モデルのメッシュ構造を示す。 積層ビアおよび周囲構造の２つのワーキング・モデルを示しており、一つは抑制ディスクがなく、一つは抑制ディスクを有する。 図６ａは、本発明の実施形態による抑制ディスクの上面図を示し、図６ｂは、本発明の実施形態による抑制ディスクの側面断面図を示す。

請求対象の発明は、別の形態に変更することも可能であるが、例示によってその具体的実施形態を図面で示し、本明細書で詳細に説明することにする。しかしながら、これら図面およびその詳細説明は、本発明を開示された特定の形態に限定することを意図したものでなく、それどころか、本発明の範囲に含まれる全ての変更、同等物、および代替を網羅することが意図されていることを理解すべきである。

ビア積層の周囲の積重ね層によって生起される面内変形を抑制するための機構および方法について説明する。ここで、図面の個別明細、具体的には図３を参照すると、図２の積層ビアの、本発明の実施形態による抑制ディスクに取り巻かれた図が示されている。温度サイクル（１２５℃〜−５５℃）の過程で、積重ね層（ＣＴＥ：約３０ｐｐｍ／℃）はＺ軸沿いおよび面内（Ｘ−Ｙ）でＣｕビア（ＣＴＥ：約１６）よりもずっと速く収縮するので、積層ビアは周囲の積重ね層により圧縮される。取り巻いている抑制ディスクは、Ｘ−Ｙ方向に積重ね層を抑制することによって、積層ビアにかかる負荷の量を低減する。

抑制ディスクがない場合、高いＣＴＥの樹脂で作製された積重ね層は、銅ビアよりもずっと大きな体積で収縮することになる。しかして、有機基板の冷却過程での収縮および加熱過程での膨張は、銅ビア積層と樹脂との接触面に分布力を発生させる。この力は、ビア材料に塑性ひずみを生成するので望ましくない。このひずみは、積層ビア内の疲労クラックの発生と伝播の原因となる。積層ビアの周囲スペースに抑制銅ディスクを組み込むことによって、表面力を該ディスクと積層ビアとの間で分担して、樹脂がビア面に生成したかもしれない分布力が相応の分低減される。

図４を参照すると、三次元（３Ｄ）有限要素モデルに対するメッシュ構造が示されている。図４に２つの抑制ディスクＡおよびＢが示されているのが見取れよう。図４の格子パターンは、有限要素問題を算式化し解くために使われたメッシュ構造を表す。このモデルのスケールは、径２１０μｍのめっきスルー・ホール（ＰＴＨ）ランドに対応している。次いで、２つのケースが構築され比較された（図５）、すなわち、図５に示された、１）周囲に抑制ディスクを持たないビア積層と、２）２つの抑制ディスクを有するビア積層とである。解析によって、従来式の積層ビアの１．７％の累積ひずみを、２つの抑制素子のシステムを使って１．５４％に低減（１０％低減）可能なことが判明した。ビアの寿命は、塑性ひずみに非線形的に依存していることに留意する。材料中の弾性変形は可逆であるが、塑性変形は不可逆である。加えられた応力が除去されると、弾性変形は元の形状に戻るが、塑性変形は戻らない。温度サイクルにより塑性ひずみが繰り返し生成されると、材料の疲労破壊が発生することが知られている。しかして、電子組立品内の重要部品に発生する塑性ひずみを最小化することが重要となる。

図６ａは、円環状抑制ディスクの平面図を示し、図６ｂはその側面図を示す。抑制ディスクの正確な形状は、積層ビア近辺の接続回路の所在に応じて決めなければならないことになろう。理想的には、円環状の抑制ディスクが、環状に対称的な抑制作用を生成するので望ましいが、前述の理由で形状変更が避けられないこともある。例えば、周囲スペースの接続回路の密度が高くない場合、ディスク群を円環状にし、それらの直径を増大して、樹脂から加わる負荷をより多く分担させることができる。しかしながら、積層ビアの周囲のスペース競合が高い場合、ディスクの形状を利用可能なスペースに適合するよう調整する必要がある。

三種類の積重ね層（接地プレーン、電圧プレーン、および相互接続層）のうち、最初の２つは生来の立案者設計を有し、これにより抑制ディスクの機能を提供している。しかして、ビア積層を取り巻く銅プレーンがある場合は、抑制ディスクを特別に設計する必要はない。しかしながら、積重ね層の数が増えるに従い、ビア積層に対し抑制ディスクを組込むための特別な設計努力が必要とされることになろう。抑制ディスクを組み込むために、ある程度の接続回路設計の変更が必要なこともあろう。抑制ディスクは、接続回路と同様に２つの樹脂層の間に挟まれる。本明細書では、これを、組込まれるというものとする。

抑制ディスクは、層に回路形成をするのに用いられるのと同じサブトラクティブ工程ステップを用いてエッチング形成される。図６には、抑制ディスクの内径とビア積層との間のギャップが示されている。ビア積層と該ディスクとの間のこの絶縁ギャップは、寄生的電気的影響と、望ましい機械的抑制効果との間で、最善のトレードオフが得られるように最適化する必要がある。

以上、現在好適な実施形態と考えられる形態を説明してきたが、当業者は、本発明の精神内でいろいろな変更を加えるのか可能であることを理解していよう。

Claims (16)

1. 基板を含む基板ビア構造体であって、
   前記基板は、
   各ビアがランド内に配置された複数の積層されたビアと、
   前記複数の積層されたビアの少なくとも一つを取り巻く少なくとも一つの抑制ディスクであって、前記少なくとも一つの抑制ディスクは前記基板ビア構造体の面内変形を抑制する、前記抑制ディスクと、
   を包含する、前記構造体。
2. 前記抑制ディスクは、前記抑制ディスクが２つの樹脂層の間に配置されるように組み込まれる、請求項１に記載の構造体。
3. 前記抑制ディスクは銅である、請求項２に記載の構造体。
4. 前記抑制ディスクはほぼ円環状である、請求項３に記載の構造体。
5. 前記抑制ディスクは方形状である、請求項３に記載の構造体。
6. 前記抑制ディスクと前記ビアとの間に絶縁ギャップをさらに含む、請求項１に記載の構造体。
7. 前記抑制ディスクの形状は、設計パラメータと接続回路がかける抑制とに応じて変えられる、請求項２に記載の構造体。
8. 前記積層されたビアは銅ビアである、請求項１に記載の構造体。
9. 前記抑制ディスクはエッチング形成される、請求項１に記載の構造体。
10. 前記抑制ディスクは、サブトラクティブ・エッチング工程を用いてエッチングされる、請求項９に記載の構造体。
11. ビア積層の面内変形を抑制する方法であって、
    前記方法は、
    基板中に、各ビアがランド内に配置されたビア積層を生成するステップと、
    抑制ディスクを生成するステップと、
    前記ビア積層の面内変形を抑制するため、前記抑制ディスクが前記ビアのランドを取り巻くように、前記抑制ディスクを組み込むステップと、
    を含む、前記方法。
12. 前記組み込むステップは、前記抑制ディスクの内径と前記ビアのランドとの間に絶縁ギャップを生成するステップをさらに含む、請求項１１に記載の方法。
13. 前記組み込むステップは、２つの樹脂層の間に前記抑制ディスクを配置するステップを含む、請求項１１に記載の方法。
14. 前記抑制ディスクを生成するステップは、前記抑制ディスクを銅で生成するステップを含む、請求項１１に記載の方法。
15. 前記抑制ディスクを生成するステップは、円環状ディスクを生成するステップをさらに含む、請求項１４に記載の方法。
16. 前記抑制ディスクを生成する前記ステップは、前記基板中の利用可能なスペースに適合するように、前記抑制ディスクの形状を調整するステップをさらに含む、請求項１４に記載の方法。

Images