WO2016190100A1 - 配線基板、および製造方法 - Google Patents

配線基板、および製造方法 Download PDF

Info

Publication number
WO2016190100A1
WO2016190100A1 PCT/JP2016/063957 JP2016063957W WO2016190100A1 WO 2016190100 A1 WO2016190100 A1 WO 2016190100A1 JP 2016063957 W JP2016063957 W JP 2016063957W WO 2016190100 A1 WO2016190100 A1 WO 2016190100A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
wiring board
filling
glass substrate
hole
Prior art date
Application number
PCT/JP2016/063957
Other languages
English (en)
French (fr)
Inventor
晃輔 関
祐作 加藤
俊 御手洗
眞仁 六波羅
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/574,230 priority Critical patent/US10593606B2/en
Publication of WO2016190100A1 publication Critical patent/WO2016190100A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material

Definitions

  • the present disclosure relates to a wiring board and a manufacturing method, and more particularly, to a wiring board and a manufacturing method excellent in stress and heat dissipation under a high-temperature process during manufacturing.
  • a semiconductor component is usually mounted once on a wiring board for packaging (hereinafter also referred to as an interposer), and the wiring board is connected to a motherboard together with other parts.
  • a wiring board for packaging hereinafter also referred to as an interposer
  • FIG. 1 shows an example of the configuration of a wiring substrate with a through electrode in which a glass substrate is used as a core material.
  • the wiring substrate 10 with through electrodes employs a glass substrate 13 as a core material, and wiring layers 12 and 15 are formed on both surfaces thereof.
  • the glass substrate 13 is provided with a through electrode 14 filled with a conductive metal such as Cu (copper), and the wiring layers 12 and 15 are electrically connected by the through electrode 14.
  • a semiconductor component 16 is connected to the wiring layer 12.
  • the use of the glass substrate 13 as the core material enables the wiring substrate 10 with through electrodes to be miniaturized.
  • problems of stress and heat dissipation may mainly occur due to the material of the core material (glass) and the material of the through electrodes 14 (Cu in this case).
  • the CTE linear expansion coefficient
  • Cu through electrode
  • the present disclosure has been made in view of such a situation, and is intended to simultaneously solve the problems of stress and heat dissipation that may occur in a wiring substrate with a through electrode in which a glass substrate is used as a core material.
  • a wiring board includes a glass substrate as a core material and a plurality of through holes arranged with periodicity in the glass substrate, and the through holes are filled with different types. The material is filled.
  • a group of through-holes composed of a plurality of through-holes filled with different kinds of filling materials can be arranged periodically.
  • the wiring board according to one aspect of the present disclosure may further include a normal through electrode formed by filling the through hole with a first conductive material.
  • the wiring board according to one aspect of the present disclosure may further include a dummy through electrode that is not filled with filling conductivity with respect to the through hole.
  • a wiring board according to one aspect of the present disclosure is formed by filling the through hole with a second conductive material whose linear expansion coefficient is closer to glass than the first conductive material.
  • a low expansion through electrode may be further provided.
  • the first conductive material can be Cu, and the second conductive material can be W.
  • the normal through electrode and the low expansion through electrode can be arranged periodically and symmetrically.
  • the normal through electrodes and the low expansion through electrodes may be alternately arranged at the apexes of squares arranged vertically and horizontally.
  • the normal through electrode and the low expansion through electrode may be alternately arranged at the apex and center point of regular hexagons arranged without gaps.
  • the wiring board according to one aspect of the present disclosure is a heat dissipation material formed by filling a carbon-based material or a metal material having a low thermal expansion coefficient and higher thermal conductivity than glass with respect to the through hole.
  • a through electrode can be further provided.
  • the carbon-based material can be a carbon nanotube.
  • the wiring board according to one aspect of the present disclosure may further include a magnetic through electrode formed by filling the through hole with a magnetic material.
  • the magnetic material can be iron oxide, chromium oxide, cobalt, or ferrite.
  • a manufacturing method includes a through-hole forming step of forming a plurality of through-holes arranged with periodicity with respect to a glass substrate as a core material in the method for manufacturing a wiring board, For each type of filling material that fills the through-hole, a protective sheet in which only the through-hole filling the filling material is opened is formed on the glass substrate, and the filling material is filled from the opening of the protective sheet. Filling step.
  • FIG. 2 shows a configuration example of a wiring substrate with a through electrode according to an embodiment of the present disclosure.
  • the wiring substrate 20 with through electrodes employs a glass substrate 21 as a core material, and a wiring layer (not shown) is formed on at least one of both surfaces thereof.
  • a plurality of through holes (hereinafter also referred to as vias) are formed in the glass substrate 21, and each through hole is filled with a different material depending on its position and use, thereby radiating heat.
  • a through electrode 22, a low expansion through electrode 23, a normal through electrode 24, and a magnetic material through electrode 25 are formed.
  • the heat radiating through electrode 22 has a through hole filled with a carbon-based material such as carbon nanotube (CNT) having a low coefficient of thermal expansion and a higher thermal conductivity than glass.
  • a metal may be used as the material of the heat radiation through electrode 22.
  • the heat radiation through electrode 22 is formed in a state where heat radiation is required or connected to a heat radiation plate. By forming the heat radiation through electrode 22 on the glass substrate 21, the problem of heat radiation in the glass substrate 21 can be suppressed.
  • the low expansion through electrode 23 is formed by filling a through hole with a low CTE material such as W (tungsten) having a lower CTE than Cu.
  • the through electrode 24 is formed by filling a through hole with a commonly used conductive metal material such as Cu.
  • the magnetic through electrode 25 is a through hole filled with a magnetic material such as iron oxide, chromium oxide, cobalt, or ferrite.
  • the magnetic through electrode 25 is formed, for example, as a shield for suppressing the influence of a magnetic field generated from a coil or the like on a semiconductor component disposed in the vicinity thereof.
  • a through electrode group including the heat radiating through electrode 22 to the magnetic material through electrode 25 may be periodically arranged on the glass substrate 21.
  • FIG. 3 shows a step of forming two types of through-electrodes (the heat-dissipating through-electrode 22 and the normal through-electrode 24) on the glass substrate 21 in the manufacturing process of the wiring substrate 20 with through-electrodes. .
  • a through hole (via) is opened at a position where the through electrode is provided by etching with a laser or the like as shown in FIG. B.
  • a mask 31 is formed on the surface of the glass substrate 21 in which only a portion where the first type of through electrode (for example, the normal through electrode 24) is provided is opened. Fill the vias with the material of the through electrode of the eye (for example, Cu).
  • the material of the through electrode of the eye for example, Cu.
  • a filling method of the filling material a full filling method, a conformal method, or the like can be used.
  • the second type of through electrode for example, the heat dissipation through electrode 22
  • the via electrode material for example, CNT
  • the mask 32 is removed as shown in FIG. Through the above steps, the glass substrate 21 on which two types of through electrodes (the heat radiation through electrode 22 and the normal through electrode 24) are formed can be obtained.
  • the glass substrate 21 in which the 3 or more types of penetration electrode was formed can be obtained by adding the process similar to the process shown by the figure C.
  • FIG. 4 shows a modification of the wiring substrate 20 with through electrodes.
  • the through holes provided in the glass substrate 21 do not necessarily have to be used as used vias (usually through electrodes 24), and remain hollow without being filled with a filling material.
  • An unused via which is supposed to be, may be provided.
  • an insulating film 41 is formed on the surface of the glass substrate 21, the position of the used via of the insulating film 41 is opened, and the position of the unused via is closed.
  • a wiring layer is formed on the surface of the glass substrate 21, it may be formed on the insulating film 41.
  • FIG. 5 shows the arrangement of glass substrates scribed on the wafer.
  • three unit cells having a wiring area of 5 ⁇ 15 mm are formed.
  • through-electrodes having a diameter of 65 ⁇ m are arranged vertically and horizontally by about 15 ⁇ 40 with a pitch of 350 ⁇ m.
  • each unit cell corresponds to a glass substrate that becomes a core material of one wiring substrate with a through electrode.
  • FIG. 6 shows an arrangement example of the through electrodes in each unit cell.
  • FIG. 3A shows a case where only one type of through electrode (normal through electrode 24) is arranged in the unit cell
  • FIG. 2B shows two types of through electrodes (low expansion through electrode 23 and normal through electrode in the unit cell). The case where the through electrode 24) is arranged is shown.
  • the unit cell under the high temperature process in the manufacturing process is formed by alternately arranging the low expansion through electrode 23 made of W or the like and the normal through electrode 24 made of Cu or the like in the unit cell. Stress applied to the periphery can be suppressed. Therefore, as compared with the case shown in FIG. 3A, the interval between the unit cells scribed by adjacent shots can be narrowed.
  • FIG. 7A An arrangement example in the case where two types of through electrodes (low expansion through electrode 23 and normal through electrode 24) are arranged in the unit cell is as shown in FIG. 7A, the low expansion through electrode 23 and the normal through electrode. 24, alternately arranged at the apexes of squares arranged vertically and horizontally, and as shown in FIG. You may make it arrange
  • FIG. 7A shows the case where only the normal through electrode 24 is arranged
  • FIG. 7B shows the case where the low expansion through electrode 23 and the normal through electrode 24 are arranged
  • FIG. The simulation result of stress is shown.
  • the filling material of the low expansion through electrode 23 arranged on the glass substrate 21 is W
  • the filling material of the normal through electrode 24 is Cu.
  • the linear expansion coefficients of glass, W, and Cu are 7.5, 4.3, and 14.3 [ ⁇ 10 ⁇ 6 / K], respectively.
  • the diameter (65 ⁇ m) and pitch (150 ⁇ m) of the low expansion through electrode 23 and the normal through electrode 24 are the same.
  • the temperature was in the range of room temperature 25 ° C. to 180 ° C.
  • the electrical resistance of W (electrical resistivity of 52.8 [n ⁇ ⁇ m] at 20 ° C.) is high, so that the electrical characteristics are expected to deteriorate. Therefore, when considering suppression of stress and suppression of deterioration of electrical characteristics, as shown in FIG. B, the low-expansion through electrode 23 and the normal through electrode 24 (Cu 20 ° C. electrical resistivity 16.78 [n ⁇ ⁇ m] ) Is desirable.
  • FIG. 9 shows an application example of the heat radiation through electrode 22 to the heat radiation plate.
  • a heat radiation plate 51 made of metal or the like to a semiconductor component that can be a heat source or a heat radiation through electrode 22 connected to a metal wiring, the generated heat can be efficiently absorbed. It can dissipate heat. Note that the heat radiating plate 51 and the heat radiating through electrode 22, and the heat radiating through electrode 22 and the heat source do not need to be electrically connected.
  • FIG. 10 and 11 show an application example of the heat radiation through electrode 22 to the laminated glass substrate 21.
  • FIG. 10 and 11 show an application example of the heat radiation through electrode 22 to the laminated glass substrate 21.
  • a package substrate in which a glass substrate 21 and a glass cover 61 are stacked may be stacked, and the heat radiation through electrode 22 may be formed outside the package substrate. Thereby, the generated heat can be efficiently radiated.
  • the glass substrate 21 and the mold resin 62 may be laminated to form a peripheral heat radiation through electrode 22 such as a semiconductor component that can serve as a heat source. Thereby, the generated heat can be efficiently radiated.
  • FIG. 12 shows an application example of the magnetic through electrode 25.
  • a magnetic material is provided around the coil 71.
  • the through electrode 25 may be formed. Thereby, the influence on an adjacent circuit (communication IC72 grade
  • This indication can also take the following composition.
  • a glass substrate as a core material A plurality of through holes arranged with periodicity in the glass substrate, A wiring board in which the through holes are filled with different kinds of filling materials.
  • the said through hole is further provided with the low expansion
  • the first conductive material is Cu;
  • the wiring board according to (5), wherein the second conductive material is W.
  • the wiring substrate according to (5) or (6), wherein the normal through electrode and the low expansion through electrode are arranged periodically and symmetrically.
  • a filling method comprising:

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本開示は、コア材にガラス基板が用いられた貫通電極付配線基板に対する応力と放熱の問題を同時に解決することができるようにする配線基板、および製造方法に関する。 本開示の一側面である配線基板は、コア材としてのガラス基板と、前記ガラス基板に周期性を持って配列されている複数の貫通孔とを備え、前記貫通孔には、種類の異なる充填材料が充填されている。本開示の一側面である製造方法は、配線基板の製造方法において、コア材としてのガラス基板に対して周期性を持って配列されている複数の貫通孔を形成する貫通孔形成ステップと、前記貫通孔に充填する充填材料の種類毎に、前記充填材料を充填する貫通孔のみが開口されている保護シートを前記ガラス基板上に形成し、前記保護シートの開口部分から前記充填材料を充填する充填ステップとを含む。本開示は、貫通電極付ガラス基板をコア材とする配線基板に適用できる。

Description

配線基板、および製造方法
　本開示は、配線基板、および製造方法に関し、特に、製造時の高温プロセス下における応力と放熱性に優れる配線基板、および製造方法に関する。
　現在流通している電子機器には多くの半導体部品（LSIチップなど）が用いられている。
　半導体部品は、通常、パッケージ用の配線基板（以下、インターポーザとも称する）上に一旦実装され、その配線基板が他のパーツなどとともにマザーボード上に接続される。
　なお、配線基板は、従来、そのコア材にガラスエポキシから成る有機基板やシリコンから成るシリコン基板等が採用されていたが、有機基板やシリコン基板では半導体部品の微細化に追従することが徐々に困難になってきた。そこで、近年、配線の微細化が可能な、コア材にガラス基板が用いられた配線基板が登場している。
　図１は、コア材にガラス基板が用いられた貫通電極付配線基板の構成の一例を示している。同図に示されるように、貫通電極付配線基板１０は、コア材にガラス基板１３が採用されており、その両面に配線層１２，１５が形成されている。また、ガラス基板１３には、Ｃｕ（銅）などの導電性金属が充填された貫通電極１４が設けられており、貫通電極１４によって配線層１２，１５が電気的に接続されている。配線層１２には、半導体部品１６が接続されている。
　上述したように、コア材にガラス基板１３が用いられたことにより、貫通電極付配線基板１０では、配線の微細化が可能とされている。ただし、貫通電極付配線基板１０では、コア材の材料（ガラス）と、貫通電極１４の材料（いまの場合、Ｃｕ）とに起因して、主に、応力と放熱の問題が生じ得る。
　応力の問題としては、具体的には、配線層１２，１５の形成や半導体部品１６を実装する際の高温プロセス下において、ガラス基板１３と、貫通電極（Ｃｕ）１４とのCTE（線膨張率係数）に一桁異なる差異が存在することによって発生する応力により、ガラス基板１３にクラックが発生し得ることが挙げられる。
　ガラスのCTE：　７．５［１０－６／Ｋ］
　　ＣｕのCTE：１４．３［１０－６／Ｋ］
　放熱の問題としては、具体的には、ガラスはシリコンに比較して放熱性が低いので、シリコン基板を用いていた場合には放熱できていた発熱が、ガラス基板を用いた場合には適切に放熱することができずに不具合の原因となってしまうことが挙げられる。
　シリコンの熱膨張率：１８８［Ｗ／ｍＫ］
　　ガラスの熱膨張率：　　１［Ｗ／ｍＫ］
　なお、応力の問題に対処する方法としては、ガラス基板に形成する貫通電極の材料として、ガラスとCTE差が小さい、金属粒子と樹脂バインダと溶剤から成る金属ペーストを採用する方法が提案されている（例えば、特許文献１参照）。
　また、放熱の問題に対処する方法としては、電気的接続経路として機能する能動貫通電極の他に、熱放散経路として機能するダミー貫通電極を設ける方法が提案されている（例えば、特許文献２参照）。
特開２０１２－１１９６１１号公報 特表２０１３－５１８４３３号公報
　上述したように、コア材にガラス基板が用いられた貫通電極付配線基板に生じ得る応力と放熱の問題は、個別には対処する方法が存在するものの、それらは単純に組み合わせることができないので、応力と放熱の問題を同時に解決できる方法の出現が望まれている。
　本開示はこのような状況に鑑みてなされたものであり、コア材にガラス基板が用いられた貫通電極付配線基板に生じ得る応力と放熱の問題を同時に解決できるようにするものである。
　本開示の一側面である配線基板は、コア材としてのガラス基板と、前記ガラス基板に周期性を持って配列されている複数の貫通孔とを備え、前記貫通孔には、種類の異なる充填材料が充填されている。
　前記ガラス基板には、種類の異なる充填材料が充填された複数の貫通孔から成る貫通孔群が周期的に配列されているようにすることができる。
　本開示の一側面である配線基板は、前記貫通孔に対して第１の導電性材料が充填されることにより形成されている通常貫通電極をさらに備えることができる。
　本開示の一側面である配線基板は、前記貫通孔に対して充填導電性が充填されていないダミー貫通電極をさらに備えることができる。
　本開示の一側面である配線基板は、前記貫通孔に対して、線膨張係数が前記第１の導電性材料よりもガラスに近い第２の導電性材料が充填されることにより形成されている低膨張貫通電極をさらに備えることができる。
　前記第１の導電性材料はＣｕとすることができ、前記第２の導電性材料はＷとすることができる。
　前記通常貫通電極と前記低膨張貫通電極は、周期的かつ対称性を持って配列されているようにすることができる。
　前記通常貫通電極と前記低膨張貫通電極は、縦横に配列された正方形の頂点に交互に配列されているようにすることができる。
　前記通常貫通電極と前記低膨張貫通電極は、隙間なく配列された正六角形の頂点および中心点に交互に配列されているようにすることができる。
　本開示の一側面である配線基板は、前記貫通孔に対して、熱膨張率が低く、ガラスよりも熱伝導率が高いカーボン系材料または金属材料が充填されることにより形成されている放熱用貫通電極をさらに備えることができる。
　前記カーボン系材料はカーボンナノチューブとすることができる。
　本開示の一側面である配線基板は、前記貫通孔に対して、磁性体材料が充填されることにより形成されている磁性体貫通電極をさらに備えることができる。
　前記磁性体材料は酸化鉄、酸化クロム、コバルト、またはフェライトとすることができる。
　本開示の一側面である製造方法は、配線基板の製造方法において、コア材としてのガラス基板に対して周期性を持って配列されている複数の貫通孔を形成する貫通孔形成ステップと、前記貫通孔に充填する充填材料の種類毎に、前記充填材料を充填する貫通孔のみが開口されている保護シートを前記ガラス基板上に形成し、前記保護シートの開口部分から前記充填材料を充填する充填ステップとを含む。
　本開示の一側面によれば、コア材にガラス基板が用いられた貫通電極付配線基板に対する応力と放熱の問題を同時に解決することができる。
コア材にガラス基板が用いられた貫通電極付配線基板の構成の一例を示す断面図である。 本開示を適用した貫通電極付配線基板の構成例を示す断面図である。 本開示を適用した貫通電極付配線基板の製造方法を説明する図である。 本開示を適用した貫通電極付配線基板の製造方法を説明する図である。 ウェハ上にスクライブされるガラス基板の配置を示す図である。 単位セルにおける貫通電極の配置例を示す図である。 単位セルにおける貫通電極の配置の変形例を示す図である。 ２種類の貫通電極を配置した場合の応力のシミュレーション結果を示す図である。 放熱用貫通電極の適用例を示す図である。 放熱用貫通電極の適用例を示す図である。 放熱用貫通電極の適用例を示す図である。 磁性体貫通電極の適用例を示す図である。
　以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
　＜本開示の実施の形態である貫通電極付配線基板の構成例＞
　図２は、本開示の実施の形態である貫通電極付配線基板の構成例を示している。
　貫通電極付配線基板２０は、コア材にガラス基板２１が採用されており、その両面の少なくとも一方に配線層（不図示）が形成されている。また、ガラス基板２１には、複数の貫通孔（以下、ビアとも称される）が形成されており、各貫通孔にはその位置や用途に応じて異なる材料が充填されることにより、放熱用貫通電極２２、低膨張貫通電極２３、通常貫通電極２４、および磁性体貫通電極２５が形成されている。
　放熱用貫通電極２２は、熱膨張率が低く、ガラスよりも熱伝導率が高いカーボンナノチューブ(CNT)等のカーボン系材料が貫通孔に充填されたものである。ただし、放熱用貫通電極２２の材料として金属を用いてもよい。放熱用貫通電極２２は、放熱が必要な箇所や、放熱プレートに接続された状態に形成される。放熱用貫通電極２２をガラス基板２１に形成することにより、ガラス基板２１における放熱の問題を抑止することができる。
　低膨張貫通電極２３は、Ｃｕに比較してCTEが低いＷ（タングステン）等の低CTE材料が貫通孔に充填されたものである。通常貫通電極２４は、Ｃｕなどの一般に使用される伝導性金属材料が貫通孔に充填されたものである。低膨張貫通電極２３と通常貫通電極２４をガラス基板２１に均等に配置することにより、ガラス基板２１に対する応力の問題を抑止することができる。
　磁性体貫通電極２５は、酸化鉄、酸化クロム、コバルト、フェライト等の磁性体材料が貫通孔に充填されたものである。磁性体貫通電極２５は、例えば、コイルなどから発生された磁界の、その近傍に配置されている半導体部品に対する影響を抑止するためのシールドとして形成される。なお、放熱用貫通電極２２乃至磁性体貫通電極２５から成る貫通電極群を、ガラス基板２１に周期的に配置するようにしてもよい。
　＜本開示の実施の形態である貫通電極付配線基板の製造方法＞
　次に、図３は、貫通電極付配線基板２０の製造工程のうち、ガラス基板２１に対して２種類の貫通電極（放熱用貫通電極２２および通常貫通電極２４）を形成する工程を示している。
　同図Ａに示されるガラス基板２１に対し、同図Ｂに示されるように、レーザなどによりエッチングによって、貫通電極を設ける位置に貫通孔（ビア）を開口する。
　次に、同図Ｃに示されるように、ガラス基板２１に表面に、１種類目の貫通電極（例えば、通常貫通電極２４）を設ける箇所のみが開口されたマスク３１を形成して、１種類目の貫通電極の材料（例えば、Ｃｕ）をビアに充填させる。なお、充填材料の充填方法は、フルフィリング法、コンフォーマル法などを用いることができる。
　次に、マスク３１を除去してから、同図Ｄに示されるように、ガラス基板２１に表面に、２種類目の貫通電極（例えば、放熱用貫通電極２２）を設ける箇所のみが開口されたマスク３２を形成し、２種類目の貫通電極の材料（例えば、CNT）をビアに充填させる。
　最後に、同図Ｅに示されるように、マスク３２を除去する。以上の工程により、２種類の貫通電極（放熱用貫通電極２２および通常貫通電極２４）が形成されたガラス基板２１を得ることができる。
　なお、同図Ｃに示された工程と同様の工程を追加することにより、３種類以上の貫通電極が形成されたガラス基板２１を得ることができる。
　＜本開示の実施の形態である貫通電極付配線基板の変形例＞
　次に、図４は、貫通電極付配線基板２０の変形例を示している。同図に示される変形例のように、ガラス基板２１に設けた貫通孔は必ずしも全てを使用ビア（通常貫通電極２４など）として使用しなくてもよく、充填材料を充填することなく空洞のままとされている未使用ビアを設けてもよい。なお、ガラス基板２１の表面には絶縁膜４１が形成されており、絶縁膜４１の使用ビアの位置は開口され、未使用ビアの位置は閉じられている。ガラス基板２１の表面に配線層を形成する場合、この絶縁膜４１の上に形成すればよい。
　＜充填材料が異なる貫通電極の配置について＞
　次に、充填材料が異なる貫通電極の配置について説明する。
　図５は、ウェハ上にスクライブされるガラス基板の配置を示している。同図の場合、８インチのウェハのデバイス有効エリアに、２１．８ｍｍ角のショットが２５（＝５×５）個分配置されている。各ショットの中には、５×１５ｍｍの配線エリアを有する３つの単位セルが形成される。各単位セルには、直径６５μｍの貫通電極がピッチ３５０μｍで約１５×４０本分縦横に配置される。ここでは、各単位セルが１枚の貫通電極付配線基板のコア材となるガラス基板に相当する。
　図６は、各単位セルにおける貫通電極の配置例を示している。同図Ａは、単位セルに１種類の貫通電極（通常貫通電極２４）だけを配置する場合を示しており、同図Ｂは、単位セルに２種類の貫通電極（低膨張貫通電極２３および通常貫通電極２４）を配置する場合を示している。
　同図Ｂに示されるように、単位セルにＷなどから成る低膨張貫通電極２３と、Ｃｕなどから成る通常貫通電極２４を交互に配置することにより、製造工程のうちの高温プロセス下における単位セル周辺にかかる応力を抑えることができる。したがって、同図Ａに示される場合に比較して、隣り合うショットにそれぞれスクライブされる単位セルどうしの間隔を狭めることができる。
　なお、単位セルに２種類の貫通電極（低膨張貫通電極２３および通常貫通電極２４）を配置する場合の配置例は、図７のＡに示されるように、低膨張貫通電極２３と通常貫通電極２４を交互に、縦横に並べられた正方形の頂点に配置する他、図７のＢに示されるように、低膨張貫通電極２３と通常貫通電極２４を交互に、隙間なく敷き詰められた正六角形の頂点とその中心に配置するようにしてもよい。
　次に、ガラス基板２１に２種類の貫通電極（低膨張貫通電極２３および通常貫通電極２４）を配置した場合の応力分布のシミュレーション結果について図８を参照して説明する。
　なお、同図Ａは通常貫通電極２４のみを配置した場合、同図Ｂは低膨張貫通電極２３および通常貫通電極２４を配置した場合、同図Ｃは低膨張貫通電極２３のみを配置した場合の応力のシミュレーション結果を示している。
　ただし、シミュレーション条件として、ガラス基板２１に配置される低膨張貫通電極２３の充填材料はＷ、通常貫通電極２４の充填材料はＣｕとしている。ガラス、Ｗ、およびＣｕの線膨張係数は、それぞれ７．５，４．３，１４．３[×１０－６／Ｋ]である。低膨張貫通電極２３および通常貫通電極２４の直径（６５μｍ）とピッチ（１５０μｍ）は共通とする。温度は、常温２５℃から１８０℃の範囲とした。
　同図Ａが示す通常貫通電極２４のみの場合に比較して、同図Ｂが示す低膨張貫通電極２３および通常貫通電極２４の場合と同図Ｃが示す低膨張貫通電極２３のみ場合では、応力の広がりが抑えられていることがわかる。したがって、同図Ｂが示すように低膨張貫通電極２３および通常貫通電極２４を配置すれば、ガラス基板作製における高温プロセス下で、単位セル周辺にかかる応力を抑えることができ、ウェハ上における単位セル間のピッチを狭めて配列できることがわかる。
　なお、同図Ｃが示す低膨張貫通電極２３のみ場合では、Ｗの電気抵抗（２０℃の電気抵抗率５２．８［ｎΩ・ｍ］）が高いので、電気特性の低下が予想される。したがって、応力の抑止と電気特性低下の抑止を考慮した場合、同図Ｂが示すように低膨張貫通電極２３および通常貫通電極２４（Ｃｕの２０℃の電気抵抗率１６．７８［ｎΩ・ｍ］）を配置することが望ましい。
　＜放熱用貫通電極２２の適用例＞
　次に、放熱用貫通電極２２の適用例について説明する。
　図９は、放熱プレートに対する放熱用貫通電極２２の適用例を示している。同図に示されるように、金属などから成る放熱プレート５１に対して、熱源となり得る半導体部品や金属配線に接続されている放熱用貫通電極２２を接続することにより、生じた熱を効率的に放熱することができる。なお、放熱プレート５１と放熱用貫通電極２２、放熱用貫通電極２２と熱源とは、電気的に接続されている必要はない。
　図１０および図１１は、積層されたガラス基板２１に対する放熱用貫通電極２２の適用例を示している。
　図１０に示されるように、ガラス基板２１とガラスカバー６１を重ねたパッケージ基板を積層し、パッケージ基板外側に放熱用貫通電極２２を形成するようにしてもよい。これにより、生じた熱を効率的に放熱することができる。
　また、図１１に示されるように、ガラス基板２１とモールド樹脂６２を積層し、熱源となり得る半導体部品等の周辺の放熱用貫通電極２２を形成してもよい。これにより、生じた熱を効率的に放熱することができる。
　＜磁性体貫通電極２５の適用例＞
　次に、図１２は、磁性体貫通電極２５の適用例を示している。同図に示されるように、通電結合通信を行うためにコイル７１および通信ＩＣ７２が搭載されているガラス基板２１が積層されていて基板間通信が行われる構成の場合、コイル７１の周囲に磁性体貫通電極２５を形成してもよい。これにより、コイル７１から生じた磁界による、隣接回路（通信ＩＣ７２等）への影響を抑止することができる。
　なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　本開示は以下のような構成も取ることができる。
（１）
　コア材としてのガラス基板と、
　前記ガラス基板に周期性を持って配列されている複数の貫通孔とを備え、
　前記貫通孔には、種類の異なる充填材料が充填されている
　配線基板。
（２）
　前記ガラス基板には、種類の異なる充填材料が充填された複数の貫通孔から成る貫通孔群が周期的に配列されている
　前記（１）に記載の配線基板。
（３）
　前記貫通孔に対して第１の導電性材料が充填されることにより形成されている通常貫通電極を
　さらに備える前記（１）または（２）に記載の配線基板。
（４）
　前記貫通孔に対して充填導電性が充填されていないダミー貫通電極を
　さらに備える前記（１）から（３）のいずれかに記載の配線基板。
（５）
　前記貫通孔に対して、線膨張係数が前記第１の導電性材料よりもガラスに近い第２の導電性材料が充填されることにより形成されている低膨張貫通電極を
　さらに備える前記（１）から（４）のいずれかに記載の配線基板。
（６）
　前記第１の導電性材料はＣｕであり、
　前記第２の導電性材料はＷである
　前記（５）に記載の配線基板。
（７）
　前記通常貫通電極と前記低膨張貫通電極は、周期的かつ対称性を持って配列されている
　前記（５）または（６）に記載の配線基板。
（８）
　前記通常貫通電極と前記低膨張貫通電極は、縦横に配列された正方形の頂点に交互に配列されている
　前記（５）から（７）のいずれかに記載の配線基板。
（９）
　前記通常貫通電極と前記低膨張貫通電極は、隙間なく配列された正六角形の頂点および中心点に交互に配列されている
　前記（５）から（７）のいずれかに記載の配線基板。
（１０）
　前記貫通孔に対して、熱膨張率が低く、ガラスよりも熱伝導率が高いカーボン系材料または金属材料が充填されることにより形成されている放熱用貫通電極を
　さらに備える前記（１）から（９）のいずれかに記載の配線基板。
（１１）
　前記カーボン系材料はカーボンナノチューブである
　前記（１０）に記載の配線基板。
（１２）
　前記貫通孔に対して、磁性体材料が充填されることにより形成されている磁性体貫通電極を
　さらに備える前記（１）から（１１）のいずれかに記載の配線基板。
（１３）
　前記磁性体材料は酸化鉄、酸化クロム、コバルト、またはフェライトである
　前記（１２）に記載の配線基板。
（１４）
　配線基板の製造方法において、
　コア材としてのガラス基板に対して周期性を持って配列されている複数の貫通孔を形成する貫通孔形成ステップと、
　前記貫通孔に充填する充填材料の種類毎に、前記充填材料を充填する貫通孔のみが開口されている保護シートを前記ガラス基板上に形成し、前記保護シートの開口部分から前記充填材料を充填する充填ステップと
　を含む製造方法。
　２０　貫通電極付配線基板，　２１　ガラス基板，　２２　放熱用貫通電極基板，　２３　低膨張貫通電極，　２４　通常貫通電極，　２５　磁性体貫通電極，　５１　放熱プレート，　６２　モールド樹脂，　７１　コイル，　７２　通信ＩＣ

Claims (14)

  1. 　コア材としてのガラス基板と、
    　前記ガラス基板に周期性を持って配列されている複数の貫通孔とを備え、
    　前記貫通孔には、種類の異なる充填材料が充填されている
    　配線基板。
  2. 　前記ガラス基板には、種類の異なる充填材料が充填された複数の貫通孔から成る貫通孔群が周期的に配列されている
    　請求項１に記載の配線基板。
  3. 　前記貫通孔に対して第１の導電性材料が充填されることにより形成されている通常貫通電極を
    　さらに備える請求項２に記載の配線基板。
  4. 　前記貫通孔に対して充填導電性が充填されていないダミー貫通電極を
    　さらに備える請求項２に記載の配線基板。
  5. 　前記貫通孔に対して、線膨張係数が前記第１の導電性材料よりもガラスに近い第２の導電性材料が充填されることにより形成されている低膨張貫通電極を
    　さらに備える請求項３に記載の配線基板。
  6. 　前記第１の導電性材料はＣｕであり、
    　前記第２の導電性材料はＷである
    　請求項５に記載の配線基板。
  7. 　前記通常貫通電極と前記低膨張貫通電極は、周期的かつ対称性を持って配列されている
    　請求項５に記載の配線基板。
  8. 　前記通常貫通電極と前記低膨張貫通電極は、縦横に配列された正方形の頂点に交互に配列されている
    　請求項７に記載の配線基板。
  9. 　前記通常貫通電極と前記低膨張貫通電極は、隙間なく配列された正六角形の頂点および中心点に交互に配列されている
    　請求項７に記載の配線基板。
  10. 　前記貫通孔に対して、熱膨張率が低く、ガラスよりも熱伝導率が高いカーボン系材料または金属材料が充填されることにより形成されている放熱用貫通電極を
    　さらに備える請求項２に記載の配線基板。
  11. 　前記カーボン系材料はカーボンナノチューブである
    　請求項１０に記載の配線基板。
  12. 　前記貫通孔に対して、磁性体材料が充填されることにより形成されている磁性体貫通電極を
    　さらに備える請求項２に記載の配線基板。
  13. 　前記磁性体材料は酸化鉄、酸化クロム、コバルト、またはフェライトである
    　請求項１２に記載の配線基板。
  14. 　配線基板の製造方法において、
    　コア材としてのガラス基板に対して周期性を持って配列されている複数の貫通孔を形成する貫通孔形成ステップと、
    　前記貫通孔に充填する充填材料の種類毎に、前記充填材料を充填する貫通孔のみが開口されている保護シートを前記ガラス基板上に形成し、前記保護シートの開口部分から前記充填材料を充填する充填ステップと
    　を含む製造方法。
PCT/JP2016/063957 2015-05-25 2016-05-11 配線基板、および製造方法 WO2016190100A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/574,230 US10593606B2 (en) 2015-05-25 2016-05-11 Wiring board, and manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015105192A JP2016219683A (ja) 2015-05-25 2015-05-25 配線基板、および製造方法
JP2015-105192 2015-05-25

Publications (1)

Publication Number Publication Date
WO2016190100A1 true WO2016190100A1 (ja) 2016-12-01

Family

ID=57394018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/063957 WO2016190100A1 (ja) 2015-05-25 2016-05-11 配線基板、および製造方法

Country Status (3)

Country Link
US (1) US10593606B2 (ja)
JP (1) JP2016219683A (ja)
WO (1) WO2016190100A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6263286B1 (ja) * 2017-01-13 2018-01-17 日本特殊陶業株式会社 スパークプラグの製造方法
US11222877B2 (en) * 2017-09-29 2022-01-11 Intel Corporation Thermally coupled package-on-package semiconductor packages
JP2019204921A (ja) * 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076538A (ja) * 2000-08-25 2002-03-15 Otari Kk 電磁障害を低減したプリント配線板及びそれを使用した電子機器
JP2007059874A (ja) * 2005-07-29 2007-03-08 Sanyo Electric Co Ltd 回路装置
JP2013008940A (ja) * 2011-05-26 2013-01-10 Napura:Kk 電子機器用基板及び電子機器
JP2013538010A (ja) * 2010-09-23 2013-10-07 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド 集積化された受動素子と電力増幅器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
US8377576B2 (en) * 2005-05-11 2013-02-19 Inframat Corporation Magnetic composites and methods of making and using
US7683266B2 (en) 2005-07-29 2010-03-23 Sanyo Electric Co., Ltd. Circuit board and circuit apparatus using the same
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
JP4577525B2 (ja) * 2007-05-31 2010-11-10 東芝ライテック株式会社 照明装置
US8294261B2 (en) 2010-01-29 2012-10-23 Texas Instruments Incorporated Protruding TSV tips for enhanced heat dissipation for IC devices
JP2012119611A (ja) 2010-12-03 2012-06-21 Asahi Glass Co Ltd 貫通電極基板の製造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076538A (ja) * 2000-08-25 2002-03-15 Otari Kk 電磁障害を低減したプリント配線板及びそれを使用した電子機器
JP2007059874A (ja) * 2005-07-29 2007-03-08 Sanyo Electric Co Ltd 回路装置
JP2013538010A (ja) * 2010-09-23 2013-10-07 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド 集積化された受動素子と電力増幅器
JP2013008940A (ja) * 2011-05-26 2013-01-10 Napura:Kk 電子機器用基板及び電子機器

Also Published As

Publication number Publication date
US10593606B2 (en) 2020-03-17
JP2016219683A (ja) 2016-12-22
US20180145004A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US8022532B2 (en) Interposer and semiconductor device
TWI496259B (zh) 封裝裝置及其製造方法
TWI405309B (zh) 散熱基板及其製造方法
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
TW201721776A (zh) 電子構件封裝以及包含該封裝的電子裝置
JP2016051834A (ja) プリント配線基板およびその製造方法
US20140041907A1 (en) Core substrate and printed circuit board using the same
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
CN105074917A (zh) 用于射频多芯片集成电路封装的电磁干扰外壳
WO2016190100A1 (ja) 配線基板、および製造方法
US20100132982A1 (en) Package substrate including solder resist layer having pattern parts and method of fabricating the same
US11121054B2 (en) Module
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
WO2016157478A1 (ja) 配線基板および電子装置
TW202226471A (zh) 使用一蓋子與硬化結構封裝堆疊基板及積體電路晶粒
JP2013214568A (ja) 配線基板及び配線基板の製造方法
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
WO2022184131A1 (zh) 电路板组件及其制造方法和电子设备
JP2011077075A (ja) 発熱性電子素子内蔵のモジュール基板及びその製造方法
JP2007059874A (ja) 回路装置
JP2009129960A (ja) 半導体装置およびその製造方法
CN108461405B (zh) 线路载板及其制造方法
JP5182827B2 (ja) 電子基板中の信頼性ある積層ビアのための組込み抑制ディスク

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16799808

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15574230

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16799808

Country of ref document: EP

Kind code of ref document: A1