JP2011511436A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011511436A5 JP2011511436A5 JP2010543474A JP2010543474A JP2011511436A5 JP 2011511436 A5 JP2011511436 A5 JP 2011511436A5 JP 2010543474 A JP2010543474 A JP 2010543474A JP 2010543474 A JP2010543474 A JP 2010543474A JP 2011511436 A5 JP2011511436 A5 JP 2011511436A5
- Authority
- JP
- Japan
- Prior art keywords
- disk
- suppression
- substrate
- restraining
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001629 suppression Effects 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 7
- 230000000452 restraining Effects 0.000 claims 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 3
- 229910052802 copper Inorganic materials 0.000 claims 3
- 239000010949 copper Substances 0.000 claims 3
- 239000011347 resin Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
- 238000003475 lamination Methods 0.000 claims 1
Claims (12)
- 基板を含む基板ビア構造体であって、
前記基板は、
各ビアがランド内に配置された複数の積層されたビアと、
前記複数の積層されたビアの少なくとも一つを取り巻く少なくとも一つの抑制ディスクであって、前記基板ビア構造体の面内変形を抑制する、前記抑制ディスクとを含み、
前記抑制ディスクと前記ビアとの間に絶縁ギャップを含む、基板ビア構造体。 - 前記抑制ディスクは、前記抑制ディスクが2つの樹脂層の間に配置されるように組み込まれる、請求項1に記載の構造体。
- 前記抑制ディスクは銅である、請求項2に記載の構造体。
- 前記抑制ディスクはほぼ円環状である、請求項3に記載の構造体。
- 前記抑制ディスクは方形状である、請求項3に記載の構造体。
- 前記抑制ディスクの形状は、設計パラメータと接続回路がかける抑制とに応じて変えられる、請求項2に記載の構造体。
- 前記積層されたビアは銅ビアである、請求項1に記載の構造体。
- ビア積層の面内変形を抑制する方法であって、
基板中に、各ビアがランド内に配置されたビア積層を生成するステップと、
抑制ディスクを生成するステップと、
前記ビア積層の面内変形を抑制するため、前記ビアのランドを取り巻くように、前記抑制ディスクを組み込むステップとを含み、
前記組み込むステップは、前記抑制ディスクの内径と前記ビアのランドとの間に絶縁ギャップを生成するステップを含む、方法。 - 前記組み込むステップは、2つの樹脂層の間に前記抑制ディスクを配置するステップを含む、請求項8に記載の方法。
- 前記抑制ディスクを生成するステップは、前記抑制ディスクを銅で生成するステップを含む、請求項8に記載の方法。
- 前記抑制ディスクを生成するステップは、円環状ディスクを生成するステップをさらに含む、請求項10に記載の方法。
- 前記抑制ディスクを生成するステップは、前記基板中の利用可能なスペースに適合するように、前記抑制ディスクの形状を調整するステップをさらに含む、請求項10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/020,561 US20090189289A1 (en) | 2008-01-27 | 2008-01-27 | Embedded constrainer discs for reliable stacked vias in electronic substrates |
US12/020,561 | 2008-01-27 | ||
PCT/EP2009/050585 WO2009124785A1 (en) | 2008-01-27 | 2009-01-20 | Embedded constrainer discs for reliable stacked vias in electronic substrates |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011511436A JP2011511436A (ja) | 2011-04-07 |
JP2011511436A5 true JP2011511436A5 (ja) | 2012-08-23 |
JP5182827B2 JP5182827B2 (ja) | 2013-04-17 |
Family
ID=40898382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010543474A Expired - Fee Related JP5182827B2 (ja) | 2008-01-27 | 2009-01-20 | 電子基板中の信頼性ある積層ビアのための組込み抑制ディスク |
Country Status (8)
Country | Link |
---|---|
US (1) | US20090189289A1 (ja) |
EP (1) | EP2238620B1 (ja) |
JP (1) | JP5182827B2 (ja) |
KR (1) | KR101285030B1 (ja) |
CN (1) | CN101926000A (ja) |
AT (1) | ATE521989T1 (ja) |
TW (1) | TW200947657A (ja) |
WO (1) | WO2009124785A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI449152B (zh) * | 2011-12-21 | 2014-08-11 | Ind Tech Res Inst | 半導體元件堆疊結構 |
US11270955B2 (en) * | 2018-11-30 | 2022-03-08 | Texas Instruments Incorporated | Package substrate with CTE matching barrier ring around microvias |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172264A (ja) * | 1994-12-20 | 1996-07-02 | Hitachi Chem Co Ltd | 多層配線板および金属箔張り積層板の製造法 |
JP4204150B2 (ja) * | 1998-10-16 | 2009-01-07 | パナソニック株式会社 | 多層回路基板 |
TW430935B (en) * | 1999-03-19 | 2001-04-21 | Ind Tech Res Inst | Frame type bonding pad structure having a low parasitic capacitance |
JP4052434B2 (ja) * | 2001-02-05 | 2008-02-27 | Tdk株式会社 | 多層基板及びその製造方法 |
JP2003163453A (ja) * | 2001-11-27 | 2003-06-06 | Matsushita Electric Works Ltd | 多層配線板の製造方法及び多層配線板 |
JP2005011883A (ja) | 2003-06-17 | 2005-01-13 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置および配線基板の製造方法 |
JP2005019730A (ja) * | 2003-06-26 | 2005-01-20 | Kyocera Corp | 配線基板およびそれを用いた電子装置 |
KR20050072881A (ko) * | 2004-01-07 | 2005-07-12 | 삼성전자주식회사 | 임피던스 정합 비아 홀을 구비하는 다층기판 |
JP2005251792A (ja) * | 2004-03-01 | 2005-09-15 | Fujitsu Ltd | 配線基板およびその製造方法 |
US7523545B2 (en) | 2006-04-19 | 2009-04-28 | Dynamic Details, Inc. | Methods of manufacturing printed circuit boards with stacked micro vias |
JP2008124398A (ja) * | 2006-11-15 | 2008-05-29 | Shinko Electric Ind Co Ltd | 半導体パッケージおよびその製造方法 |
-
2008
- 2008-01-27 US US12/020,561 patent/US20090189289A1/en not_active Abandoned
-
2009
- 2009-01-05 TW TW098100116A patent/TW200947657A/zh unknown
- 2009-01-20 CN CN2009801029748A patent/CN101926000A/zh active Pending
- 2009-01-20 AT AT09731078T patent/ATE521989T1/de not_active IP Right Cessation
- 2009-01-20 EP EP09731078A patent/EP2238620B1/en not_active Not-in-force
- 2009-01-20 KR KR1020107016530A patent/KR101285030B1/ko not_active IP Right Cessation
- 2009-01-20 WO PCT/EP2009/050585 patent/WO2009124785A1/en active Application Filing
- 2009-01-20 JP JP2010543474A patent/JP5182827B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013016264A3 (en) | Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication | |
WO2012003280A3 (en) | Bumpless build-up layer package design with an interposer | |
WO2013074484A3 (en) | Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods | |
WO2012027075A3 (en) | Bumpless build-up layer package with a pre-stacked microelectronic devices | |
JP2012134500A5 (ja) | ||
JP2015109449A5 (ja) | ||
US20140239490A1 (en) | Packaging substrate and fabrication method thereof | |
SG192320A1 (en) | Semiconductor devices with copper interconnects and methods for fabricating same | |
JP2012038996A5 (ja) | ||
WO2013003695A3 (en) | Bumpless build-up layer package warpage reduction | |
JP2012129505A5 (ja) | ||
JP2016511542A5 (ja) | ||
JP2014049476A5 (ja) | ||
JP2016513364A5 (ja) | ||
JP2014022465A5 (ja) | ||
JP2018538697A5 (ja) | ||
JP2011176279A5 (ja) | ||
JP2014049477A5 (ja) | ||
JP2012134329A5 (ja) | ||
WO2013137710A8 (en) | Microelectronic device attachment on a reverse microelectronic package | |
JP2013069807A5 (ja) | ||
JP2011192973A5 (ja) | トランジスタの作製方法 | |
JP2011009723A5 (ja) | ||
JP2014501448A5 (ja) | ||
JP2010205849A5 (ja) |