KR101285030B1 - 전자 기판들에서 신뢰할 수 있는 스택된 비아들을 위한 매립된 제한 디스크들 - Google Patents

전자 기판들에서 신뢰할 수 있는 스택된 비아들을 위한 매립된 제한 디스크들 Download PDF

Info

Publication number
KR101285030B1
KR101285030B1 KR1020107016530A KR20107016530A KR101285030B1 KR 101285030 B1 KR101285030 B1 KR 101285030B1 KR 1020107016530 A KR1020107016530 A KR 1020107016530A KR 20107016530 A KR20107016530 A KR 20107016530A KR 101285030 B1 KR101285030 B1 KR 101285030B1
Authority
KR
South Korea
Prior art keywords
substrate
disk
plane deformation
stacked vias
disc
Prior art date
Application number
KR1020107016530A
Other languages
English (en)
Other versions
KR20100111280A (ko
Inventor
스리 스리-자얀타
데이비드 존 러셀
카란 케이커
데이비드 퀘스타드
더글라스 올리버 파월
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100111280A publication Critical patent/KR20100111280A/ko
Application granted granted Critical
Publication of KR101285030B1 publication Critical patent/KR101285030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

스택된 바이들을 위한 기판 비아 구조가 개시되는데, 이 구조는 각각의 비아가 하나의 랜딩 상에 배치되는 복수의 스택된 비아들; 및 적어도 하나의 비아를 둘러싸고, 상기 기판 비아 구조의 인-플레인 변형(in-plane deformation)을 제한(constrain)하기 위한, 적어도 하나의 제한 디스크(constrainer disc)를 포함한다. 상기 제한 디스크는 두 층의 레진(resin) 사이에 배치되도록 매립된다. 상기 제한 디스크들은 구리로 이루어질 수 있다. 상기 제한 디스크는 원형 또는 정방형일 수 있다. 바람직하게는, 상기 제한 디스크와 상기 비아 사이에는 유전체 갭이 있다.

Description

전자 기판들에서 신뢰할 수 있는 스택된 비아들을 위한 매립된 제한 디스크들{EMBEDDED CONSTRAINER DISCS FOR RELIABLE STACKED VIAS IN ELECTRONIC SUBSTRATES}
개시되는 발명은 넓게는 전자 모듈 분야와 관련되고, 더 상세하게는 전자 모듈들에서 스택된 비아들을 통한 전기적 연결 분야와 관련된다.
도 1은 전자 모듈의 두 개의 핵심 컴포넌트들을 보여준다. 칩은 전자 회로들이 제조된 실리콘으로 이루어진다. 기판은 구리 배선들이 매립된 유기 재료들로 이루어진다. 기판은 마더보드 상에서 외부의 전자 회로들에 칩을 접합시킬 수 있도록 한다.
칩과 기판 사이의 연결 점들(붕괴 제어형 칩 연결들(controlled collapse chip connections, "C4들")의 밀도는 중요한 파라미터이다. 다수의 C4들은 마더보드에 대한 필요한 전기적 연결들을 달성하기 위해 다수의 빌드-업층들(build-up layers)을 필요로 한다. 도 1은 배선을 완성하기 위해 필요한 스택된 비아(stacked via) 및 스태거된 비아(staggered via)를 보여준다. 스택된 비아는 스태거된 비아에 비해 20% 이상의 연결 밀도(connection density)를 달성할 수 있도록 한다.
도 2는 스택된 비아 및 도금된 관통 홀(plated through hole, PTH)에 관한 종래 기술을 보여준다. 상기 빌드-업층 내의 구리 배선들은 상기 스택된 비아 주위를 둘러싸고, 그것들의 공간 분포는 어떤 특정 설계 규칙이 없이 랜덤하게 변할 수 있음을 알 수 있다. 칩 모듈을 구성하기 위해 사용된 여러 가지 재료들의 열팽창계수(coefficient of thermal expansion, CTE)는 정합(match)되지 않고 또한 그 모듈 내에 열기계적 스트레스들(thermomechanical stresses)을 발생시키는 것으로 알려져 있다. 전자 모듈의 반복되는 열 싸이클링은 열기계적으로 발생되어 누적된 변형(strain)으로 인해 비아 인터페이스 영역들에서 고장을 보인다. 비아 스택은 상기 CTE-발생 열기계적 스트레스들에 의해 X-Y 평면뿐만 아니라 Z-축을 따라서 변형된다.
요컨대, 발명의 일 측면에 따라, 스택된 비아들을 위한 기판 비아 구조는, 각각의 비아가 하나의 랜딩(a landing) 상에 배치되는 복수의 스택된 비아들; 및 적어도 하나의 비아를 둘러싸고, 상기 기판 비아 구조의 인-플레인 변형(in-plane deformation)을 제한(constrain)하기 위한, 적어도 하나의 제한 디스크(constrainer disc)를 포함한다. 상기 제한 디스크는 두 층의 레진(resin) 사이에 배치되도록 매립(embed)된다. 상기 제한 디스크들은 구리로 이루어질 수 있다. 상기 제한 디스크들은 원형 또는 정방형일 수 있다. 바람직하게는, 상기 제한 디스크와 상기 비아 사이에는 유전체 갭(dielectric gap)이 있다.
본 발명의 일 실시예에 따라, 비아 스택의 인-플레인 변형을 제한하기 위한 방법은, 기판 상에, 각각의 비아가 하나의 랜딩 상에 배치되는 비아 스택을 생성하는 단계; 제한 디스크를 생성하는 단계; 및 상기 제한 디스크가 상기 비아가 배치된 랜딩을 둘러싸도록 상기 제한 디스크를 매립하는 단계를 포함한다.
앞에서의 그리고 기타의 예시적인 목적들, 측면들, 및 이점들을 기술하기 위해, 도면들을 참조하여 발명의 예시적인 실시예에 관한 이하의 상세한 설명을 사용할 수 있다.
도 1은 종래 기술에 따른 기본 전자 모듈을 보여준다.
도 2는 종래 기술에 따른 전자 모듈의 스택된 비아를 보여준다.
도 3a는 본 발명의 일 실시예에 따른 둘러싸는 배선(surrounding interconnect)을 갖는 종래 기술의 스택된 비아를 보여준다.
도 3b는 본 발명의 일 실시예에 따른, 둘러싸는 제한 디스크들을 갖는 스택된 비아들을 보여준다.
도 4는 본 발명의 일 실시예에 따른 3차원 유한 요소 모델의 메쉬(mesh) 구조를 보여준다.
도 5는 하나는 제한 디스크들이 없고, 하나는 제한 디스크들이 있는, 스택된 비아들 및 둘러싸는 구조들의 두 가지 작업 모델들을 보여준다.
도 6a는 본 발명의 일 실시예에 따른 제한 디스크들의 평단면도 및 측단면도를 보여준다.
도 6b는 본 발명의 일 실시예에 따른 제한 디스크들의 측단면도를 보여준다.
청구되는 발명은 다른 형태들로 변형될 수 있는 한편, 본 발명의 구체적 실시예들은 도면들에서 예시되고, 상세한 설명에서 상세히 기술될 것이다. 그러나, 도면들 및 이에 대한 상세한 설명은 개시된 구체적인 형태로 발명을 한정하려는 의도는 아니며, 오히려 그와는 반대로, 본 발명의 범위 내에 들어오는 모든 개조들, 균등물들 및 대체들을 다 포함하는 것으로 의도된다.
본 명세서에서는 비아 스택을 둘러싸는 빌드-업층에 의해 발생되는 인-플레인 변형(in-plane deformation)을 제한하기 위한 장치 및 방법이 설명된다. 이제 도면들을 구체적으로 참조하는데, 특히 도 3a 및 3b를 참조하면, 본 발명의 일 실시예에 따라, 둘러싸는 제한 디스크들을 갖는 도 2의 스택된 비아들의 다이어그램이 도시되어 있다. 열 싸이클(125 degC 내지 -55 degC) 동안, 빌드-업층들(CTE~30 ppm/degC)은 Cu-비아(CTE~16)보다 훨씬 더 빨리 인-플레인(X-Y) 뿐만 아니라 Z 축을 따라 오그라듦(shrink)에 따라, 스택된 비아는 상기 둘러싸는 빌드-업층에 의해 압축(compress)된다. 상기 둘러싸는 제한 디스크들은 X-Y 방향으로 상기 빌드-업층을 제한함으로써 상기 스택된 비아에 가해지는 부하량을 감소시킨다.
제한 디스크들이 없다면, 고 CTE 레진으로 이루어진 빌드-업층들은 상기 구리 비아들보다 훨씬 더 많은 량으로 오그라드는 경향이 있다. 따라서, 냉각 동안의 압축 또는 상기 유기 기판의 가열 동안의 팽창은 상기 레진 및 상기 구리 비아 스택의 인터페이스에 분배력(distributed force)을 도입시킨다. 이 힘은 상기 비아 재료 상에 소성변형(plastic strain)을 생성하므로 바람직하지 않다. 이 힘은 결국 피로에 의한 크랙(fatigue crack) 발생 및 스택된 비아 내로의 확대(propagation)의 원인이 된다. 상기 스택된 비아들의 주위 공간에 제한하는 구리 디스크들(constraining copper discs)을 매립함으로써, 상기 레진이 상기 비아 표면 상에 발생시켰을 분배력은 상기 디스크들과 상기 스택된 비아들 사이에 표면력들(surface force)을 나눠 가짐으로써 적절하게 감소된다.
도 4를 참조하면, 3차원 유한 요소 모델에 대한 메쉬(mesh) 구조가 도시되어 있다. 도 4에서는 두 개의 제한 디스크들(A 및 B)이 보여지고 있음을 알 수 있다. 도 4에서의 격자무늬 패턴은 상기 유한 요소 문제를 만들어내고 해결하기 위해 사용된 메쉬 구조를 나타낸다. 상기 모델의 스케일은 210㎛의 직경을 갖는 도금된 관통 홀(plated through hole, PTH)에 대응한다. 다음의 두 가지 경우들, 즉, 도 5에 도시된 바와 같이, 1) 그 주위로 제한 디스크를 갖지 않는 비아 스택, 및 2) 두 개의 제한 디스크들을 갖는 비아 스택이 구성되고 비교된다(도 5 참조). 1.7%의 종래의 스택된 비아의 누적 변형은 두 개의 제한 시스템에 의해 1.54%로 감소(10% 감소)될 수 있는 것으로 분석된다. 비아의 라이프타임은 상기 소성변형에 비-선형적으로 의존함을 알 수 있다. 재료에서 탄성변형(elastic strain)은 원상복구가 가능(reversible)한 반면, 소성변형은 원상복구가 불가능(irreversible)하다. 상기 가해진 스트레스가 제거될 때, 탄성변형은 원형으로 되돌리는 반면, 소성변형은 그렇지 않다. 소성변형은, 열 싸이클링으로 인해 반복적으로 생성될 경우, 재료들에 피로파괴(fatigue failure)를 발생시키는 것으로 알려져 있다. 따라서, 전자 어셈블리 내의 중요한 컴포넌트들이 마주치는 소성변형들을 최소화하는 것이 중요하다.
도 6a는 원형 제한 디스크의 평면도를 보여주고, 도 6b는 원형 제한 디스크의 측면도를 보여준다. 상기 제한 디스크의 정확한 형상은 상기 스택 비아의 부근에서 배선들(interconnects)의 존재에 따라 결정되어야 할 수도 있다. 이상적으로는, 원형 제한 디스크는 원형의 대칭 제한(constraint)을 생성하기 때문에 바람직할 것이지만, 상기 이유 때문에 그 형상의 변경(modification)이 불가피하게 될 수도 있다. 예를 들어, 주위의 공간에서 배선 밀도가 높지 않을 경우, 상기 디스크들은 원형일 수 있고, 또한 그것들의 직경도 상기 레진에 의해 주어진 더 많은 부하(load)를 공유하도록 증가될 수 있다. 그러나, 만약 스택된 비아를 둘러싸는 공간에 대한 경쟁이 높으면, 상기 디스크 형상은 이용할 수 있는 공간에 맞도록 조정될 필요가 있다.
세 가지 유형의 빌드-업층들(접지 평면, 전압 평면 및 배선층) 중, 처음 두 개는 내츄럴 플래너 디자인(natural planner design)을 가지며, 그에 따라 제한 디스크의 기능을 제공한다. 따라서, 제한 디스크의 분명한 설계는 비아 스택을 둘러싸는 구리 평면이 있을 때마다 요구되지는 않는다. 그러나, 빌드-업층들의 개수가 증가함에 따라, 상기 비아 스택은 제한 디스크를 매립시키기 위한 분명한 설계 노력을 필요로 할 수 있다. 제한 디스크를 매립시키기 위해서는 일정 량의 배선 설계 변경이 필요할 수 있다. 배선과 유사하게, 상기 제한 디스크들은 두 층의 레진 사이에 샌드위치된다. 이것들은 매립으로 일컬어진다.
상기 제한 디스크들은 층을 회로화(circuitize)하기 위해 사용되는 것과 동일한 서브트랙티브 공정(subtractive process) 단계를 사용하여 식각될 수 있다. 도 6a 및 도 6b는 상기 제한 디스크와 상기 비아 스택의 내부 직경 사이의 갭(gap)을 보여준다. 비아 스택과 상기 디스크 사이의 이러한 유전체 갭은, 기생 전기 효과들 및 양(positive)의 기계적 제한 효과(mechanical constraining effect) 사이의 최상의 균형을 달성하기 위해, 최적화되어야 한다.
그러므로, 본 명세서에서는 현재로서 바람직한 실시예인 것으로 여겨지는 실시예들이 기술되었지만, 발명의 사상 내에서는 다른 개조들이 행해질 수 있음은 당해 기술 분야에서 숙련된 자들에게는 이해될 것이다.

Claims (16)

  1. 기판 비아 구조(substrate via structure)에 있어서,
    상기 기판 비아 구조는 기판(substrate)을 포함하며, 상기 기판은,
    각각의 비아가 하나의 랜딩(a landing)에 배치되는 복수의 스택된 비아들(stacked vias); 및
    상기 복수의 스택된 비아들 중 적어도 하나를 둘러싸고, 상기 기판 비아 구조의 인-플레인 변형(in-plane deformation)을 제한(constrain)하는, 적어도 하나의 제한 디스크(constrainer disc)를 포함하는
    기판 비아 구조.
  2. 청구항 1에 있어서, 상기 제한 디스크는 두 층의 레진(resin) 사이에 배치되도록 매립되는
    기판 비아 구조.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서, 상기 기판 비아 구조는 상기 제한 디스크와 상기 비아 사이에 유전체 갭을 더 포함하는
    기판 비아 구조.
  7. 삭제
  8. 청구항 1에 있어서, 상기 스택된 비아들은 구리 비아들인
    기판 비아 구조.
  9. 청구항 1에 있어서, 상기 제한 디스크들은 식각되어 만들어지는
    기판 비아 구조.
  10. 삭제
  11. 비아 스택의 인-플레인 변형(in-plane deformation)을 제한(constrain)하기 위한 방법에 있어서,
    기판 상에, 각각의 비아가 하나의 랜딩(a landing) 상에 배치되는 비아 스택(via stack) 을 생성하는 단계;
    제한 디스크(constrainer disc)를 생성하는 단계; 및
    상기 제한 디스크가 상기 비아 스택의 인-플레인 변형을 제한하기 위해 상기 비아가 배치된 랜딩을 둘러싸도록, 상기 제한 디스크를 매립하는 단계를 포함하는
    비아 스택의 인-플레인 변형 제한 방법.
  12. 청구항 11에 있어서, 상기 매립하는 단계는 상기 제한 디스크와 상기 비아가 배치된 랜딩 사이에 유전체 갭을 생성하는 단계를 더 포함하는
    비아 스택의 인-플레인 변형 제한 방법.
  13. 청구항 11에 있어서, 상기 매립하는 단계는 두 층의 레진(resin) 사이에 상기 제한 디스크를 배치하는 단계를 더 포함하는
    비아 스택의 인-플레인 변형 제한 방법.
  14. 청구항 11에 있어서, 상기 제한 디스크를 생성하는 단계는 구리로부터 상기 제한 디스크를 생성하는 단계를 포함하는
    비아 스택의 인-플레인 변형 제한 방법.
  15. 청구항 14에 있어서, 상기 제한 디스크를 생성하는 단계는 원형 디스크를 생성하는 단계를 더 포함하는
    비아 스택의 인-플레인 변형 제한 방법.
  16. 삭제
KR1020107016530A 2008-01-27 2009-01-20 전자 기판들에서 신뢰할 수 있는 스택된 비아들을 위한 매립된 제한 디스크들 KR101285030B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/020,561 US20090189289A1 (en) 2008-01-27 2008-01-27 Embedded constrainer discs for reliable stacked vias in electronic substrates
US12/020,561 2008-01-27
PCT/EP2009/050585 WO2009124785A1 (en) 2008-01-27 2009-01-20 Embedded constrainer discs for reliable stacked vias in electronic substrates

Publications (2)

Publication Number Publication Date
KR20100111280A KR20100111280A (ko) 2010-10-14
KR101285030B1 true KR101285030B1 (ko) 2013-07-11

Family

ID=40898382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016530A KR101285030B1 (ko) 2008-01-27 2009-01-20 전자 기판들에서 신뢰할 수 있는 스택된 비아들을 위한 매립된 제한 디스크들

Country Status (8)

Country Link
US (1) US20090189289A1 (ko)
EP (1) EP2238620B1 (ko)
JP (1) JP5182827B2 (ko)
KR (1) KR101285030B1 (ko)
CN (1) CN101926000A (ko)
AT (1) ATE521989T1 (ko)
TW (1) TW200947657A (ko)
WO (1) WO2009124785A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449152B (zh) * 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
US11270955B2 (en) * 2018-11-30 2022-03-08 Texas Instruments Incorporated Package substrate with CTE matching barrier ring around microvias

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256715A1 (en) 2003-06-17 2004-12-23 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device and process of fabricating wiring board
US20070246254A1 (en) 2006-04-19 2007-10-25 Raj Kumar Printed circuit boards with stacked micro vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172264A (ja) * 1994-12-20 1996-07-02 Hitachi Chem Co Ltd 多層配線板および金属箔張り積層板の製造法
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP4052434B2 (ja) * 2001-02-05 2008-02-27 Ｔｄｋ株式会社 多層基板及びその製造方法
JP2003163453A (ja) * 2001-11-27 2003-06-06 Matsushita Electric Works Ltd 多層配線板の製造方法及び多層配線板
JP2005019730A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 配線基板およびそれを用いた電子装置
KR20050072881A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
JP2005251792A (ja) * 2004-03-01 2005-09-15 Fujitsu Ltd 配線基板およびその製造方法
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256715A1 (en) 2003-06-17 2004-12-23 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device and process of fabricating wiring board
US20070246254A1 (en) 2006-04-19 2007-10-25 Raj Kumar Printed circuit boards with stacked micro vias

Also Published As

Publication number Publication date
JP2011511436A (ja) 2011-04-07
EP2238620A1 (en) 2010-10-13
CN101926000A (zh) 2010-12-22
US20090189289A1 (en) 2009-07-30
WO2009124785A1 (en) 2009-10-15
TW200947657A (en) 2009-11-16
KR20100111280A (ko) 2010-10-14
JP5182827B2 (ja) 2013-04-17
EP2238620B1 (en) 2011-08-24
ATE521989T1 (de) 2011-09-15

Similar Documents

Publication Publication Date Title
US8522430B2 (en) Clustered stacked vias for reliable electronic substrates
CN102194705B (zh) 具有保护性中介层的嵌入式裸片
TWI497617B (zh) 半導體裝置之製造方法及半導體裝置
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
KR20110050484A (ko) 배선판 및 그의 제조 방법
JP2010177388A (ja) 半導体装置及びその製造方法
KR101285030B1 (ko) 전자 기판들에서 신뢰할 수 있는 스택된 비아들을 위한 매립된 제한 디스크들
CN111384028A (zh) 具有防开裂结构的半导体装置
JP5167801B2 (ja) 配線基板および配線基板の製造方法
CN115706055A (zh) 使用盖和硬化结构封装堆叠衬底和集成电路管芯
Hong et al. On thermal stresses and reliability of a PBGA chip scale package
US10593606B2 (en) Wiring board, and manufacturing method
US20230154868A1 (en) Semiconductor devices with reinforced substrates
US9633953B2 (en) Methodology to achieve zero warpage for IC package
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
Chandana et al. Parametric study of thermally induced warpage of FpBGA package using finite element methods
US7312523B2 (en) Enhanced via structure for organic module performance
Mori et al. Effects of low CTE materials on thermal deformation of organic substrates in flip chip package application
Chang et al. Novel wafer level packaging for large die size device
JP2010062292A (ja) 半導体装置の製造方法
JP2023539119A (ja) バンプ接合されたチップ・アセンブリにおいて使用するための結合されたバッキングプレートおよび筐体
CN113130328B (zh) 具有变窄部分的半导体互连结构，以及相关联系统及方法
Montazeri et al. Thermomechanical stress and warpage augmentation using auxetic features in electronic design
Suzuki et al. Investigation of a Novel Substrate Core Material Designed to Reduce Package Warpage and Improve Assembly-Level Reliability
JP2010171253A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee