JP2011233733A - 素子の基板実装方法、および、その基板実装構造 - Google Patents
素子の基板実装方法、および、その基板実装構造 Download PDFInfo
- Publication number
- JP2011233733A JP2011233733A JP2010103142A JP2010103142A JP2011233733A JP 2011233733 A JP2011233733 A JP 2011233733A JP 2010103142 A JP2010103142 A JP 2010103142A JP 2010103142 A JP2010103142 A JP 2010103142A JP 2011233733 A JP2011233733 A JP 2011233733A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- layer
- wiring board
- seed metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 238000007747 plating Methods 0.000 claims abstract description 48
- 238000009713 electroplating Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims description 103
- 239000011347 resin Substances 0.000 claims description 79
- 229920005989 resin Polymers 0.000 claims description 79
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 13
- 239000003086 colorant Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000003792 electrolyte Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000005304 joining Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 109
- 229920001187 thermosetting polymer Polymers 0.000 description 12
- 230000008901 benefit Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 238000007772 electroless plating Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000016 photochemical curing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009194 climbing Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/24011—Deposited, e.g. MCM-D type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2512—Layout
- H01L2224/25175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73217—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/82002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/8212—Aligning
- H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/8212—Aligning
- H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83871—Visible light curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Wire Bonding (AREA)
- Led Devices (AREA)
Abstract
【解決手段】トリオ基板2にシードメタル配線層4を形成し、LEDチップ3の電極パッド(3P,3N)がシードメタル配線層4と電気的に非接続で、その上方に位置するように、LEDチップ3をトリオ基板2に仮固定し、シードメタル配線層4を給電層として電解メッキを行う。このときシードメタルからメッキが成長し始め、電気的接触後は、そのとき既に形成されたメッキ層と電極パッド面とを1つの成長面としてメッキが成長する。電極パッド1つに対しては、複数箇所からの非連続メッキ成長による接合面やギャップがないシームレスなメッキ成長を行うことができ、これによりLEDチップ3を配線基板に強固に固定できる。
【選択図】図1
Description
このうち多層配線基板の製造では、ベース基板の片側の面に形成された導電層に素子を実装し、層間絶縁層の形成、配線の形成、素子実装を繰り返して多層基板を片側に積み上げていく(ビルドアップする)手法がある。また、コア基板の両面に対し、配線の形成、層間絶縁層の形成、素子実装を行う手法がある。
半導体基板(ベースチップ)の上に他のベアチップを、端子間接続をとりながら重ねていく製法もビルドアップ手法の一種である。
特許文献1は、このような用途として、LED素子発光を行うLEDディスプレイの製造手法を開示する。
特許文献1は、その実施例において無電解メッキによる配線基板と実装素子の端子接続手法を開示している。
まず、素子を基板に実装し、素子の表面に電極パッドを形成する。その後に、電極パッドを形成した側の面から他の基板を、素子を挟むように貼り合わせる。その後、最初に素子を実装した基板を剥離し、既に電極パッドが形成されている素子の面と対向する他の面に電極パッドを形成する。
このようなビルドアップ接続の手法では、工程数が多く、それに伴い歩留まりも低下する。
この素子の基板実装構造は、配線と電極パッドの間に、電解メッキ層以外の導電層、例えばスパッタ法などの別の成膜方法による層や、複数の材料からなる層を有さない。このことは、前述した本発明の素子の基板実装方法が適用された証左である。なお、樹脂層が除去された場合でも、この電解メッキ層が配線と電極パッド間に単一の導電層として介在する構造は、前述した本発明の素子の基板実装方法を用いることなくしては形成されない。
この樹脂層は前述した本発明の素子の基板実装方法が適用された証左である。
以下、次の順で説明を行う。
1.第1の実施の形態:トリオチップ内部におけるLEDチップの基板実装例を示す。
2.第2の実施の形態:他の構造をもつLEDチップの実装例を示す。
3.第3の実施の形態:トリオチップをパネル基板への実装例を示す。
4.第4の実施の形態:トリオチップをパネル基板への実装例を示す。
5.第5の実施の形態:第3および第4の実施形態の変形に関する。
6.変形例(端面改善例)。
7.裏面露光に適した搬送露光システム。
樹脂で素子を保持し、その後に必要な箇所以外の樹脂を除去することで素子を配線基板に仮固定する。その後の電解メッキにより接続を得る。
以下の実施の形態では、メッキに際して行う素子固定の仕方、特に電極とシードメタルの位置関係、仮固定の手法、不要部分の除去手法を含み、さらには、このメッキに適した素子構造などを含む。以下、これらの観点から説明する。
図1(A)から図1(G)に、第1の実施形態に関わる素子の基板実装方法を示す断面図を示す。
まず、図1(G)を用いて素子の基板実装構造を説明する。
図1(G)に示すトリオチップ1は、例えば石英ガラスなどの透明基板(トリオ基板2またはチップ配列基板と呼ぶ)に半導体チップ(LEDチップ3)を実装したものであるが、その実装工程を説明するまえに、以下、トリオチップ1の形成について簡単に述べる。
一例としてLEDチップ3は、活性層をpクラッド層とnクラッド層が挟んで構成されたダブルへテロ構造を有する。また、ここで示すLEDチップ3は、略平板状であり、LEDチップ3の活性層、クラッド層は、それらを成長させるサファイア等の基板の主面に平行な面で延在する。これらの層は、窒化ガリウム結晶層などを積層させることにより形成される。
このようにしてトリオ基板2に実装すべき素子側は予め用意される。
トリオ基板2の実装面には、メッキ時におけるシードメタルの機能を有する配線層4Rと4L(以下、どちらかを特定しない場合、シードメタル配線層4と呼ぶ)が予め形成されている。配線層4Rと4Lは作図では別体であるが、少なくとも電気的には同電位である。配線層4Rと4Lは、平面パターンとしてはつながって構成してよい。
シードメタル配線層4は、例えばTi/Auなどの配線であり、既知の手法である成膜とリソグラフィ(露光、現像等)およびエッチングにより形成される。
なお、図1(G)では電解メッキ層5がLEDチップ3の側面に這い上がっているが、メッキ層厚等によっては必ずしも這い上がるとは限らない。
配線層4Rと4Lは、図1(A)の断面においては、LEDチップ3の実装箇所で互いに離れている。例えば配線層4Rと4Lは1つのシードメタル配線層の一部であり、そのシードメタル配線層に、4×4[μm]程度の開口部を形成したものである。
図1(C)では、予め形成しておいたLEDチップ3を熱硬化感光性樹脂6の上に載置する。このときのシードメタル配線層4に対する位置合わせは大まかでよい。
このような力の働きによって、載置当初はRGBのチップ間で0.2〜1.5[μm]とばらついていたP電極3Pとシードメタル配線層4の間のギャップが、0〜0.3[μm]に小さくなりバラツキも吸収される。
但し、P電極3Pがシードメタル配線層4にある程度まで近づくと、樹脂を完全に追い出すには大きなエネルギーが必要なことから、それ以上は近づくことができない。そのため、P電極3Pとシードメタル配線層4が薄いギャップをあけた位置で安定する。なお、P電極3Pとシードメタル配線層4が接触している場合でも全面で押し当てられることはなく、一部接触が最大に近づいたときの限度である。
なお、光硬化領域6Aをシードメタル配線層4に対して精度良くアライメントすれば、熱硬化感光性樹脂6もシードメタル配線層4の接続部に対して、xy方向でもセルフアライメントされる。
なお、シードメタル配線層4による自己整合マスクだけは不十分な場合は、マスク開口やEB等のビーム露光領域を制限するようにしてもよい。特に裏面露光では、後述する搬送での露光をするには、シードメタル配線層4だけでマスク層とすることが望ましい。
図2において丸印で囲む部分に連続的なグレインが存在することが分かる。これにより強固な接合が形成されている。
この電気的接触以降は、シードメタル配線層4と、これに接触するP電極3Pの双方から互いの向きにメッキが成長し、次第に接触面が拡がってゆく。
このような、ある狭い範囲から順次にメッキが拡大してゆくとボイドの発生が抑制され、また、組成としてより一体化したグレインもできやすい。そのため、2つの接合対象を面で接触した状態から始める電解メッキや無電解メッキに比べて電気的、機械的に強固な接合が得られる。
また、室温中のメッキによって接合を得るため、素子に熱的、機械的ダメージを与えないという利点もある。
素子の上面に機能デバイス、下面に端子を形成できるため、素子の微小化によりコストダウンできる。
素子の上面方向に発光する素子の場合、ビルドアップ接続のように、素子の上面に配線を形成しないため、素子の端子および配線によって発光素子の発光領域を制限しない。また、発光素子の出力や視野角特性などの発光特性を損なわない。
特に素子がLEDの場合、その発光密度が1〜10[W/cm2]と高く、一般的な樹脂絶縁膜で素子を固定すると、この光で樹脂絶縁膜が劣化して素子の信頼性を損なう。本実施形態では、このような樹脂がなくても強度的に十分な素子の配線基板への固定と電気的接続をとることができる。
図3に、第2の実施形態に関わるトリオチップ1Aの構成図を示す。
図3に図解するトリオチップ1Aは、トリオ基板2上にシードメタル配線層4が形成され、シードメタル配線層4に対してLEDチップ3の電極が熱硬化感光性樹脂6によって接合されていることは、図1(G)と同じである。
また、シードメタル配線層4の開口部に熱硬化感光性樹脂6の残存部である仮固定部6Bが存在することも図3は図1(G)と共通する。
図3に示すLEDチップ3は、下面にP電極3PとN電極3Nを並んで備える。また、内部構造では、基板主部の下面に活性層31が形成され、活性層31にP内部電極32が形成されている。一方段差が設けられた片側にはN内部電極33が形成されている。P内部電極32とN内部電極33は、それぞれ高さが異なるプラグによってP電極3PとN電極3Nに接続されている。
なお、実装方法自体は第1の実施形態と共通であるため、ここでの説明を省略する。第2の実施形態では、P電極3PとN電極3Nのそれぞれが、シードメタル配線層4の上方で、これにほぼ対向して位置しており、対向する配線6P,6Nと各々独立に接続されている。
したがって本接続をもって、P,N両方の電気的接続が完了し、トリオチップ1A内の電気的接続が完了する。
第3の実施形態では、第1または第2の実施形態の手法を用いて内部のLEDチップ3がトリオ基板2に実装されてできたトリオチップ(カラー画素構成の基本単位)のパネル基板への実装に関する。
図4(A)に示すトリオチップ10は、本発明の素子の一例に該当する。なお、図1の符号“1”で示す構成と図4で符号“10”で示す構成は、同じトリオチップと呼ぶ。但し、例えば図4(B)に内部を透かして見えるように、内部構成が図1に示す構成となっている。図4(B)ではトリオ基板2にLEDチップ3が形成され、その両側から電解メッキ層5が引き出されているため、一例として、図3の下面に2つの電極を有することを前提とする。
なお、実装方法自体は第1の実施形態と共通であるため、ここでの説明を省略する。
トリオチップ10は、本体部11と、その側壁下部にフリンジ部12が、基板面と平行に突出して設けられている。RGBのカソード用の電極パッド3Nr,3Nb,3Ngは、フリンジ部12の上面に並んで設けられている。ここでのパッド位置の要件は、フリンジ部12の突出先端面と同じように電極側面位置が揃えられている。この端面位置が揃えられることは、フリンジ部12から成長したメッキ層が容易に電極パッドと接触して、以後、電極パッドの面全体として電解メッキを進行させるために、望ましい要件である。
電極端面がフリンジ部突出端面より素子本体寄りに位置する場合、電解メッキ層22の厚さを、望ましくは、電極パッド(3N,3P)の各々の先端面とフリンジ部12の端面との距離より大きくするとよい。
なお、第3の実施形態では、P電極3PとN電極3Nの端面のそれぞれが、シードメタル配線層4の上方で、これにほぼ直交する離間関係で位置している場合を例示する。
このような素子裏面以外の電極配置でも、その位置がシードメタル(シードメタル配線層4)の上方にあればよい強固な電気的接合が得られる。
図5(A)〜図5(G)に、第4の実施形態に関わる素子の基板実装方法を示す断面図を示す。
本例の実装方法は、基本的には第1の実施形態で示した方法と共通する。但し、図5(E)における熱硬化感光性樹脂6の一部を感光する工程では、トップ側に配設したマスクMの開口を介して上面露光している。マスクMの開口部からトリオチップ10内部を透過した光(例えばUV光)は、素子直下の熱硬化感光性樹脂6に達し、その一部を感光する。これにより現像後の図5(F)では、その露光箇所に仮固定部6Bが形成される。
図5(G)のメッキ工程では、第3の実施形態で説明したように電極パッドがメッキ成長経路に望むフリンジ部12の突出端面と同一面に揃えられている。そのため、その高さにメッキが成長すると電気的接触がとられ電極パッドからのメッキが成長するようになる。したがって、電極パッドとメッキ層の界面で強固な接合が形成されやすい。
図6の丸で囲む領域に連続的なグレインが存在し、強固な接合が得られていることが分かる。
なお、実装方法自体は第1の実施形態と共通であるため、ここでの説明を省略する。
本実施形態は、第3および第4の実施形態の変形に関する。
仮固定部6Bの固定力が強く、より小面積でも仮固定が十分な場合、ボトムエミッション型の適用が可能である。
エアギャップがないと、もしくは、エア以外の樹脂等が介在すると、パネル基板20内を通る光の角度が全体としては浅くなる。これに対し、本実施形態のようにエアギャップを有すると、全反射の光の量(割合)が減り、そのため光出射稿率が高い、低消費電力のLEDディスプレイを実現できる。
この場合も、P電極3PとN電極3Nの端面それぞれが、シードメタル配線層21の上方で、これにほぼ直交する離間関係で位置している。
トリオチップ1を形成する過程で、LEDチップ3をベアでトリオ基板2に実装し、第1の実施形態で述べたように電解メッキ層5を成長させると図1(G)にも示されているようにLEDチップ3の端面でメッキが這い上がるように成長する。これは実効的な電界がこの部分で高くなる等の理由に依る。
図9(A)のようにGaAs基板のメサエッチや劈開を行うとその端面は結晶構造に異存して逆メサとなる場合がある。このこと自体は本質でなく、垂直な半導体面でもメッキの増速成長(這い上がり)が生ずる。
エピ基板はダイオードのPNジャンクションにあたる部分に、例えば図示のようにn−GaN層とp−GaN層との間マルチ量子井戸を形成するアンドープの多層エピ構造が最大200[nm]程度で介在している。このようなダイオードのPNジャンクションに相当する部分にはビルトインポテンシャルの差(電位障壁)があり、その障壁を超えるような電位差が生じない限り電解メッキ層の接触の影響は殆どない。但し、ビルトインポテンシャルの差を超えた電圧が印加されると、図9(E)のようにn−GaN層にもメッキ成長が進む。するとダイオード特性が低下し、ついには実質的にショートされた抵抗体になってしまう。
あるいは、ビルトインポテンシャルの差を超えた電圧が印加されなくても、図9(C)〜(D)のようにメッキが厚くなった場合には、メッキ膜を通してp−GaNとn−GaNとがショートしてしまうことがある。
あるいは、接触を避けるために、レーザダイオードの劈開面につける端面コートの手法等を用いることで、予め端面に薄い絶縁膜を形成することが望ましい。
以上の手段の少なくとも一方を講じることにより、ダイオード特性の低下を防止することができる。なお、本発明の適用によって前述したように電解メッキ厚を薄くできるので、端面メッキ対策は必須でない。
以上の種々の実施形態において、裏面露光に適した露光システムを説明する。この露光システムは、前記した実施形態の製法において裏面露光に適用される。
このため、その搬送途中で線状露光装置102の上を通過する際に、LEDディスプレイパネルPが裏面からラインスキャン露光される。
なお、線状露光装置102の上方付近で、より細かくピッチ送りが可能なように制御ローラを設けてもよい。
また、また素子がLEDディスプレイパネルPの表面側へ発光する場合、素子の裏面だけで素子を保持することができ、保持樹脂に漏れ光が照射され光劣化することを防止できる。
さらに裏面露光とすることで、大型で高価な露光装置が不要となる。
なお、この露光装置は光透過性の基板を有するものであれば、ディスプレイ以外への適用も可能である。
Claims (22)
- 配線基板にシードメタルを形成し、
素子の電極パッドが前記シードメタルと電気的に非接続で前記シードメタルの上方に位置するように、当該素子を前記配線基板に仮固定し、
前記シードメタルを給電層として電解メッキを行い、当該電解メッキで成長するメッキ層によって前記電極パッドを前記シードメタルに接合させて前記素子を固定する
素子の基板実装方法。 - 前記素子の前記配線基板に対する仮固定では樹脂を用いる
請求項1記載の素子の基板実装方法。 - 前記仮固定では、前記素子を前記配線基板に配置する前に前記シードメタルおよび配線基板の上に予め樹脂層を形成し、素子を樹脂層の上に配置させ、当該素子を支持させる樹脂層部分を残して周囲の樹脂層部分を除去することで、前記電極パッドの表面から樹脂層を排除する
請求項2記載の素子の基板実装方法。 - 前記樹脂層に感光性樹脂を用い、前記素子の支持部分となる樹脂層部分を露光し、未露光の樹脂層部分を除去する
請求項3記載の素子の基板実装方法。 - 熱により軟化する感光性樹脂を前記樹脂層として用い、
前記素子を樹脂層の上に配置し、
加熱により樹脂層を軟化させて素子と前記シードメタルとの離間距離をセルフアライメントさせ、
素子に接する樹脂層部分の露光により仮固定部を形成し、
前記仮固定部の周囲で未露光の樹脂層部分を除去する
請求項4記載の素子の基板実装方法。 - 前記樹脂層の上に素子を配置する箇所の周囲で、当該箇所から離れた樹脂層部分に、軟化による樹脂流動を阻害する硬化部を露光により形成し、前記素子を配置した後、前記加熱により樹脂層を軟化させて、前記離間距離のセルフアライメント、および前記硬化部に対する素子位置のセルフアライメントを同時に行う
請求項5記載の素子の基板実装方法。 - 前記素子の支持部分となる感光性樹脂の前記樹脂層の露光を、光透過性の前記配線基板の裏面から行う
請求項4〜6記載の素子の基板実装方法。 - 前記素子の支持部分となる感光性樹脂の前記樹脂層の露光を、光透過性の前記配線基板の裏面から当該配線基板を搬送中に行う
請求項4〜7記載の素子の基板実装方法。 - 前記素子は、ディスプレイ装置の画素構成の基本単位となる半導体LEDチップであり、
前記配線基板が、発光色が異なる半導体LEDチップを規則的に並べるためのチップ配列基板である
請求項1〜8記載の素子の基板実装方法。 - 前記素子は、発光色が異なる複数の前記半導体LEDチップが複数個、上面に実装され、前記ディスプレイ装置のカラー発光画素となるカラー画素チップであり、
前記配線基板は、前記ディスプレイ装置のパネル基板である
請求項1〜8記載の素子の基板実装方法。 - 上面に配線が形成された配線基板と、
前記配線と電気的接続がとられた電極パッドを備え前記配線基板に実装された素子と、
前記配線と電極パッドと接続する電解メッキ層と、
を有し、
前記配線と前記電極パッドとの間に介在する導電層が単一で、当該単一の導電層が前記電解メッキ層である
素子の基板実装構造。 - 上面に配線が形成された配線基板と、
前記配線と電気的接続がとられた電極パッドを備え前記配線基板に実装された素子と、
前記配線をシードメタルとして前記配線と前記電極パッドとに接合した電解メッキ層と、
前記素子と前記配線基板の基板材との間に、電解メッキの仮固定部材として残存する樹脂層と、
を有する素子の基板実装構造。 - 前記樹脂層が感光性樹脂である
請求項12記載の素子の基板実装構造。 - 前記樹脂層が熱により軟化する感光性樹脂である
請求項13記載の素子の基板実装構造。 - 前記素子は、ディスプレイ装置の画素構成の基本単位となる半導体LEDチップであり、
前記配線基板が、発光色が異なる半導体LEDチップを規則的に並べるためのチップ配列基板である
請求項11〜14記載の素子の基板実装構造。 - 前記半導体LEDチップは、前記電解メッキの際に前記シードメタルと電解液とに印加する電圧以上のPN接合のビルトインポテンシャルを有する
請求項15記載の素子の基板実装構造。 - 前記前記半導体LEDチップは、少なくともPN接合端を含む端面が絶縁膜に覆われている
請求項15または16記載の素子の基板実装構造。 - 前記素子は、発光色が異なる複数の前記半導体LEDチップが複数個、上面に実装され、前記ディスプレイ装置のカラー発光画素となるカラー画素チップであり、
前記配線基板は、前記ディスプレイ装置のパネル基板である
請求項11〜14記載の素子の基板実装構造。 - 前記カラー画素チップが、前記パネル基板の側に発光するボトムエミッション型であり、
前記カラー画素チップの下面内で発光面以外の部分に、当該カラー画素チップを前記配線基板に固定するための樹脂を備える
請求項18記載の素子の基板実装構造。 - 前記発光面と前記パネル基板との間が空気の層となる中空構造を有する
請求項19記載の素子の基板実装構造。 - 前記電極パッドは、素子ボディから前記配線基板と平行に突出するフリンジ部の上面で、当該フリンジ部と端面が揃えられ、あるいは、当該フリンジ部の端面位置から前記電解メッキ層の厚さより短い距離内の素子ボディ側に端面が位置するように配置されている
請求項11〜20記載の素子の基板実装構造。 - 前記カラー画素チップが、前記パネル基板と反対の側に発光するトップエミッション型であり、
前記仮固定のための樹脂部分は、前記カラー画素チップの下面側で、前記配線と前記電極パッド間が前記電解メッキ層で接続された複数の端子間に、前記カラー画素チップを前記配線基板に固定するための樹脂を備える
請求項18記載の素子の基板実装構造。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103142A JP5533199B2 (ja) | 2010-04-28 | 2010-04-28 | 素子の基板実装方法、および、その基板実装構造 |
US13/084,252 US9119332B2 (en) | 2010-04-28 | 2011-04-11 | Method of mounting devices in substrate and device-mounting substrate structure thereof |
TW100113577A TWI470843B (zh) | 2010-04-28 | 2011-04-19 | 在基板中安置元件之方法及其元件安置之基板結構 |
KR1020110036639A KR101839144B1 (ko) | 2010-04-28 | 2011-04-20 | 디바이스를 기판에 실장하는 방법과, 디바이스를 실장하는 기판의 구조 |
CN201110100274.4A CN102237478B (zh) | 2010-04-28 | 2011-04-20 | 在基板中安装器件的方法、安装有器件的基板结构和电子装置 |
CN201610479177.3A CN105977232B (zh) | 2010-04-28 | 2011-04-20 | 在基板中安装器件的方法、安装有器件的基板结构和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103142A JP5533199B2 (ja) | 2010-04-28 | 2010-04-28 | 素子の基板実装方法、および、その基板実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233733A true JP2011233733A (ja) | 2011-11-17 |
JP5533199B2 JP5533199B2 (ja) | 2014-06-25 |
Family
ID=44857378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103142A Active JP5533199B2 (ja) | 2010-04-28 | 2010-04-28 | 素子の基板実装方法、および、その基板実装構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9119332B2 (ja) |
JP (1) | JP5533199B2 (ja) |
KR (1) | KR101839144B1 (ja) |
CN (2) | CN105977232B (ja) |
TW (1) | TWI470843B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015146328A1 (ja) * | 2014-03-26 | 2015-10-01 | ソニー株式会社 | 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法 |
WO2015194095A1 (en) | 2014-06-17 | 2015-12-23 | Sony Corporation | Semiconductor device, package device, light-emitting panel apparatus, wafer and method of producing a semiconductor device |
US9293434B2 (en) | 2012-07-04 | 2016-03-22 | Sony Corporation | Electronic device mounted on a substrate |
JP2017063149A (ja) * | 2015-09-25 | 2017-03-30 | 日亜化学工業株式会社 | 発光装置の製造方法 |
WO2017169269A1 (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 発光素子組立体及びその製造方法、並びに、表示装置 |
JP2019106550A (ja) * | 2013-10-09 | 2019-06-27 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
JP2020109877A (ja) * | 2020-04-16 | 2020-07-16 | 日亜化学工業株式会社 | 発光装置の製造方法 |
JP2020181218A (ja) * | 2014-06-18 | 2020-11-05 | エックス ディスプレイ カンパニー テクノロジー リミテッド | マイクロ組立ledディスプレイ |
WO2021132392A1 (ja) * | 2019-12-24 | 2021-07-01 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
JP2023003236A (ja) * | 2021-06-23 | 2023-01-11 | 日亜化学工業株式会社 | 発光モジュール及びその製造方法 |
KR20230066363A (ko) | 2020-09-14 | 2023-05-15 | 에이지씨 가부시키가이샤 | Led 소자용 기판 및 화상 표시 장치 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2524791B (en) * | 2014-04-02 | 2018-10-03 | At & S Austria Tech & Systemtechnik Ag | Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate |
US10446728B2 (en) | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
US10381332B2 (en) | 2014-10-31 | 2019-08-13 | eLux Inc. | Fabrication method for emissive display with light management system |
US10242977B2 (en) | 2014-10-31 | 2019-03-26 | eLux, Inc. | Fluid-suspended microcomponent harvest, distribution, and reclamation |
US10319878B2 (en) | 2014-10-31 | 2019-06-11 | eLux, Inc. | Stratified quantum dot phosphor structure |
US9825202B2 (en) | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
US10236279B2 (en) | 2014-10-31 | 2019-03-19 | eLux, Inc. | Emissive display with light management system |
US10535640B2 (en) | 2014-10-31 | 2020-01-14 | eLux Inc. | System and method for the fluidic assembly of micro-LEDs utilizing negative pressure |
US10520769B2 (en) | 2014-10-31 | 2019-12-31 | eLux, Inc. | Emissive display with printed light modification structures |
US10418527B2 (en) | 2014-10-31 | 2019-09-17 | eLux, Inc. | System and method for the fluidic assembly of emissive displays |
US10543486B2 (en) | 2014-10-31 | 2020-01-28 | eLux Inc. | Microperturbation assembly system and method |
US10381335B2 (en) | 2014-10-31 | 2019-08-13 | ehux, Inc. | Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs) |
CN108307591A (zh) * | 2017-01-13 | 2018-07-20 | 奥特斯奥地利科技与系统技术有限公司 | 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件 |
KR102605339B1 (ko) * | 2018-07-18 | 2023-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조 방법 |
KR102116393B1 (ko) * | 2019-02-27 | 2020-05-28 | (주) 글로우원 | 양면 전극을 구비한 투명 led 디스플레이 |
WO2021111279A1 (en) * | 2019-12-04 | 2021-06-10 | 3M Innovative Properties Company | Circuits including micropatterns and using partial curing to adhere dies |
TWI738433B (zh) * | 2020-01-09 | 2021-09-01 | 致伸科技股份有限公司 | 光源模組以及具有光源模組的電子裝置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183304A (ja) * | 1993-12-22 | 1995-07-21 | Toshiba Corp | 半導体装置の製造方法 |
JPH08148531A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体チップおよび回路基板の接続方法 |
JP2005311109A (ja) * | 2004-04-22 | 2005-11-04 | Seiko Epson Corp | 光デバイスの実装方法及び光モジュール |
JP2008124376A (ja) * | 2006-11-15 | 2008-05-29 | Canon Inc | 素子基板の接続方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55156482U (ja) * | 1979-04-26 | 1980-11-11 | ||
US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
US5151776A (en) * | 1989-03-28 | 1992-09-29 | General Electric Company | Die attachment method for use in high density interconnected assemblies |
US5089440A (en) * | 1990-03-14 | 1992-02-18 | International Business Machines Corporation | Solder interconnection structure and process for making |
DE4126913A1 (de) * | 1991-08-14 | 1993-02-18 | Siemens Ag | Verfahren zum beloten und montieren von leiterplatten mit bauelementen |
EP0591862B1 (en) * | 1992-10-02 | 1999-05-26 | Matsushita Electric Industrial Co., Ltd. | A semiconductor device, an image sensor device, and methods for producing the same |
JPH0917913A (ja) * | 1995-06-29 | 1997-01-17 | Toshiba Corp | 電子回路装置 |
JP2806348B2 (ja) * | 1996-03-08 | 1998-09-30 | 日本電気株式会社 | 半導体素子の実装構造及びその製造方法 |
JP3685585B2 (ja) * | 1996-08-20 | 2005-08-17 | 三星電子株式会社 | 半導体のパッケージ構造 |
EP1448034A1 (en) * | 1996-12-27 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
WO2000002245A1 (fr) * | 1998-07-01 | 2000-01-13 | Seiko Epson Corporation | Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique |
US6445589B2 (en) * | 1999-07-29 | 2002-09-03 | Delphi Technologies, Inc. | Method of extending life expectancy of surface mount components |
DE10164494B9 (de) * | 2001-12-28 | 2014-08-21 | Epcos Ag | Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
JP2004304161A (ja) * | 2003-03-14 | 2004-10-28 | Sony Corp | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 |
TWI245597B (en) * | 2003-06-30 | 2005-12-11 | Siliconware Precision Industries Co Ltd | Printed circuit boards and method for fabricating the same |
TWI243462B (en) * | 2004-05-14 | 2005-11-11 | Advanced Semiconductor Eng | Semiconductor package including passive component |
TWI243440B (en) * | 2004-09-07 | 2005-11-11 | Siliconware Precision Industries Co Ltd | Nickel/gold pad structure of semiconductor package and fabrication method thereof |
JP4356581B2 (ja) * | 2004-10-12 | 2009-11-04 | パナソニック株式会社 | 電子部品実装方法 |
US8318595B2 (en) * | 2009-11-24 | 2012-11-27 | The United States Of America As Represented By The Secretary Of The Army | Self-assembled electrical contacts |
-
2010
- 2010-04-28 JP JP2010103142A patent/JP5533199B2/ja active Active
-
2011
- 2011-04-11 US US13/084,252 patent/US9119332B2/en active Active
- 2011-04-19 TW TW100113577A patent/TWI470843B/zh active
- 2011-04-20 KR KR1020110036639A patent/KR101839144B1/ko active IP Right Grant
- 2011-04-20 CN CN201610479177.3A patent/CN105977232B/zh active Active
- 2011-04-20 CN CN201110100274.4A patent/CN102237478B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183304A (ja) * | 1993-12-22 | 1995-07-21 | Toshiba Corp | 半導体装置の製造方法 |
JPH08148531A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体チップおよび回路基板の接続方法 |
JP2005311109A (ja) * | 2004-04-22 | 2005-11-04 | Seiko Epson Corp | 光デバイスの実装方法及び光モジュール |
JP2008124376A (ja) * | 2006-11-15 | 2008-05-29 | Canon Inc | 素子基板の接続方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9293434B2 (en) | 2012-07-04 | 2016-03-22 | Sony Corporation | Electronic device mounted on a substrate |
JP2019106550A (ja) * | 2013-10-09 | 2019-06-27 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
JP2015184600A (ja) * | 2014-03-26 | 2015-10-22 | ソニー株式会社 | 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法 |
KR20160136305A (ko) | 2014-03-26 | 2016-11-29 | 소니 주식회사 | 반도체 디바이스, 표시 패널, 표시 장치, 전자 장치 및 반도체 디바이스의 제조 방법 |
WO2015146328A1 (ja) * | 2014-03-26 | 2015-10-01 | ソニー株式会社 | 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法 |
KR102306189B1 (ko) * | 2014-03-26 | 2021-09-30 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 디바이스, 표시 패널, 표시 장치, 전자 장치 및 반도체 디바이스의 제조 방법 |
US10304787B2 (en) | 2014-03-26 | 2019-05-28 | Sony Semiconductor Solutions Corporation | Semiconductor device, display panel, display device, and electronic device |
WO2015194095A1 (en) | 2014-06-17 | 2015-12-23 | Sony Corporation | Semiconductor device, package device, light-emitting panel apparatus, wafer and method of producing a semiconductor device |
JP2020181218A (ja) * | 2014-06-18 | 2020-11-05 | エックス ディスプレイ カンパニー テクノロジー リミテッド | マイクロ組立ledディスプレイ |
JP2017063149A (ja) * | 2015-09-25 | 2017-03-30 | 日亜化学工業株式会社 | 発光装置の製造方法 |
US11081028B2 (en) | 2016-03-30 | 2021-08-03 | Sony Corporation | Light-emitting device assembly, method of producing the same, and display apparatus |
WO2017169269A1 (ja) * | 2016-03-30 | 2017-10-05 | ソニー株式会社 | 発光素子組立体及びその製造方法、並びに、表示装置 |
WO2021132392A1 (ja) * | 2019-12-24 | 2021-07-01 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
JP2021103774A (ja) * | 2019-12-24 | 2021-07-15 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
JP7328560B2 (ja) | 2019-12-24 | 2023-08-17 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
JP2020109877A (ja) * | 2020-04-16 | 2020-07-16 | 日亜化学工業株式会社 | 発光装置の製造方法 |
JP7007607B2 (ja) | 2020-04-16 | 2022-01-24 | 日亜化学工業株式会社 | 発光装置の製造方法 |
KR20230066363A (ko) | 2020-09-14 | 2023-05-15 | 에이지씨 가부시키가이샤 | Led 소자용 기판 및 화상 표시 장치 |
JP2023003236A (ja) * | 2021-06-23 | 2023-01-11 | 日亜化学工業株式会社 | 発光モジュール及びその製造方法 |
JP7398036B2 (ja) | 2021-06-23 | 2023-12-14 | 日亜化学工業株式会社 | 発光モジュール及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20110120218A (ko) | 2011-11-03 |
TWI470843B (zh) | 2015-01-21 |
CN105977232A (zh) | 2016-09-28 |
CN102237478A (zh) | 2011-11-09 |
CN102237478B (zh) | 2016-08-03 |
CN105977232B (zh) | 2019-05-10 |
KR101839144B1 (ko) | 2018-03-15 |
TW201212304A (en) | 2012-03-16 |
JP5533199B2 (ja) | 2014-06-25 |
US9119332B2 (en) | 2015-08-25 |
US20110266039A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5533199B2 (ja) | 素子の基板実装方法、および、その基板実装構造 | |
JP6770637B2 (ja) | 製造方法、及び、光電子デバイスのアレイ | |
JP7003032B2 (ja) | 照明フェイスプレート及びこのような照明フェイスプレートの製造方法 | |
KR102531884B1 (ko) | 디스플레이 장치 및 디스플레이 장치 형성 방법 | |
KR102543408B1 (ko) | 발광 디스플레이 유닛 및 디스플레이 장치 | |
US8257538B2 (en) | Device transfer method and display apparatus | |
CN103403890B (zh) | 发光器件、发光模块以及用于制造发光器件的方法 | |
US9287468B2 (en) | LED submount with integrated interconnects | |
TW201620818A (zh) | 電子-可程式化磁性轉移模組和電子元件的轉移方法 | |
TW200807646A (en) | Electrically conductive connection with isolation medium | |
JPH10163536A (ja) | Led表示装置およびその製造方法 | |
JP4100203B2 (ja) | 素子転写方法 | |
JP4840371B2 (ja) | 素子転写方法 | |
JP2019102636A (ja) | 発光装置 | |
US20150179894A1 (en) | Methods of locating differently shaped or differently sized led die in a submount | |
JP4915945B2 (ja) | 光デバイスの製造方法 | |
WO2021196008A1 (zh) | 无机发光二极管芯片及其制造方法 | |
TWI807377B (zh) | 覆晶式微發光二極體晶粒的製法及其製品 | |
KR20210019804A (ko) | Led 소자 및 이를 포함하는 led 디스플레이 모듈 | |
KR101700899B1 (ko) | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 | |
WO2022120580A1 (zh) | 显示模组、其制作方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5533199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |