JP2023003236A - 発光モジュール及びその製造方法 - Google Patents

発光モジュール及びその製造方法 Download PDF

Info

Publication number
JP2023003236A
JP2023003236A JP2021104304A JP2021104304A JP2023003236A JP 2023003236 A JP2023003236 A JP 2023003236A JP 2021104304 A JP2021104304 A JP 2021104304A JP 2021104304 A JP2021104304 A JP 2021104304A JP 2023003236 A JP2023003236 A JP 2023003236A
Authority
JP
Japan
Prior art keywords
conductive member
metal layer
light
light emitting
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021104304A
Other languages
English (en)
Other versions
JP7398036B2 (ja
Inventor
賢介 山岡
Kensuke Yamaoka
大輔 三賀
Daisuke Sanga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2021104304A priority Critical patent/JP7398036B2/ja
Priority to US17/834,571 priority patent/US20220416140A1/en
Publication of JP2023003236A publication Critical patent/JP2023003236A/ja
Priority to JP2023200896A priority patent/JP2024022619A/ja
Application granted granted Critical
Publication of JP7398036B2 publication Critical patent/JP7398036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

【課題】生産性が高い発光モジュール及びその製造方法を提供する。【解決手段】発光モジュール１の製造方法は、中間体２０を準備する工程を備える。中間体２０は、金属層１４を有する配線基板１０と、金属層１４に接する第１導電部材２１及び第２導電部材２２と、を備える。発光モジュール１の製造方法は、中間体２０上に、少なくとも一部が第１導電部材２１と第２導電部材２２との間に配置されるレジスト層３０を配置する工程と、下面４１に配置された第１電極４６及び第２電極４７を含む発光素子４０を、レジスト層３０上に配置する工程と、金属層１４上に、第１導電部材２１及び第１電極４６に接する第１接合部材５１を形成すると共に、第１導電部材２１から離隔し、第２導電部材２２及び第２電極４７に接する第２接合部材５２を形成する工程と、レジスト層３０を除去する工程と、を備える。【選択図】図１２Ａ

Description

本発明の実施形態は、発光モジュール及びその製造方法に関する。
近年、配線基板に多数の発光素子を搭載した発光モジュールが開発されている。このような発光モジュールにおいては、生産性の向上が求められている。
特開平０８－１４８５３１号公報
本発明の実施形態は、生産性が高い発光モジュール及びその製造方法を提供することを目的とする。
本発明の実施形態に係る発光モジュールの製造方法は、中間体を準備する工程を備える。前記中間体は、上面及び前記上面に配置された金属層を有する配線基板と、前記金属層上に配置され前記金属層に接する第１導電部材と、前記金属層上に配置され前記第１導電部材から離隔し前記金属層に接する第２導電部材と、を備える。前記方法は、前記中間体上に、少なくとも一部が前記第１導電部材と前記第２導電部材との間に配置されるレジスト層を配置する工程を備える。前記方法は、下面と、前記下面に配置された第１電極と、前記下面に配置された第２電極と、を含む発光素子を、前記レジスト層上に、前記下面が前記配線基板の前記上面に対向するように配置する工程を備える。前記方法は、前記金属層上に、前記第１導電部材及び前記第１電極に接する第１接合部材を形成すると共に、前記第１導電部材から離隔し、前記第２導電部材及び前記第２電極に接する第２接合部材を形成する工程を備える。前記方法は、前記レジスト層を除去する工程を備える。
本発明の実施形態に係る発光モジュールは、配線基板と、第１導電部材と、第２導電部材と、第１接合部材と、第２接合部材と、発光素子と、を備える。前記配線基板は、上面と、前記上面に設けられた第１金属層と、前記上面に設けられた第２金属層と、を有する。前記第１導電部材は、前記第１金属層上に設けられ、前記第１金属層に接する。前記第２導電部材は、前記第２金属層上に設けられ、前記第２金属層に接する。前記第１接合部材は、前記第１金属層上に設けられ、前記第１導電部材を覆い、前記第１金属層及び前記第１導電部材に接する。前記第２接合部材は、前記第２金属層上に設けられ、前記第２導電部材を覆い、前記第２金属層及び前記第２導電部材に接する。前記発光素子は、下面と、前記下面に設けられ前記第１接合部材に接した第１電極と、前記下面に設けられ前記第２接合部材に接した第２電極と、を有し、前記下面が前記配線基板の上面に対向する。
本発明の実施形態によれば、生産性が高い発光モジュール及びその製造方法を実現できる。
図１は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図２Ａは、図１に示すIIA－IIA線による端面図である。 図２Ｂは、図１に示すIIB－IIB線による端面図である。 図２Ｃは、図１に示すIIC－IIC線による端面図である。 図２Ｄは、図１に示すIID－IID線による端面図である。 図３は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図４Ａは、図３に示すIVA－IVA線による端面図である。 図４Ｂは、図３に示すIVB－IVB線による端面図である。 図４Ｃは、図３に示すIVC－IVC線による端面図である。 図４Ｄは、図３に示すIVD－IVD線による端面図である。 図５は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図６Ａは、図５に示すVIA－VIA線による端面図である。 図６Ｂは、図５に示すVIB－VIB線による端面図である。 図６Ｃは、図５に示すVIC－VIC線による端面図である。 図６Ｄは、図５に示すVID－VID線による端面図である。 図７は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図８Ａは、図７に示すVIIIA－VIIIA線による端面図である。 図８Ｂは、図７に示すVIIIB－VIIIB線による端面図である。 図８Ｃは、図７に示すVIIIC－VIIIC線による端面図である。 図８Ｄは、図７に示すVIIID－VIIID線による端面図である。 図９は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図１０Ａは、図９に示すXA－XA線による端面図である。 図１０Ｂは、図９に示すXB－XB線による端面図である。 図１０Ｃは、図９に示すXC－XC線による端面図である。 図１０Ｄは、図９に示すXD－XD線による端面図である。 図１１は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図１２Ａは、図１１に示すXIIA－XIIA線による端面図である。 図１２Ｂは、図１１に示すXIIB－XIIB線による端面図である。 図１２Ｃは、図１１に示すXIIC－XIIC線による端面図である。 図１２Ｄは、図１１に示すXIID－XIID線による端面図である。 図１３は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図１４Ａは、図１３に示すXIVA－XIVA線による端面図である。 図１４Ｂは、図１３に示すXIVB－XIVB線による端面図である。 図１４Ｃは、図１３に示すXIVC－XIVC線による端面図である。 図１４Ｄは、図１３に示すXIVD－XIVD線による端面図である。 図１５は、実施形態に係る発光モジュールの製造方法を示す平面図である。 図１６Ａは、図１５に示すXVIA－XVIA線による端面図である。 図１６Ｂは、図１５に示すXVIB－XVIB線による端面図である。 図１６Ｃは、図１５に示すXVIC－XVIC線による端面図である。 図１６Ｄは、図１５に示すXVID－XVID線による端面図である。 図１７は、実施形態に係る発光モジュールを示す平面図である。 図１８は、図１７に示すXVIII－XVIII線による端面図である。
以下、図面を参照して本発明の実施形態について説明する。なお、各図は模式的なものであり、適宜強調又は簡略化されている。また、図間において、各構成要素の寸法比は必ずしも整合していない。
先ず、本実施形態に係る発光モジュールの製造方法について説明する。
本実施形態に係る発光モジュール１の製造方法は、上面１６及び上面１６に配置された金属層１４を有する配線基板１０と、金属層１４上に配置され金属層１４に接する第１導電部材２１と、金属層１４上に配置され第１導電部材２１から離隔し金属層１４に接する第２導電部材２２と、を備える中間体２０を準備する工程と、中間体２０上に、少なくとも一部が第１導電部材２１と第２導電部材２２との間に配置されるレジスト層３０を配置する工程と、下面４１と、下面４１に配置された第１電極４６と、下面４１に配置された第２電極４７と、を含む発光素子４０を、レジスト層３０上に、下面４１が配線基板１０の上面１６に対向するように配置する工程と、金属層１４上に、第１導電部材２１及び第１電極４６に接する第１接合部材５１を形成すると共に、第１導電部材２１から離隔し、第２導電部材２２及び第２電極４７に接する第２接合部材５２を形成する工程と、レジスト層３０を除去する工程と、を備える。
＜中間体を準備する工程＞
先ず、配線基板１０を準備する。
図１は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図２Ａは、図１に示すIIA－IIA線による端面図である。
図２Ｂは、図１に示すIIB－IIB線による端面図である。
図２Ｃは、図１に示すIIC－IIC線による端面図である。
図２Ｄは、図１に示すIID－IID線による端面図である。
図３は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図４Ａは、図３に示すIVA－IVA線による端面図である。
図４Ｂは、図３に示すIVB－IVB線による端面図である。
図４Ｃは、図３に示すIVC－IVC線による端面図である。
図４Ｄは、図３に示すIVD－IVD線による端面図である。
図１～図４Ｄは、配線基板１０を示す。但し、図１～図２Ｄにおいては、図を見やすくするために、金属層１４を省略している。
図１～図４Ｄに示すように、配線基板１０は、絶縁性の基材１１、配線１２、絶縁膜１３、及び、金属層１４を有する。配線基板１０は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit：特定用途向け集積回路）基板である。
配線１２は基材１１中に多層に配置されている。なお、図２Ａ～図２Ｄにおいては、最上層の配線１２のみを示し、他の配線１２は省略している。後述する他の端面図においても同様である。絶縁膜１３は、基材１１の上面に配置されている。絶縁膜１３には、絶縁膜１３を貫通する複数の第１開口部１５が設けられている。平面視で、第１開口部１５は例えば行列状に配列されている。各第１開口部１５の底部においては、配線１２が露出している。各第１開口部１５の形状は特に限定されないが、例えば、円形、楕円形、長円形、角部が丸められた長方形、又は、長方形である。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。絶縁膜１３の第１開口部１５の配列方向を、「Ｘ方向」及び「Ｙ方向」とする。また、配線基板１０の厚さ方向を「Ｚ方向」とする。本明細書における「平面視で」との表現は、Ｚ方向から見た場合を示している。
図３～図４Ｄに示すように、金属層１４は、絶縁膜１３上に設けられており、配線基板１０の上面１６に配置されている。金属層１４の材料は、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）、若しくは白金（Ｐｔ）、又は、これらの一種を含む合金を用いることができる。例えば、放熱性の観点から銅を用いることが好ましい。金属層１４には、金属層１４を貫通する複数の第２開口部１７が設けられている。平面視で、第２開口部１７は例えばＸ方向及びＹ方向に沿って行列状に配列されている。
平面視において、金属層１４の各第２開口部１７の形状は、例えば、長方形又は角部が丸められた略長方形である。第２開口部１７のＸ方向における長さは、Ｙ方向における長さよりも長い。第２開口部１７は、Ｘ方向において隣り合う２つの第１開口部１５と、Ｙ方向において対向するように配置されている。
配線基板１０において、平面視で、金属層１４の第２開口部１７は、絶縁膜１３の第１開口部１５から離隔して配置されている。より詳細には、Ｘ方向において隣り合う第１開口部１５間には第２開口部１７は配置されておらず、Ｘ方向において隣り合う第２開口部１７間には第１開口部１５は配置されていない。一方、Ｙ方向において、第１開口部１５と第２開口部１７は交互に配列されている。つまり、金属層１４は複数の第１開口部１５を一括して被覆し、かつ、平面視で第１開口部１５と離隔する位置に、金属層１４を貫通する複数の第２開口部１７を有する。
平面視で、第１開口部１５と第２開口部１７とが離隔していることにより、絶縁膜１３の第１開口部１５は金属層１４に覆われている。したがって、第１開口部１５の底部において絶縁膜１３から露出した配線１２は、金属層１４によって覆われており、金属層１４に接している。一方、第２開口部１７の底部においては、配線１２ではなく、絶縁膜１３が露出している。
金属層１４が絶縁膜１３の第１開口部１５を覆うことにより、金属層１４は、第１開口部１５の上方に第１開口部１５の形状を反映した凹部を有する。この場合、配線基板１０は、金属層１４の上面に第１凹部１８及び第２凹部１９を有する。ここで、Ｘ方向において隣り合う第１凹部１８間には第２凹部１９は配置されておらず、Ｘ方向において隣り合う第２凹部１９間には第１凹部１８は配置されていない。一方、Ｙ方向において、第１凹部１８と第２凹部１９は交互に配列されている。
つまり、複数の第１凹部１８がＸ方向に沿って配列された列と、複数の第２凹部１９がＸ方向に沿って配列された列との間には、複数の第２開口部１７がＸ方向に沿って配列された列が配置されている。これにより、Ｙ方向に沿って、第１凹部１８の列、第２開口部１７の列、第２凹部１９の列、第２開口部１７の列が、この順に繰り返し配列されている。なお、絶縁膜１３と比較して、金属層１４が十分に厚い場合には、第１凹部１８及び第２凹部１９が形成されないこともある。このため、金属層１４は、第１凹部１８及び第２凹部１９が形成される程度の厚みであることが好ましい。具体的には、金属層１４の厚みは、０．１０～０．３０μｍが挙げられ、第１凹部１８及び第２凹部１９の凹部の深さは０．３０～０．９０μｍ程度である。
次に、金属層１４上に第１導電部材２１及び第２導電部材２２を配置する。
図５は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図６Ａは、図５に示すVIA－VIA線による端面図である。
図６Ｂは、図５に示すVIB－VIB線による端面図である。
図６Ｃは、図５に示すVIC－VIC線による端面図である。
図６Ｄは、図５に示すVID－VID線による端面図である。
図５～図６Ｄは、中間体２０を示す。
図５～図６Ｄに示すように、金属層１４における、第１凹部１８に第１導電部材２１を配置すると共に、第２凹部１９に第２導電部材２２を配置する。第１導電部材２１及び第２導電部材２２の材料には、例えば、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）、若しくは白金（Ｐｔ）、又は、これらの一種を含む合金を用いることができる。なかでも、放熱性の観点から、銅（Ｃｕ）を用いることが好ましい。一例では、第１導電部材２１及び第２導電部材２２は、電解めっき法、無電解めっき法、スパッタ法、蒸着法等により形成することができる。
各第１導電部材２１及び各第２導電部材２２の形状は例えば柱状であり、例えば、円柱形、楕円柱形、長円柱形、角部が丸められた略四角柱形、又は、四角柱形である。平面視で、第１導電部材２１は第１凹部１８に内包されるように配置されることが好ましく、第１導電部材２１の外縁は第１凹部１８の底部の外縁と同じであるか、第１凹部１８の底部の外縁より僅かに小さいことが好ましい。同様に、平面視で、第２導電部材２２は第２凹部１９に内包されるように配置されることが好ましく、第２導電部材２２の外形は第２凹部１９の底部の外縁と同じであるか、第２凹部１９の底部の外縁より僅かに小さいことが好ましい。
第１導電部材２１の厚さ、すなわち、Ｚ方向の長さは、第１凹部１８の深さよりも大きいことが好ましい。同様に、第２導電部材２２の厚さ、すなわち、Ｚ方向の長さは、第２凹部１９の深さよりも大きいことが好ましい。これにより、第１導電部材２１の上端及び第２導電部材２２の上端は、金属層１４の上面よりも上方に位置する。具体的には、第１導電部材２１及び第２導電部材２２の厚さは１．５μｍ～２．５μｍが挙げられる。
このようにして、中間体２０が準備される。中間体２０は、配線基板１０と、配線基板１０の金属層１４上に配置され金属層１４に接する第１導電部材２１と、金属層１４上に配置され第１導電部材２１から離隔し金属層１４に接する第２導電部材２２と、を備える。なお、中間体２０は、製造することにより準備してもよく、外部から購入等によって入手することにより準備してもよい。中間体２０を製造する場合は、上述の方法によって製造してもよいが、他の方法によって製造してもよい。
＜レジスト層を配置する工程＞
次に、中間体２０上に、少なくとも一部が第１導電部材２１と第２導電部材２２との間に配置されるレジスト層３０を配置する。
図７は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図８Ａは、図７に示すVIIIA－VIIIA線による端面図である。
図８Ｂは、図７に示すVIIIB－VIIIB線による端面図である。
図８Ｃは、図７に示すVIIIC－VIIIC線による端面図である。
図８Ｄは、図７に示すVIIID－VIIID線による端面図である。
レジスト層３０は、例えば、フォトリソグラフィ法により形成する。図７～図８Ｄに示すように、平面視で、レジスト層３０の形状は、Ｘ方向に延びる第１部分３１と、Ｙ方向に延びる第２部分３２と、Ｙ方向に延びる第３部分３３を有する格子状である。第１部分３１は、Ｙ方向に配列された第２開口部１７の直上域を１つおきに通過するように配置される。このため、第１部分３１は、Ｙ方向において、第１導電部材２１と第２導電部材２２との間に配置される。レジスト層３０の厚みは、第１凹部１８及び第２凹部１９を取り囲む金属層１４の上面から、第１導電部材２１及び第２導電部材２２の上端までの距離よりも大きいことが好ましい。レジスト層３０の厚みは、第１導電部材２１及び第２導電部材２２の厚みの１．４倍～２．６倍とすることが好ましい。例えば、３．５μｍ～４．０μｍが挙げられる。
第２部分３２と第３部分３３は、Ｘ方向に沿って交互に配列される。第２部分３２は、平面視で、Ｘ方向において隣り合う２つの第２開口部１７の間を通過し、第２開口部１７のＸ方向の両端部と重なるように配置される。第３部分３３は、平面視で、第２開口部１７のＸ方向の中央部を通過するように配置される。
これにより、各第１導電部材２１及び各第２導電部材２２は、平面視で、レジスト層３０及び金属層１４の第２開口部１７によって囲まれる。すなわち、第１導電部材２１及び第２導電部材２２のそれぞれは、三方、すなわち、Ｘ方向両側及びＹ方向の一方側をレジスト層３０によって囲まれる。第１導電部材２１及び第２導電部材２２のそれぞれは、残りの一方、すなわち、Ｙ方向の他方側はレジスト層３０によって囲まれず、第２開口部１７が配置される。
＜レジスト層上に発光素子を配置する工程＞
次に、レジスト層３０上に発光素子４０を配置する。
図９は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図１０Ａは、図９に示すXA－XA線による端面図である。
図１０Ｂは、図９に示すXB－XB線による端面図である。
図１０Ｃは、図９に示すXC－XC線による端面図である。
図１０Ｄは、図９に示すXD－XD線による端面図である。
発光素子４０は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）である。発光素子４０の形状は特に限定されないが、例えば、四角錐台形又は直方体とすることができる。発光素子４０の形状が四角錐台形又は直方体である場合、発光素子４０は、下面４１、下面４１と反対側の上面４２、下面４１と上面４２との間に配置された４つの側面４３を有する。下面４１の形状は矩形状である。また、発光素子４０は、半導体積層体４５と、第１電極４６と、第２電極４７と、を含む。第１電極４６及び第２電極４７は、下面４１において相互に離隔して配置されている。なお、ここでは、発光素子４０は、上面４２が下面４１より大きい四角錘台形である。
発光素子４０をレジスト層３０上に配置する。このとき、発光素子４０の下面４１を配線基板１０の上面１６に対向させる。発光素子４０はレジスト層３０によって配線基板１０から離隔し、配線基板１０と対向して配置される。発光素子４０は、第１電極４６が第１導電部材２１に、第２電極４７が第２導電部材２２に、それぞれ対向するように、レジスト層３０上に配置されている。
発光素子４０は、レジスト層３０の第１部分３１と第３部分３３との交点毎に配置する。これにより、発光素子４０のＹ方向中央部は、レジスト層３０の第１部分３１に接触する。発光素子４０のＸ方向中央部は、レジスト層３０の第３部分３３に接触する。つまり、発光素子４０は、少なくともレジスト層３０の第１部分３１及び第３部分３３によって支持される。このように、発光素子４０は、下面４１の中心がレジスト層３０の第１部分３１と第３部分３３とが交差する領域上に位置するように、レジスト層３０上に配置されることが好ましい。これにより、発光素子４０を安定して保持することができる。
また、発光素子４０のＸ方向両端部、すなわち、発光素子４０の下面４１の外縁のうち互いに対向する２辺４１ａが、レジスト層３０の第２部分３２に接することが好ましい。これにより、発光素子４０のＸ方向両端部もレジスト層３０の第２部分３２によって支持され、発光素子４０をより安定して保持することができる。
＜第１接合部材及び第２接合部材を形成する工程＞
次に、金属層１４上に第１接合部材５１及び第２接合部材５２を形成する。
図１１は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図１２Ａは、図１１に示すXIIA－XIIA線による端面図である。
図１２Ｂは、図１１に示すXIIB－XIIB線による端面図である。
図１２Ｃは、図１１に示すXIIC－XIIC線による端面図である。
図１２Ｄは、図１１に示すXIID－XIID線による端面図である。
図１１～図１２Ｄに示すように、金属層１４上に、第１接合部材５１及び第２接合部材５２を形成する。第１接合部材５１及び第２接合部材５２の材料としては、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）、若しくは白金（Ｐｔ）、又は、これらの一種を含む合金を用いることができる。なかでも、第１導電部材２１及び第２導電部材２２と同様に、放熱性の観点から銅を用いることが好ましい。第１接合部材５１及び第２接合部材５２は、例えば銅のめっき液を用いた電解めっき法により形成することができる。電解めっき法により第１接合部材５１及び第２接合部材５２を形成する場合は、金属層１４、第１導電部材２１及び第２導電部材２２が、めっきのシード層となる。
具体的には、レジスト層３０および発光素子４０が配置された中間体をめっき液１０１が収容されためっき層内に浸漬させる。これにより、めっき液１０１が発光素子４０の上方から金属層１４に供給される。めっき液１０１は、主として、Ｙ方向において隣り合う２つの発光素子４０間の隙間のうち、レジスト層３０の第１部分３１が配置されていない隙間から発光素子４０の下方に回り込み、Ｙ方向両側に向けて流入する。そして、めっき液１０１は、金属層１４、第１導電部材２１及び第２導電部材２２に接する。これにより、金属層１４の表面、第１導電部材２１の表面、及び、第２導電部材２２の表面を起点として、めっき層が成長する。
この結果、金属層１４における第１導電部材２１に接した部分の近傍、及び、第１導電部材２１を覆うように、第１接合部材５１が形成される。また、金属層１４における第２導電部材２２に接した部分の近傍、及び、第２導電部材２２を覆うように、第２接合部材５２が形成される。
第１接合部材５１は、発光素子４０の第１電極４６に到達し、第１電極４６に接する。第２接合部材５２は、発光素子４０の第２電極４７に到達し、第２電極４７に接する。このようにして、金属層１４上に、第１導電部材２１及び第１電極４６に接する第１接合部材５１が形成されると共に、第１導電部材２１から離隔し、第２導電部材２２及び第２電極４７に接する第２接合部材５２が形成される。
この工程において、第１接合部材５１は第１導電部材２１を起点として成長するため、短時間で効率的に形成することができる。同様に、第２接合部材５２は第２導電部材２２を起点として成長するため、短時間で効率的に形成することができる。
特に、第１導電部材２１の上端及び第２導電部材２２の上端が、金属層１４の上面よりも上方に位置することにより、第１導電部材２１の上端及び第２導電部材２２の上端上に形成される第１接合部材５１及び第２接合部材５２がより早く第１電極４６及び第２電極４７に達しやすい。つまり、中間体が第１導電部材２１及び第２導電部材２２を備えることにより、第１接合部材５１及び第２接合部材５２には、第１凹部１８及び第２凹部１９の形状を反映した凹部が形成されない。第１接合部材５１及び第２接合部材５２が表面に凹形状を反映させながら第１電極４６及び第２電極４７に達すると、第１接合部材５１と第１電極４６、第２接合部材５２と第２電極４７の界面に凹形状に起因する空洞が形成され、接合強度、電気特性、及び放熱性が低下する虞がある。
また、第１接合部材５１及び第２接合部材５２は、発光素子４０の下面と配線基板１０との間において、それぞれ、三方をレジスト層３０によって囲まれた空間内で形成されるため、形状の制御が容易である。特に、１つの発光素子４０の第１電極４６に接続される第１接合部材５１と、第２電極４７に接続される第２接合部材５２との間に、レジスト層３０の第１部分３１が配置されているため、第１接合部材５１と第２接合部材５２が接触することを抑制できる。
＜レジスト層を除去する工程＞
図１３は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図１４Ａは、図１３に示すXIVA－XIVA線による端面図である。
図１４Ｂは、図１３に示すXIVB－XIVB線による端面図である。
図１４Ｃは、図１３に示すXIVC－XIVC線による端面図である。
図１４Ｄは、図１３に示すXIVD－XIVD線による端面図である。
次に、図１３～図１４Ｄに示すように、レジスト層３０を除去する。例えば、第１導電部材２１及び第２導電部材２２が形成された配線基板１０を剥離液に浸漬することにより、レジスト層３０を除去する。これにより、絶縁膜１３及び金属層１４におけるレジスト層３０に覆われていた部分が露出する。
＜金属層を分離する工程＞
図１５は、実施形態に係る発光モジュールの製造方法を示す平面図である。
図１６Ａは、図１５に示すXVIA－XVIA線による端面図である。
図１６Ｂは、図１５に示すXVIB－XVIB線による端面図である。
図１６Ｃは、図１５に示すXVIC－XVIC線による端面図である。
図１６Ｄは、図１５に示すXVID－XVID線による端面図である。
次に、図１５～図１６Ｄに示すように、第１接合部材５１及び第２接合部材５２をマスクとして金属層１４をエッチングする。エッチングは、例えば、ウェットエッチングとする。これにより、金属層１４が選択的に除去される。すなわち、金属層１４のうち、第１接合部材５１及び第２接合部材５２に覆われている部分が残留し、それ以外の部分が除去される。この際、第１接合部材５１及び第２接合部材５２の一部もエッチングされるが、Ｘ方向及びＹ方向における第１接合部材５１及び第２接合部材５２の幅と比較して、金属層１４の膜厚が十分小さいことにより、第１接合部材５１及び第２接合部材５２から露出する金属層１４を選択的に除去することが可能となる。
この結果、金属層１４が、第１導電部材２１及び第１接合部材５１に接する第１金属層１４ａと、第２導電部材２２及び第２接合部材５２に接する第２金属層１４ｂと、に分離される。金属層１４のうち、第１金属層１４ａと第２金属層１４ｂとの間に位置する部分はエッチングにより除去されるため、第１金属層１４ａと第２金属層１４ｂとは相互に離隔される。これにより、第１金属層１４ａ、第１導電部材２１及び第１接合部材５１からなる金属部材は、第２金属層１４ｂ、第２導電部材２２及び第２接合部材５２からなる金属部材から離隔する。このようにして、本実施形態に係る発光モジュール１が製造される。
＜金属膜を形成する工程＞
さらに、本実施形態に係る発光モジュールの製造方法は、金属層を分離する工程の後に、無電解めっき法により、第１接合部材５１及び第２接合部材５２の表面を金属膜６０により被覆する工程を含んでもよい。このようなめっき処理を行うことで、第１接合部材５１及び第２接合部材５２を形成する材料（例えばＣｕ）が外部に露出しないように被膜することができる。形成される金属膜６０は、最表面に金（Ａｕ）を用いることが好ましい。具体的には、Ａｕの単層膜、又は、Ｎｉ、Ａｇ、Ｐｄ、Ｐｔの少なくとも１つからなる層とＡｕからなる層との積層膜が挙げられる。
＜発光モジュール＞
次に、上述の如く製造された発光モジュール１の構成について説明する。
図１７は、実施形態に係る発光モジュールを示す平面図である。
図１８は、図１７に示すXVIII－XVIII線による端面図である。
図１５～図１８に示すように、本実施形態に係る発光モジュール１は、配線基板１０と、第１導電部材２１と、第２導電部材２２と、第１接合部材５１と、第２接合部材５２と、発光素子４０と、を備える。配線基板１０と発光素子４０とは、Ｚ方向において相互に離隔して配置されており、配線基板１０と発光素子４０との間に第１接合部材５１及び第２接合部材５２が配置されている。配線基板１０と発光素子４０との間であって、第１接合部材５１間、第２接合部材５２間、第１接合部材５１と第２接合部材５２との間は、空間１００となっている。空間１００には例えば大気が存在している。
配線基板１０は、基材１１、配線１２、絶縁膜１３、第１金属層１４ａ及び第２金属層１４ｂを有する。配線基板１０は例えばＡＳＩＣ基板である。基材１１は、例えばシリコン（Ｓｉ）等を含む半導体基材であり、基材１１中に多層の配線１２が設けられている。基材１１上には絶縁膜１３が設けられている。絶縁膜１３には第１開口部１５が形成されており、第１開口部１５の底部には配線１２が露出している。配線基板１０の上面１６には、第１金属層１４ａ及び第２金属層１４ｂが相互に離隔して設けられている。第１金属層１４ａ及び第２金属層１４ｂのそれぞれは、大部分が絶縁膜１３の第１開口部１５内に配置されており、周縁部が絶縁膜１３上に配置されている。
これにより、第１金属層１４ａ及び第２金属層１４ｂは、それぞれが、第１開口部１５において絶縁膜１３からそれぞれ露出する配線１２に接続されている。そして、第１金属層１４ａには第１開口部１５に対応した第１凹部１８が設けられており、第２金属層１４ｂには第１開口部１５に対応した第２凹部１９が設けられている。
第１導電部材２１は第１金属層１４ａ上に設けられ、第１金属層１４ａに接している。第２導電部材２２は第２金属層１４ｂ上に設けられ、第２金属層１４ｂに接している。平面視で、第１導電部材２１は第１凹部１８に内包され、第２導電部材２２は第２凹部１９に内包されている。第１導電部材２１の厚さは第１凹部１８の深さよりも大きいことが好ましく、第２導電部材２２の厚さは第２凹部１９の深さよりも大きいことが好ましい。
第１接合部材５１は、第１金属層１４ａ上に設けられ、第１導電部材２１を覆い、第１金属層１４ａ及び第１導電部材２１に接している。第２接合部材５２は、第２金属層１４ｂ上に設けられ、第２導電部材２２を覆い、第２金属層１４ｂ及び第２導電部材２２に接している。換言すれば、第１導電部材２１の下面は第１金属層１４ａに接し、側面及び上面は第１接合部材５１によって覆われている。第１導電部材２１は第１接合部材５１及び第１金属層１４ａから露出していない。同様に、第２導電部材２２の下面は第２金属層１４ｂに接し、側面及び上面は第２接合部材５２によって覆われている。第２導電部材２２は第２接合部材５２及び第２金属層１４ｂから露出していない。また、第１金属層１４ａは第１接合部材５１の直下域のみに配置され、第２金属層１４ｂは第２接合部材５２の直下域のみに配置されている。
発光素子４０は例えば発光ダイオードであり、その形状は例えば四角錐台形又は直方体である。発光素子４０は、下面４１、上面４２、下面４１と上面４２との間に配置された４つの側面４３を有する。また、発光素子４０は、半導体積層体４５と、第１電極４６と、第２電極４７と、を含む。第１電極４６及び第２電極４７は、下面４１に相互に離隔して配置されている。発光素子４０の下面４１は、配線基板１０の上面１６に対向している。発光素子４０の第１電極４６は第１接合部材５１に接しており、第２電極４７は第２接合部材５２に接している。
本実施形態に係る発光モジュール１においては、１枚の配線基板１０に複数の発光素子４０が搭載されている。複数の発光素子４０は、Ｘ方向及びＹ方向に沿って行列状に配列されている。Ｘ方向及びＹ方向において隣り合う発光素子４０間には、隙間が存在する。そして、各発光素子４０の第１電極４６には、２つの第１接合部材５１が接続されており、第２電極４７には、２つの第２接合部材５２が接続されている。１つの発光素子４０に接続された２つの第１接合部材５１はＸ方向に配列されており、１つの発光素子４０に接続された２つの第２接合部材５２もＸ方向に配列されており、１つの発光素子４０に接続された第１接合部材５１と第２接合部材５２はＹ方向に配列されている。
＜効果＞
次に、本実施形態の効果について説明する。
本実施形態においては、図７～図８Ｄに示す工程において格子状のレジスト層３０を形成し、図９～図１０Ｄに示す工程において、レジスト層３０上に発光素子４０を配置している。これにより、配線基板１０と発光素子４０との距離を均一化できると共に、発光素子４０の位置決めが容易になる。
また、図１１～図１２Ｄに示す工程において、レジスト層３０上に発光素子４０を配置したまま、第１接合部材５１及び第２接合部材５２を形成している。また、第１接合部材５１及び第２接合部材５２を第１導電部材２１及び第２導電部材２２を起点として成長させることができるため、複数の発光素子４０それぞれを配線基板１０に接合させる複数の第１接合部材５１及び第２接合部材５２を効率よく形成することができる。
このとき、発光素子４０のＹ方向中央部をレジスト層３０の第１部分３１によって支持し、発光素子４０のＸ方向中央部をレジスト層３０の第３部分３３によって支持することにより、発光素子４０を確実に保持することができる。また、発光素子４０のＸ方向両端部をレジスト層３０の第２部分３２によって支持することにより、発光素子４０をより確実に保持することができる。一方、発光素子４０のＹ方向両端部の下方にはレジスト層３０を設けないことにより、めっき液１０１を第１導電部材２１及び第２導電部材２２に到達させることができる。
更に、第１接合部材５１及び第２接合部材５２をそれぞれ、三方をレジスト層３０によって囲まれた空間内で形成しているため、Ｘ方向及びＹ方向における第１接合部材５１及び第２接合部材５２の形状の制御が容易である。
更にまた、１つの発光素子４０の第１電極４６に接続される第１接合部材５１と、第２電極４７に接続される第２接合部材５２との間に、レジスト層３０の第１部分３１が配置されているため、第１接合部材５１と第２接合部材５２の短絡を抑制できる。
このようにして、本実施形態によれば、発光モジュール１を生産性よく製造することができる。また、製造された発光モジュール１において、各部の形状のばらつきを抑制できるため、特に第１接合部材５１及び第２接合部材５２と発光素子４０との接合部に空洞が生じにくいため、より信頼性の高い発光モジュール１が得られる。
なお、配線基板１０と発光素子４０との位置関係は、上述の例には限定されない。例えば、発光素子４０の配列の態様は行列状には限定されず、例えば千鳥状又は六方最密状であってもよい。また、各発光素子４０の第１電極４６は１つの第１接合部材５１に接続されていてもよく、３つ以上の第１接合部材５１に接続されていてもよい。さらに、各発光素子４０には複数の第１電極４６が設けられており、それぞれ異なる第１接合部材５１に接続されていてもよい。第２電極４７及び第２接合部材５２についても、同様である。
また、発光素子４０としては、任意の波長の光を発することが可能な半導体発光素子を選択することができる。一例として、発光素子４０としては、青色光を発するものを用いることができるが、これに限定されることなく、発光素子４０としては、青色光以外の他の色の光を発するものを用いてよい。発光モジュール１において、所定の間隔をおいて各々配置された複数の発光素子４０を用いる場合には、同色の光を各々発するものを用いてもよいし、赤色、緑色等、異なる色の光を発するものを用いてもよい。
青色光を発することが可能な発光素子４０の半導体積層体４５として、窒化物系半導体（ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いることができる。この場合、半導体積層体４５は、発光層と、発光層をはさむように位置づけられたｎ型半導体層及びｐ型半導体層とを含む。ｎ型半導体層及びｐ型半導体層に、電極であるｎ側電極およびｐ側電極がそれぞれ電気的に接続される。平面視において、発光素子４０の形状は四角形には限定されず、例えば、三角形又は六角形等の多角形であってもよい。
更に、発光素子４０上に、蛍光体を含む波長変換部材を設けてもよい。蛍光体としては、例えば、黄色系の発光をするＹＡＧ蛍光体（例えば（Ｙ，Ｌｕ，Ｇｄ）３（Ａｌ，Ｇａ）５Ｏ１２：Ｃｅ等）、緑色系の発光をするβサイアロン蛍光体（例えば（Ｓｉ，Ａｌ）３（Ｏ，Ｎ）４：Ｅｕ等）、赤色系の発光をするフッ化物系蛍光体（例えばＫ２（Ｓｉ，Ｔｉ，Ｇｅ）Ｆ６：Ｍｎ又はＫ２（Ｓｉ，Ａｌ）Ｆ６：Ｍｎ等）、窒化物系蛍光体（例えば（Ｓｒ，Ｃａ）ＡｌＳｉＮ３：Ｅｕ等）等が挙げられる。波長変換部材は、単一種の蛍光体を含んでいてもよいし、複数の蛍光体を含んでいてもよい。
更に、発光素子４０間に遮光部材を設けても良い。遮光部材は、発光素子４０を囲むように設けられ、発光素子４０の側面を被覆する。遮光部材は、隣接する発光素子間における光の伝搬を阻止する部材である。また、遮光部材は、発光素子４０と配線基板１０との間にも配置されることが好ましく、具体的には、上述したレジスト層が配置されていた領域に配置されることが好ましい。遮光部材は、例えば、光反射性物質を含む樹脂である。光反射性物質としては、例えば、酸化チタン、酸化アルミニウム、酸化亜鉛、炭酸バリウム、硫酸バリウム、窒化ホウ素、窒化アルミニウム、ガラスフィラーなどを、樹脂としては、例えば、シリコーン樹脂を好適に用いることができる。
前述の実施形態は、本発明を具現化した例であり、本発明はこの実施形態には限定されない。例えば、前述の実施形態において、いくつかの構成要素又は工程を追加、削除又は変更したものも本発明に含まれる。
本発明は、例えば、車両の前照灯又は表示装置等に利用することができる。
１：発光モジュール
１０：配線基板
１１：基材
１２：配線
１３：絶縁膜
１４：金属層
１４ａ：第１金属層
１４ｂ：第２金属層
１５：第１開口部
１６：上面
１７：第２開口部
１８：第１凹部
１９：第２凹部
２０：中間体
２１：第１導電部材
２２：第２導電部材
３０：レジスト層
３１：第１部分
３２：第２部分
３３：第３部分
４０：発光素子
４１：下面
４１ａ：辺
４２：上面
４３：側面
４５：半導体積層体
４６：第１電極
４７：第２電極
５１：第１接合部材
５２：第２接合部材
６０：金属膜
１００：空間
１０１：めっき液

Claims (8)

  1. 上面及び前記上面に配置された金属層を有する配線基板と、前記金属層上に配置され前記金属層に接する第１導電部材と、前記金属層上に配置され前記第１導電部材から離隔し前記金属層に接する第２導電部材と、を備える中間体を準備する工程と、
    前記中間体上に、少なくとも一部が前記第１導電部材と前記第２導電部材との間に配置されるレジスト層を配置する工程と、
    下面と、前記下面に配置された第１電極と、前記下面に配置された第２電極と、を含む発光素子を、前記レジスト層上に、前記下面が前記配線基板の前記上面に対向するように配置する工程と、
    前記金属層上に、前記第１導電部材及び前記第１電極に接する第１接合部材を形成すると共に、前記第１導電部材から離隔し、前記第２導電部材及び前記第２電極に接する第２接合部材を形成する工程と、
    前記レジスト層を除去する工程と、
    を備える発光モジュールの製造方法。
  2. 前記レジスト層を除去する工程の後に、
    前記第１接合部材及び前記第２接合部材をマスクとして前記金属層を選択的に除去することにより、前記金属層を、前記第１導電部材及び前記第１接合部材に接する第１金属層と、前記第２導電部材及び前記第２接合部材に接する第２金属層と、に分離する工程と、
    をさらに備える請求項１に記載の発光モジュールの製造方法。
  3. 前記第１接合部材及び前記第２接合部材を電解めっき法により形成する請求項１または２に記載の発光モジュールの製造方法。
  4. 前記中間体を準備する工程は、
    前記配線基板を準備する工程と、
    前記金属層上に前記第１導電部材及び前記第２導電部材を配置する工程と、
    を有する請求項１～３のいずれか１つに記載の発光モジュールの製造方法。
  5. 前記第１導電部材及び前記第２導電部材をめっき法、スパッタ法、または蒸着法により形成する請求項４に記載の発光モジュールの製造方法。
  6. 前記発光素子の前記下面は矩形状であり、
    前記発光素子を配置する工程において、前記発光素子の前記下面の外縁のうち互いに対向する２辺が前記レジスト層に接する請求項１～５のいずれか１つに記載の発光モジュールの製造方法。
  7. 前記中間体を準備する工程において、
    前記配線基板は、前記金属層の上面に第１凹部及び第２凹部を有し、
    前記第１導電部材は前記第１凹部内に配置されており、
    前記第２導電部材は前記第２凹部内に配置されており、
    前記第１導電部材の厚さは前記第１凹部の深さよりも大きく、
    前記第２導電部材の厚さは前記第２凹部の深さよりも大きい請求項１～６のいずれか１つに記載の発光モジュールの製造方法。
  8. 上面と、前記上面に設けられた第１金属層と、前記上面に設けられた第２金属層と、を有する配線基板と、
    前記第１金属層上に設けられ、前記第１金属層に接した第１導電部材と、
    前記第２金属層上に設けられ、前記第２金属層に接した第２導電部材と、
    前記第１金属層上に設けられ、前記第１導電部材を覆い、前記第１金属層及び前記第１導電部材に接した第１接合部材と、
    前記第２金属層上に設けられ、前記第２導電部材を覆い、前記第２金属層及び前記第２導電部材に接した第２接合部材と、
    下面と、前記下面に設けられ前記第１接合部材に接した第１電極と、前記下面に設けられ前記第２接合部材に接した第２電極と、を有し、前記下面が前記配線基板の上面に対向した発光素子と、
    を備えた発光モジュール。
JP2021104304A 2021-06-23 2021-06-23 発光モジュール及びその製造方法 Active JP7398036B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021104304A JP7398036B2 (ja) 2021-06-23 2021-06-23 発光モジュール及びその製造方法
US17/834,571 US20220416140A1 (en) 2021-06-23 2022-06-07 Light emitting module and method for manufacturing light emitting module
JP2023200896A JP2024022619A (ja) 2021-06-23 2023-11-28 発光モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021104304A JP7398036B2 (ja) 2021-06-23 2021-06-23 発光モジュール及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023200896A Division JP2024022619A (ja) 2021-06-23 2023-11-28 発光モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2023003236A true JP2023003236A (ja) 2023-01-11
JP7398036B2 JP7398036B2 (ja) 2023-12-14

Family

ID=84542654

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021104304A Active JP7398036B2 (ja) 2021-06-23 2021-06-23 発光モジュール及びその製造方法
JP2023200896A Pending JP2024022619A (ja) 2021-06-23 2023-11-28 発光モジュール及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023200896A Pending JP2024022619A (ja) 2021-06-23 2023-11-28 発光モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US20220416140A1 (ja)
JP (2) JP7398036B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533199B2 (ja) 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
JP5712368B2 (ja) 2013-09-05 2015-05-07 パナソニックＩｐマネジメント株式会社 発光装置
JP2015207754A (ja) 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP5866561B1 (ja) 2014-12-26 2016-02-17 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2017183458A (ja) 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置
KR102459651B1 (ko) 2017-06-15 2022-10-27 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220416140A1 (en) 2022-12-29
JP7398036B2 (ja) 2023-12-14
JP2024022619A (ja) 2024-02-16

Similar Documents

Publication Publication Date Title
JP5426481B2 (ja) 発光装置
JP5662277B2 (ja) 半導体発光装置及び発光モジュール
JP5414579B2 (ja) 半導体発光装置
JP5325834B2 (ja) 半導体発光装置及びその製造方法
JP5414627B2 (ja) 半導体発光装置及びその製造方法
JP6074317B2 (ja) 半導体発光装置および光源ユニット
JP5398644B2 (ja) 半導体発光装置を用いた光源装置
JP5657591B2 (ja) 半導体発光装置およびその製造方法
TWI482316B (zh) 發光裝置、發光模組、以及製造發光裝置之方法
JP2009164583A (ja) 高出力ｌｅｄパッケージ及びその製造方法
TWI525862B (zh) 元件模組
JP2013093386A (ja) 配線基板、発光装置及び配線基板の製造方法
JP2012028676A (ja) 発光素子
JP2011258673A (ja) 半導体発光装置及びその製造方法
JP7398036B2 (ja) 発光モジュール及びその製造方法
JP7484079B2 (ja) 発光モジュールの製造方法
JP6597837B2 (ja) 発光装置及びその製造方法
JP2013232504A (ja) 半導体発光装置
JP2023176405A (ja) 発光モジュール及びその製造方法
JP5855822B2 (ja) 多数個取り配線基板
KR100989902B1 (ko) 반도체 패키지와 이의 제조방법
JP2015043462A (ja) 半導体発光装置及びその製造方法
US20230207762A1 (en) Light-emitting module and method for manufacturing light-emitting module
JP5592963B2 (ja) 半導体発光装置を用いた光源装置
JP5537700B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R151 Written notification of patent or utility model registration

Ref document number: 7398036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151