JP7328560B2 - 発光装置の製造方法および発光装置 - Google Patents

発光装置の製造方法および発光装置 Download PDF

Info

Publication number
JP7328560B2
JP7328560B2 JP2020214106A JP2020214106A JP7328560B2 JP 7328560 B2 JP7328560 B2 JP 7328560B2 JP 2020214106 A JP2020214106 A JP 2020214106A JP 2020214106 A JP2020214106 A JP 2020214106A JP 7328560 B2 JP7328560 B2 JP 7328560B2
Authority
JP
Japan
Prior art keywords
seed layer
resist pattern
emitting element
light emitting
wiring seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020214106A
Other languages
English (en)
Other versions
JP2021103774A (ja
Inventor
大輔 三賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JP2021103774A publication Critical patent/JP2021103774A/ja
Priority to JP2023125989A priority Critical patent/JP2023166372A/ja
Application granted granted Critical
Publication of JP7328560B2 publication Critical patent/JP7328560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Description

本発明の一実施形態は、発光装置の製造方法および発光装置に関する。
従前より、発光素子等の電子部品を配線基材上に実装する方法が知られている。例えば、まず、未硬化又は半硬化の接着材を配線基材の表面上に塗布し、発光素子が配置される側とは反対側の配線基材の主面に光照射して、配線基材を介して塗布した接着材の所定箇所を硬化させることで発光素子を貼付け支持する。その後、接着材の所定箇所以外の箇所にある未硬化又は半硬化の接着材を除去し、その除去部分において、めっき法に従い発光素子に設けられた電極と配線基材の配線とを接続する。以上により、発光素子等の電子部品を配線基材上に実装することが可能となる（特許文献１参照）。
特開２０１７－１８３４５８号公報
近年、基材の高熱伝導性および駆動回路、特に配線の高集積化の要求が高まっており、これらの要求を満たす基材として、Ｓｉ基材等の非透明基材が期待される。しかしながら、非透明基材を用いる場合、従来技術のように照射光を通過させることができず、その結果として発光素子を配線基材上に好適に実装することができない。
本発明の一実施形態は、配線基材が透明基材であるか非透明基材であるかを問わず、発光素子を配線基材上に好適に実装可能な発光装置の製造方法および当該製造方法から得られる発光装置を提供することを目的とする。
上記目的を達成するために、本発明の一実施形態では、
同一面側にｐ側の電極およびｎ側の電極を備える発光素子を基材上に設置する工程を含む、発光装置の製造方法であって、
前記工程が順に
前記基材上に、正極側の配線シード層と負極側の配線シード層とを形成することと、
前記基材上における前記発光素子が載置される領域内にレジストパターンの少なくとも一部を形成することと、
前記ｐ側の電極と前記正極側の配線シード層とが離隔して対向し、かつ前記ｎ側の電極と前記負極側の配線シード層とが離隔して対向するように、前記レジストパターン上に前記発光素子を載置することと、
前記レジストパターンをマスクとして、前記正極側の配線シード層と該正極側の配線シード層と離隔配置された前記ｐ側の電極との間、および前記負極側の配線シード層と該負極側の配線シード層と離隔配置された前記ｎ側の電極との間をめっき接合することと、
前記レジストパターンを除去することと
を含む、発光装置の製造方法が供される。



上記目的を達成するために、本発明の一実施形態では、
基材と、前記基材上に配置される、正極側の配線及び負極側の配線と、を備える配線基材と、
前記配線基材上に位置し、ｐ側の電極及びｎ側の電極を備える発光素子と、
前記正極側の配線と前記ｐ側の電極との間をつなぐ第１の導電部材と、
前記負極側の配線と前記ｎ側の電極との間をつなぐ第２の導電部材と、
を備え、
断面視で、前記第１の導電部材および前記第２の導電部材の少なくとも一方の導電部材の外側側面は、前記配線の外側端部と前記電極の外側端部とを結ぶ直線よりも外側に突出する、発光装置が供される。
本発明の一実施形態によれば、配線基材が透明基材であるか非透明基材であるかを問わず、発光素子を配線基材に好適に実装可能である。
基材上への配線シード層の形成態様を模式的に示す斜視図である。 レジストパターンの形成態様を模式的に示す斜視図である。 発光素子の載置態様を模式的に示す斜視図である。 配線シード層と発光素子の電極との間のめっき接合態様を模式的に示す斜視図である。 レジストパターンの除去態様を模式的に示す斜視図である。 基材上への配線シード層の形成態様を模式的に示す平面図である。 図２ＡのＩ－Ｉ’間における基材上への配線シード層の形成態様を模式的に示す断面図である。 レジストパターンの形成態様を模式的に示す平面図である。 図２ＣのＩＩ－ＩＩ’間におけるレジストパターンの形成態様を模式的に示す断面図である。 キャリア基材上に発光素子が搭載された発光素子搭載キャリア基材を模式的に示す斜視図である。 発光素子搭載キャリア基材を第１のレジストパターン上に載置する態様を模式的に示す平面図である。 図２ＦのＩＩＩ－ＩＩＩ’間における第１のレジストパターン上への発光素子搭載キャリア基材の載置態様を模式的に示す断面図である。 キャリア基材を発光素子から剥離する態様を模式的に示す平面図である。 キャリア基材を発光素子から剥離する態様を模式的に示す断面図である。 配線シード層と発光素子の電極との間のめっき接合態様を模式的に示す断面図である。 レジストパターンの除去態様を模式的に示す断面図である。 第２のレジストパターンの除去箇所に対応する配線シード層の局所部分の切断態様を模式的に示す平面図である。 第２のレジストパターンの除去箇所に対応する配線シード層の局所部分の切断態様を模式的に示す断面図である。 無電解めっき処理を施す態様を模式的に示す断面図である。 本発明の一実施形態に係る発光装置の構成を模式的に示す断面図である。 本発明の別実施形態に係る発光装置の構成を模式的に示す断面図である。
[発光装置の製造方法］
以下、図面に基づいて本発明の一実施形態に係る発光装置の製造方法について詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語を用いる。しかしながら、これらの用語の使用は図面を参照した発明の理解を容易にするためであって、これらの用語の意味によって本発明の技術的範囲が制限されるものではない。また、複数の図面に表れる同一符号の部分は同一または同等の部分を指す。
更に、以下に示す実施形態は、本発明の技術的思想を具体化するための発光装置の製造方法を例示するものであって、本発明を限定するものではない。また、以下に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、例示することを意図したものである。また、図面が示す部材の大きさおよび位置関係等は、説明を明確にするため誇張している場合がある。
実施形態１
以下、図面を参照しながら、本発明の実施形態１に係る発光装置の製造方法について説明する。
実施形態１は、一例として、同一面側にｐ側の電極およびｎ側の電極を備える単一の発光素子を配線基材上に実装して発光装置を製造する。
かかる形態において、本発明の実施形態１に係る製造方法は、下記の（ａ）工程～（ｅ）工程を含む。
（ａ）基材上への配線シード層の形成工程
図１Ａは、基材上への配線シード層の形成態様を模式的に示す斜視図である。
図１Ａに示すように、基材１０上に所定の間隔を置いて正極側の配線シード層１１と負極側の配線シード層１２とを形成する。所定の間隔を置いて正極側の配線シード層１１と負極側の配線シード層１２とを形成した基材１０を準備してもよい。
配線シード層１１、１２間の所定の間隔としては、後に載置する発光素子３０のｐ側の電極と正極側の配線シード層１１とが対向し、ｎ側の電極と負極側の配線シード層１２とが対向可能となるような間隔であることが好ましい。例えば、発光素子の平面視における大きさが５０μｍ×５０μｍの場合、配線シード層１１、１２の間隔は、１４μｍとすることができる。
基材１０としては、透明な基材のみならず非透明な基材が用いられてよい。透明な基材の材料としては、ガラス、石英、サファイア、セラミック（例えば、透明のアルミナ）、有機フィルム（例えば、ＰＥＴ）が挙げられる。また、非透明な基材の材料として、半導体（例えば、Ｓｉ、Ｇｅ，ＧａＡｓ、ＩｎＰ）、セラミック（例えば、アルミナ、ＡｌＮ）、金属（例えば、Ａｌ、Ｃｕ）、有機材料（例えば、ＦＲ４）が挙げられる。
（ｂ）レジストパターンの形成工程
図１Ｂは、レジストパターンの形成態様を模式的に示す斜視図である。
基材１０上における発光素子３０が載置される領域内にレジストパターン２０の少なくとも一部を形成する。なお、本明細書でいう「レジストパターン」とは、基材１０上における発光素子３０が載置される領域内にて後刻にめっき成長可能領域が確保できるように基材の一部が露出する模様が施されたレジストを指し、「パターン化されたレジスト」又は「パターン化レジスト」と称することもできる。


図１Ｂに示すように基材１０上における発光素子３０が載置される領域にレジストパターン２０を形成しても良いし、レジストパターン２０の一部が発光素子３０が載置される領域から外側にはみ出てもよい。
以下では、後に発光素子３０が載置される領域内にレジストパターン２０の全てを配置する場合を例に採る。
具体的には、後に発光素子３０を載置する際に、発光素子３０の各電極（ｐ側の電極／ｎ側の電極）と各配線シード層１１、１２とが離隔して対向可能となるように、発光素子３０の平面サイズよりも小さい平面サイズを有するレジストパターン２０を発光素子３０が載置される領域内に形成する。つまり、平面視で、レジストパターン２０が配置されない領域において発光素子３０の各電極（ｐ側の電極／ｎ側の電極）と各配線シード層１１、１２とが重なるように、レジストパターン２０が配置される。これにより、発光素子３０の電極と各配線シード層１１、１２との間に空間（具体的には後にめっきを成長させるための狭小空間）を好適に確保することが可能となる。レジストパターン２０の平面サイズは、発光素子３０の平面サイズの２０％以上４０％以下とすることができる。
レジストパターン２０は、平面視で、後に発光素子３０が載置される領域内であって、かつ少なくとも正極側の配線シード層１１と負極側の配線シード層１２との間に形成されてよい。
レジストパターン２０の形成態様としては、フォトリソグラフィー法や、スクリーン印刷法を用いることができる。フォトリソグラフィー法を用いると、微細なレジストパターンを形成することができる。
レジストパターン２０のレジストは粘着性を有することが好ましい。レジストが粘着性を有していることで、後に載置される発光素子３０をレジストパターン２０上に貼付け支持することが可能となる。
レジストパターン２０としては、上記の粘着性を有し、後に用いるめっき液に対して耐薬品性を兼ねるものが好ましい。例えば、レジストパターン２０としては、フェノール樹脂、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂を用いることができる。レジストパターン２０を用いると、発光素子の貼付け支持とめっき接合時のマスクとして、それぞれの目的に合う部材を設ける必要が生じないため、工程数を削減することができる。また、それぞれ別の部材を用いた場合に生じ得る、互いの形成条件の組み合わせによる制約（一方の溶媒に溶解する、適切な処理温度が異なるなど）を受けないため容易に工程を実施することができる。
レジストパターン２０の断面形状は、矩形又は正方形であってもよい。すなわち、発光素子３０と接触するレジストパターン２０の接触面（上面）と側面とが略垂直な関係とすることができる。これにより、発光素子３０とレジストパターン２０との接触領域と後に配線シード層と発光素子の電極とをつなぐめっき成長領域を正確に確保することが可能となる。
レジストパターンの断面形状はテーパ状でもよい。基材１０から発光素子３０に向けて幅が広くなる形状でも良いし、基材１０から発光素子３０に向けて幅が狭くなる形状でも良い。基材１０から発光素子３０に向けて幅が広くなる形状であれば、発光素子３０とレジストパターン２０とが接する面積を増やすことができ、発光素子とレジストパターンとをより確実に貼り付けることが可能となる。
断面視で、レジストパターン２０の高さを、正極側の配線シード層１１および負極側の配線シード層１２の高さよりも高くすることが好ましい。これにより、高さの違いに起因して、後にレジストパターン２０上に発光素子３０を載置する場合に、レジストパターン２０を挟んで、基材１０上に設けた配線シード層と、レジストパターン２０上に載置する発光素子３０の電極とを互いに離隔させることができる。
かかる離隔により、後のめっき処理時にて配線シード層と発光素子３０の電極との間をめっきでつなげるための空間を確保することができる。めっき処理として、電解めっきや無電解めっきを用いることができる。
なお、ここでいう「レジストパターン２０の高さ」とは、レジストパターン２０の厚みを指す。レジストの高さは、１μｍ以上３μｍ以下とすることができる。レジストパターン２０の高さが配線シード層１１、１２間の距離より小さいのが好ましい。レジストパターン２０の高さが配線シード層１１、１２間の距離より大きいと、めっき処理時において、配線シード層と発光素子の電極とがめっきで繋がる前に、配線シード層１１と配線シード層１２とがめっきで繋がる恐れが生じる。しかしながら、レジストパターン２０の高さが配線シード層１１、１２間の距離より小さければ、配線シード層１１と配線シード層１２とがめっきで繋がることを抑制することができる。
（ｃ）発光素子の載置工程
図１Ｃは、発光素子の載置態様を模式的に示す斜視図である。
図１Ｃに示すように、レジストパターン２０上に発光素子３０を載置する。
（ａ）工程および（ｂ）工程のいずれにおいても、後に載置する発光素子３０の電極と配線シード層１１、１２とがそれぞれ対向可能となるような事前調整がされている。これにより、（ｃ）工程では、レジストパターン２０上に発光素子３０を載置した際に、発光素子３０のｐ側の電極３１と正極側の配線シード層１１とが離隔して対向し、かつ発光素子３０のｎ側の電極３２と負極側の配線シード層１２とが離隔して対向させることができる。これにより、発光素子３０の電極３１、３２と配線シード層１１、１２との間にてめっきＰを成長させるための狭小空間を好適に確保することが可能となる。
さらに、レジストパターン２０上に発光素子３０を確実に載置することができる。なお、本明細書でいう「発光素子３０の電極と配線シード層とが対向している」とは、断面視にて、発光素子３０の電極の一部と配線シード層の一部とが向かい合っている関係を指す。
発光素子３０をレジストパターン２０に載置する際、レジストパターン２０の材料が熱可塑性であれば、熱圧着しながら載置してもよい。これにより、発光素子３０をレジストパターン２０に貼り付け支持することができ、発光素子３０とレジストパターン２０との密着性を確保することができる。レジストパターンが熱圧着などによって加圧されることによって、レジストパターンの断面形状が、樽型形状（外側に膨らむ形状）になってもよい。
（ｄ）配線シード層と発光素子の電極との間のめっき接合工程
図１Ｄは、配線シード層と発光素子の電極との間のめっき接合態様を模式的に示す斜視図である。
図１Ｄに示すように、レジストパターン２０をマスクとして、正極側の配線シード層１１と正極側の配線シード層１１と離隔配置されたｐ側の電極３１との間、および負極側の配線シード層１２と負極側の配線シード層１２と離隔配置されたｎ側の電極３２との間をめっき接合させる。この結果、正極側の配線シード層１１とｐ側の電極３１とが電気的に接続し、負極側の配線シード層１２とｎ側の電極３２とが電気的に接続する。
（ｄ）工程では、当該狭小空間が好適に確保された状態で、レジストパターン２０をマスクとしてめっき処理を施す。
めっき処理としては、電解めっきや無電解めっきを用いることができる。めっき液としては、銅（Ｃｕ）を用いることができる。銅のめっき液を用いると、発光素子の電極と配線シード層との間が銅によって繋がり、発光素子の電極と配線シード層との間をめっき接合することができる。なお、めっき液は、銅以外に、金（Ａｕ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、および／またはニッケル（Ｎｉ）などを用いることができる。
（ｅ）レジストパターンの除去工程
図１Ｅは、レジストパターンの除去態様を模式的に示す斜視図である。
図１Ｅに示すように、レジストパターン２０を除去する。
レジストパターン２０の除去は、レジストを剥離できる剥離液に浸すことで行っても良いし、これ以外の方法でも良い。例えば、チャンバー内にて、めっきを介して配線シード層１１、１２と電極３１、３２との間の接合が完了した後、ノズルを用いて任意のレジスト剥離液をレジストパターン２０にかける。かかるレジスト剥離液により、レジストパターン２０が溶解され、溶解させたレジストパターン２０を所定のガス等を用いて基材１０よりも外側へと送出させる。
レジスト剥離液は、硫酸および有機系溶剤等を含む混合液であってよい。有機系溶剤としては、例えば、２－プロパノール等のアルコール系溶剤、アセトン等のケトン系溶剤、酢酸エチル等のエステル系溶媒、およびエーテル系溶媒からなる群から選択される少なくとも１種の溶剤を用いることができる。溶解させたレジストパターン２０を送出するために用いるガスとしては、例えば、アルゴンガス、窒素ガス等が挙げられる。
以上により、基材１０上に発光素子３０が実装され、それによって実施形態１に係る発光装置７０を製造することが可能となる。
上記の（ａ）工程～（ｅ）工程をふまえると、実施形態１に係る発光装置の製造方法は、従前の製造方法における、発光素子を基材に接着させるための接着材を硬化させるために、基材における発光素子が配置される側とは反対側の主面側から光照射を行う工程を必要としないため、基材１０が透明基材であるか非透明基材であるかを問わず、発光素子を基材１０に好適に実装することができる。
実施形態２
以下、図面を参照しながら、本発明の実施形態２に係る発光装置の製造方法について説明する。
上述のとおり、実施形態１は、単一の発光素子を単一の配線基材上に実装して発光装置を製造する形態である。これに対して、実施形態２は、実施形態１の応用例であり、少なくとも２つの発光素子を単一の配線基材上に実装して発光装置を製造する形態である。実施形態２は、実施形態１の応用例であるため、実施形態１における内容と重複する部分については説明を省略する。
本発明の実施形態２に係る発光装置の製造方法は、同一面側にｐ側の電極およびｎ側の電極各々を備える少なくとも２つの発光素子を基材上に設置するものである。かかる形態において、本発明の実施形態２に係る製造方法は、下記の工程を含む。
（Ａ）基材上への配線シード層の形成工程
図２Ａは、基材上への配線シード層の形成態様を模式的に示す平面図である。図２Ｂは、図２ＡのＩ－Ｉ’間における基材上への配線シード層の形成態様を模式的に示す断面図である。
図２Ａおよび図２Ｂに示すように、基材１００上に所定の間隔を置いて正極側の配線シード層１１０と負極側の配線シード層１２０とを形成する。所定の間隔を置いて正極側の配線シード層１１０と負極側の配線シード層１２０とを形成した基材１００を準備してもよい。
具体的には、後にて各配線シード層１１０、１２０の上方に、所定の間隔をおいて少なくとも２つの発光素子を配置する観点から、正極側の配線シード層１１０と負極側の配線シード層１２０とがそれぞれ略同一方向に延在するように基材１００上に配線シード層１１０、１２０を形成する。ここで、「正極側の配線シード層１１０と負極側の配線シード層１２０とがそれぞれ略同一方向に延在する」とは、両者が完全同一方向（平行方向）に延在している場合であるが、両者の間に形成される角度が±１度以内である場合を含む。
図２Ａに示すように、平面視で、正極側の配線シード層１１０と負極側の配線シード層１２０が凹部１１１を含んでも良い。正極側の配線シード層１１０に設けられる凹部１１１は、正極側の配線シード層１１０における負極側の配線シード層１２０と対向する辺側に設けられる。負極側の配線シード層１２０に設けられる凹部１１１は、負極側の配線シード層１２０における正極側の配線シード層１１０と対向する辺側に設けられる。
凹部１１１は、発光素子が載置される領域内に設けることができる。凹部１１１は、平面視で、第１のレジストパターン２１０が配線シード層１２０の凹部１１１内に入り込むように形成されることができる。すなわち、凹部１１１は、第１のレジストパターン２１０で覆われるような位置に形成することができる。凹部１１１の形状は、図２Ａでは，半円形状であるが、これ以外の形状（矩形など）でも良い。凹部１１１は、正極側の配線シード層１１０、又は、負極側の配線シード層１２０のいずれか一方のみに形成されても良い。
凹部１１１が第１のレジストパターン２１０で覆われるような位置に形成されることで、第１のレジストパターン２１０は、配線シード層と接触する面積が減り、基材１００と接する面積が増えるので、レジストパターンと基材１００との密着性を向上させることができる。
（Ｂ）レジストパターンの形成工程
図２Ｃは、レジストパターンの形成態様を模式的に示す平面図である。図２Ｄは、図２ＣのＩＩ－ＩＩ’間におけるレジストパターンの形成態様を模式的に示す断面図である。
図２Ｃおよび図２Ｄに示すように、所定の間隔をおいて少なくとも２つの発光素子３００が載置される領域内に第１のレジストパターン２１０をそれぞれ基材１００上に形成する。第１のレジストパターン２１０は、実施形態１のレジストパターン２０に対応する。
具体的には、後に少なくとも２つの発光素子３００を所定の間隔をおいて載置する際に、各発光素子３００の電極と配線シード層１１０、１２０とがそれぞれ離隔して対向可能となるように、各発光素子３００が載置される領域内に、発光素子３００の平面サイズよりも小さい平面サイズを有する第１のレジストパターン２１０をそれぞれ形成する。
かかる第１のレジストパターン２１０をそれぞれ形成することで、後に第１のレジストパターン２１０上に載置する各発光素子３００の電極と配線シード層１１０、１２０との間に空間（具体的には後にてめっきを成長させるための狭小空間）を確保することが可能となる。
第１のレジストパターン２１０の平面形状としては、図２Ｃに示すように十字形状であることが好ましい。めっき接合時におけるめっき液の流路を確保しつつ、第１のレジストパターン２１０上に発光素子３００を安定して載置させることができるからである。第１のレジストパターン２１０の他の平面形状として、例えば正方形状、矩形状、三角形状等の任意の形状を採ることできる
第１のレジストパターン２１０は、発光素子の電極３１０、３２０に接触してもよいし、発光素子の電極３１０、３２０に接触しなくてもよい。第１のレジストパターン２１０が発光素子の電極３１０、３２０に接触する場合は、所定の必要十分なめっき接合領域を確保の上、第１のレジストパターンによる発光素子３００の接触面積を多くとることが可能となる。これにより、第１のレジストパターン２１０による発光素子３００の密着力を高めることが可能となる。
また、発光素子の電極３１０，３２０の表面に窪みが存在する場合、窪み箇所でめっき成長が行われると、めっき接合が終了した後にめっき液が窪み内に残存する恐れが生じるため、発光素子の電極３１０，３２０の表面に設けられた窪みには、めっき成長させないようにしても良い。この場合は、平面視で十字形状のレジストパターンにおける発光素子の電極表面と接する先端部が、発光素子の電極表面に存在する窪みを覆うのが良い。
一方、第１のレジストパターン２１０が発光素子の電極３１０、３２０に接触しない場合、電極全域がめっき成長し厚膜化する。配線シード層１１０の局所部分の薄膜を切断するためにフラッシュエッチングを用いる場合、局所部分の厚み分だけめっき成長領域もエッチングされてしまうが、めっき成長領域が厚膜化されているため、めっき成長領域の導電性を確保することができる。
実施形態１と同様に、第１のレジストパターン２１０は粘着性を有していることが好ましい。第１のレジストパターン２１０は、後述するキャリア基材５００に形成された樹脂材料４００よりも高い粘着性を有する材料を用いることで、キャリア基材５００に搭載されている発光素子を基材１０に転写する際に、発光素子が第１のレジストパターンから剥がれることなくキャリア基材５００を発光素子から剥離することができる。
第１のレジストパターン２１０の高さは、配線シード層１１０の厚さの１０倍以上３０倍以下であることが好ましい。後述する配線シード層１１０の局所部分１１０Ａを切断するためにフラッシュエッチングを用いる場合、電極と配線シード層とを接続するめっき成長領域もエッチングされてしまうが、第１のレジストパターン２１０が所定以上の高さであることで、めっき成長領域は水平方向にも厚膜化するため、フラッシュエッチングによってめっき成長領域がエッチングされても、電極と配線シード層との間の電気接続性を良好に保つことができる。
（Ｂ）工程では、第１のレジストパターン２１０の形成に加え、正極側の配線シード層１１０上又は負極側の配線シード層１２０上に第２のレジストパターン２２０を形成する。
正極側の配線シード層１１０上又は負極側の配線シード層１２０上の、相互に隣り合う一方の発光素子３００と他方の発光素子３００との間となる部分に、第２のレジストパターン２２０を形成してもよい。すなわち、相互に隣り合う一方の発光素子３００と他方の発光素子３００との間となる部分の位置を予め把握した上で、第２のレジストパターン２２０を形成してもよい。
以下、図２Ｃに示すように、第２のレジストパターン２２０が正極側の配線シード層１１０上に形成されている態様に基づき説明する。第２のレジストパターン２２０の存在により、後のめっき処理工程にて、第２のレジストパターン２２０の形成箇所においては配線シード層１１０におけるめっき成長を抑制することができる。
配線シード層１１０における第２のレジストパターン２２０の形成箇所では、めっき処理前の厚み（薄い膜厚）を維持するため、後述するフラッシュエッチングによって第２のレジストパターン２２０の形成箇所の配線シード層を除去すれば、配線シード層１１０を電気的に分断することができる。
配線シード層１１０をより確実に切断する観点から、平面視において、配線シード層１１０の延在方向に対して垂直な方向の一端から他端にかけて連続して第２のレジストパターン２２０を形成することが好ましい。
第２のレジストパターン２２０は、第１のレジストパターン２１０と同時に形成しても良いし、別々に形成しても良い。第２のレジストパターン２２０と第１のレジストパターン２１０とを同時に形成することで、工程数が短縮できる。
（Ｃ）発光素子の載置工程
図２Ｅは、キャリア基材上に発光素子が搭載された発光素子搭載キャリア基材を模式的に示す斜視図である。図２Ｆは、発光素子搭載キャリア基材を第１のレジストパターン上に載置する態様を模式的に示す平面図である。図２Ｇは、図２ＦのＩＩＩ－ＩＩＩ’間における第１のレジストパターン上への発光素子搭載キャリア基材の載置態様を模式的に示す断面図である。
図２Ｅ～図２Ｇに示すように、各第１のレジストパターン２１０上に発光素子３００をそれぞれ載置する。具体的には、発光素子３００の電極面３３０と第１のレジストパターン２１０とがそれぞれ対向するように、発光素子搭載キャリア基材６００を、所定の間隔をおいて形成された少なくとも２つの第１のレジストパターン２１０上に載置する。このとき、発光素子３００のｐ側の電極３１０と正極側の配線シード層１１０とが離隔して対向し、かつ発光素子３００のｎ側の電極３２０と負極側の配線シード層１２０とが離隔して対向する。
以下、上記の発光素子搭載キャリア基材６００について説明する。発光素子搭載キャリア基材を準備する工程は、以下のステップを含む。
１）樹脂材料付きキャリア基材の形成
キャリア基材５００上に樹脂材料４００を連続塗布して樹脂材料４００付キャリア基材５００を得る。例えば、樹脂材料４００としては、シリコーン系樹脂材、エポキシ系樹脂材、およびアクリル系樹脂材から成る群から選択される少なくとも１種の樹脂材が挙げられる。又、キャリア基材５００としては、ガラス基材等を用いることができる。
２）樹脂材料付きキャリア基材上への発光素子の貼合せ
樹脂材料４００付キャリア基材５００上に発光素子３００を貼り合わせる。具体的には、少なくとも２つの発光素子３００の発光面３４０と単一のキャリア基材５００上の樹脂材料４００とが接するように、単一の樹脂材料付きキャリア基材５００上に発光素子３００を貼り合わせる。
以上により、キャリア基材５００上に発光素子３００が搭載された発光素子搭載キャリア基材６００を作製することができる。図２Ｅでは、発光素子搭載キャリア基材６００には、発光素子３００が一列に３個並んでいるが、３個以上であってよく、例えば１００００個～３００００個が行列に並んでもよい。
第１のレジストパターン２１０上に発光素子搭載キャリア基材６００を載置した後、図２Ｈおよび図２Ｉに示すように、キャリア基材５００を各発光素子３００から剥離する。なお、キャリア基材５００の剥離は、後述する配線シード層と発光素子との間のめっき接合工程の後でも良い。
（Ｄ）配線シード層と発光素子の電極との間のめっき接合工程
図２Ｊは、配線シード層と発光素子の電極との間のめっき接合態様を模式的に示す断面図である。
図２Ｊに示すように、第１のレジストパターン２１０および第２のレジストパターン２２０をマスクとして、正極側の配線シード層１１０と正極側の配線シード層１１０と離隔配置されたｐ側の電極３１０との間、および負極側の配線シード層１２０と負極側の配線シード層１２０と離隔配置されたｎ側の電極３２０との間をめっき接合させる。
第２のレジストパターン２２０もマスクとして機能するため、めっき処理時に、配線シード層１１０における第２のレジストパターン２２０の形成箇所においてはめっき成長を抑制することができる。
（Ｅ）レジストパターンの除去工程
図２Ｋは、レジストパターンの除去態様を模式的に示す断面図である。
図２Ｋに示すように、第１のレジストパターン２１０および第２のレジストパターン２２０を除去する。
図２Ｌは、第２のレジストパターンの除去箇所に対応する配線シード層の局所部分の切断態様を模式的に示す平面図である。図２Ｍは、第２のレジストパターンの除去箇所に対応する配線シード層の局所部分の切断態様を模式的に示す断面図である。
第１のレジストパターン２１０および第２のレジストパターン２２０の除去後、図２Ｌおよび図２Ｍに示すように、第２のレジストパターン２２０の除去箇所に対応する配線シード層１１０の局所部分１１０Ａを切断する。これにより、配線シード層１１０は、局所部分１１０Ａで電気的に分断される。
切断する方法としては、例えばフラッシュエッチングを用いることができる。フラッシュエッチングでは、エッチング液に浸すことで、配線シード層の局所部分１１０Ａを除去することができる。別の方法として、エッチング液をスプレーして、配線シード層１１０の局所部分１１０Ａを除去しても良い。
フラッシュエッチングするためのエッチング液としては、過酸化水素、硫酸、過硫酸アンモニウム、過硫酸ナトリウム、塩酸、硝酸、塩化第２鉄、および塩化銅等から成る群から選択される少なくとも１種を用いることができる。
図２Ｎは、無電解めっき処理を施す態様を模式的に示す断面図である。
図２Ｎに示すように、配線シード層１１０の局所部分１１０Ａを切断した後、導電部材Ｐに対して無電解めっき処理を施してパッド導電部材Ｃを形成しても良い。このようなめっき処理を行うことで、配線シード層（例えば、Ｃｕ）が露出しないように被膜されるため配線シード層が腐食するのを抑制できると共に、ワイヤが配線シード層からはがれるのを抑制することができる。無電解めっき処理で形成される層として、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）、Ａｕ（金）の積層（最表面がＡｕ）、又は、Ａｕ（金）、Ｐｄ（パラジウム）、Ａｕ（金）の積層などが挙げられる。
以上により、基材１００上に少なくとも２つの発光素子３００を好適に実装することができる。その結果、実施形態２に係る発光装置を製造することが可能となる。
従前の方法によれば、透明基材上面に形成されたシード層パターンをマスクとして基材裏面から露光することにより硬化される接着層部分をめっき処理時の発光素子保持用の接着層パターンとしている。すなわち、自ずと接着層パターンはシード層パターンの反転パターンとならざるを得ないため、発光素子の保持パターンと回路パターンの設計は不可分となっており、回路パターンに制約が生じる。例えば、発光素子の直下にて周囲と切り離された島状の回路部分との電気的および機械的な接続を行いたい場合、従前の方法では配線シード層は島状である必要があるが、それでは通電ができなくなるため、電解めっきによるめっき成長が行えず、発光素子側電極との接続が不可能である。
さらには、島状領域は、発光素子、基材、および接着層で囲まれることによりめっき液の流路が閉じてしまっているため、無電解めっき処理を用いたとしても接続することは不可能となる。このため、発光素子の直下では島状の発光素子保持および配線パターンを形成することができない。
しかしながら、実施形態２の製造方法であれば、配線シード層のパターンとは別にレジストによってもめっき後の配線シード層のパターン形状を規定することができる。そのため、後のエッチング（フラッシュエッチング）などを組み合わせることにより島状の配線シード層のような自由な配線シード層のパターン形状を得ることができる。
実施形態２では、正極側の配線シード層１１０を切断し、負極側の配線シード層１２０を切断しない構成であるため、各発光素子の負極側は共通電極となり、各発光素子の正極側は互いに独立した電極となる。これにより、各発光素子を独立に点灯制御することができる。なお、負極側の配線シード層１２０を切断し、正極側の配線シード層１１０を切断しない構成である場合は、各発光素子の正極側が共通電極となり、各発光素子の負極側が互いに独立した電極となる。この場合でも、各発光素子を独立に点灯制御することができる。
上記では、所定の間隔をおいて形成された少なくとも２つの第１のレジストパターン２１０上に“単一”の発光素子搭載キャリア基材６００を貼り付ける内容について説明してきた。しかしながら、これに限定されない。例えば、当該少なくとも２つの第１のレジストパターン２１０上に、所定の間隔をおいて“少なくとも２つの”発光素子搭載キャリア基材６００を貼りつけても良い。この場合、第１のレジストパターン２１０は、平面視で配線シード層が延在する方向と同じ方向に延在する形状とすることができる。
[発光装置］
上記実施形態１および２の製造方法により得られた発光装置は以下の構成を採り得る。図３は、本発明の一実施形態に係る発光装置の構成を模式的に示す断面図である。図４は、本発明の別実施形態に係る発光装置の構成を模式的に示す断面図である。図３に示すように、本発明の一実施形態に係る発光装置７０は、基材１０と、基材１０上に配置される、正極側の配線１１及び負極側の配線１２と、を備える配線基材１０Ｘと、配線基材１０Ｘ上に位置し、ｐ側の電極３１及びｎ側の電極３２を備える発光素子３０と、正極側の配線１１とｐ側の電極３１との間をつなぐ第１の導電部材Ｐ１と、負極側の配線１２とｎ側の電極３２との間をつなぐ第２の導電部材Ｐ２と、を備える。
かかる構成において、本発明の一実施形態は、断面視で、第１の導電部材Ｐ１および第２の導電部材Ｐ２の少なくとも一方の導電部材の外側側面Ｐ１１、Ｐ２１は、配線の外側端部１１ａ、１２ａと電極の外側端部３１ａ、３２ａとを結ぶ直線よりも外側に突出するように構成されている。なお、ここでいう「断面視」とは、ｐ側の電極３１及びｎ側の電極３２とこれらにそれぞれ対向配置された正極側の配線１１及び負極側の配線１２を切り取る方向からみたものを指す。
上記発光装置の製造途中の導電部材形成段階にて、配線シード層から電極へと向かって、一方の側面はレジストの側面に沿いつつ他方の側面は発光素子３０と配線基材１０Ｘとの間のフリー状態の空間にて成長することで、導電部材が形成される。第１の導電部材Ｐ１および第２の導電部材Ｐ２の内側側面Ｐ１２、Ｐ２２の形状は、上記導電部材形成段階にて基材上に形成するレジストパターンの側面形状に依存し得る。既述のように、レジストパターンの断面形状が矩形又は正方形である場合、レジストパターンの側面は配線の上面に対して直交するため、これに伴い第１の導電部材Ｐ１および第２の導電部材Ｐ２の内側側面Ｐ１２、Ｐ２２の形状も製造完了時における配線（製造途中の配線シード層に対応）の上面に対して直交し得る。ここでいう「直交」とは、断面視で導電部材の内側側面と配線の上面との角度が９０度又は９０度±５度となる状態を指す。なお、第１の導電部材Ｐ１および第２の導電部材Ｐ２の内側側面が配線の上面に対して直交することに限らず、第１の導電部材Ｐ１および第２の導電部材Ｐ２の少なくとも一方の導電部材の内側側面が配線の上面に対して直交してもよい。
一方、最終的に得られる第１の導電部材Ｐ１および第２の導電部材Ｐ２の外側側面Ｐ１１、Ｐ２１の形状はレジストパターンの側面形状に依存するものではない。かかる理由から、最終的に得られる導電部材の外側側面Ｐ１１、Ｐ２１は配線の端部１１ａ、１２ａと発光素子３０の電極の端部３１ａ、３２ａとを結ぶ直線よりも外側に突出する。導電部材の外側側面が突出することによって「、導電部材と発光素子との接触面積が増えるため、放熱性向上が可能となる。更に、上述のように、導電部材の内側側面は製造途中に配置するレジストパターンの側面に沿って成長する側であるため、レジストパターンの除去後においては、最終的に得られる第１の導電部材Ｐ１と第２の導電部材Ｐ２との間は一定の間隔が空いた状態となり得る。そのため、第１の導電部材Ｐ１と第２の導電部材Ｐ２との接触によるショート発生が好適に回避され得る。以上の事からも、本発明の一実施形態に係る発光装置７０によれば、放熱性向上とショート発生の抑制の両立が可能である。
なお、断面視で、電極の端部３１ａ、３２ａと配線の端部１１ａ、１２ａとの位置関係により、導電部材の突出端部の位置も異なり得る。具体的には、図３に示すように、断面視で、電極の端部３１ａ、３２ａが配線の端部１１ａ、１２ａよりも外側に位置している場合、導電部材Ｐの突出端部ＰＸが電極３１、３２側に位置する構成を採り得る。一方、図４に示すように、断面視で、配線の端部１１αａ、１２αａが電極の端部３１αａ、３２αａよりも外側に位置している場合、導電部材の突出端部ＰＹは基材１０α側に位置する構成を採り得る。
又、本発明の製造方法の欄にて既に述べたように、基材を介した露光により接着層パターンを形成することなく導電部材を形成できるため、基材としては、透明な基材のみならず非透明な基材も用いることができる。そのため、利用可能な基材の種類も増やすことができる。
実施形態１および実施形態２にて用いる発光素子は、半導体積層体と、電極と、を備える。発光素子は、発光面(主発光面ともいう)と、発光面に対して異なる方向(例えば垂直方向)に延在する側面と、発光面の反対側の面であって正負一対の電極が設けられた電極面とを備える。
発光素子としては、任意の波長を有する光を発することが可能な半導体発光素子を選択することができる。例えば、発光素子として、発光ダイオード等を選択することができる。一例として、発光素子としては、青色光を発するものを用いることができる。これに限定されることなく、発光素子としては、青色光以外の他の色の光を発するものを用いてよい。発光装置において、所定の間隔をおいて各々配置された複数の発光素子を用いる場合、同色の光を各々発するものを用いてもよいし、異なる色を発するものを用いてもよい。
例えば、青色光を発することが可能な発光素子の半導体積層体として、窒化物系半導体（ＩｎxＡｌyＧａ1-x-yＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いることができる。この場合、窒化物系半導体発光素子は、例えば、サファイア基板およびサファイア基板に積層された窒化物系半導体積層構造を有する。窒化物系半導体積層構造は、発光層と、発光層をはさむように位置づけられたｎ型窒化物系半導体層およびｐ型窒化物系半導体層とを含む。ｎ型窒化物系半導体層およびｐ型窒化物系半導体層に、電極であるｎ側電極およびｐ側電極がそれぞれ電気的に接続される。
発光素子は、平面視にて任意の形状、例えば、正方形、矩形等の形状を有してよい。さらに、三角形、六角形等の多角形等でもよい。発光素子３０の平面視における大きさは、例えば、平面視にて１０μｍ以上１００μｍ以下、好ましくは２０μｍ以上８０μｍ以下の縦横寸法を有し得る。発光素子３０の高さは、１μｍ以上５０μｍ以下、好ましくは２μｍ以上１０μｍ以下を有し得る。
実施形態１および実施形態２のいずれにおいても、下記態様を採ることが好ましい。
基材上に発光素子を配置した後、発光素子から発せられる光を所定方向に導きやすくする観点から、発光素子の側面を囲むように光反射部材を設けることが好ましい。複数の発光素子が隣接して配列する場合、隣接する発光素子同士の間を充填するように設けてもよい。光反射部材は、例えば光反射する白色粉末等を透明樹脂に加えられた白色樹脂を用いることができる。光反射部材は、例えば酸化チタン等の無機白色粉末を含有させたシリコーン樹脂であってよい。発光素子から発せられる光を好適に反射させる観点から、光反射部材は当該光に対して例えば６０％以上の反射率を有する白色樹脂であってよく、好ましくは９０％以上の反射率を有する白色樹脂である。発光素子の側面に光反射部材を形成する方法としては、発光素子の上面にレジストを設け、白色樹脂を発光素子の上面及び隣接する発光素子の間に塗布した後、発光素子の上面に配置されたレジストを除去することで、発光素子の側面に残存した白色樹脂が光反射部材となる。
発光素子の側面と光反射部材との間および／または発光素子の発光面上に透光性部材が設けられても良い。透光性部材の材料としては、例えば、シリコーン系樹脂、エポキシ樹脂、アクリル系樹脂が挙げられる。
発光素子の発光面側に発光素子から発せられる光を吸収して、異なる波長の光に変換可能な波長変換部材を設けてよい。波長変換部材は、蛍光体等の波長変換材を含んで成る。蛍光体としては、例えば、黄色系の発光をするＹＡＧ蛍光体（（Ｙ，Ｌｕ，Ｇｄ）３（Ａｌ，Ｇａ）５Ｏ１２：Ｃｅ）、緑色系の発光をするβサイアロン蛍光体、赤色系の発光をするフッ化物系蛍光体（例えばＫ２（Ｓｉ，Ｔｉ，Ｇｅ）Ｆ６：Ｍｎ等）、窒化物系蛍光体（例えばＳｒ，Ｃａ）ＡｌＳｉＮ３：Ｅｕ）等が挙げられる。波長変換部材は、単一種の波長変換材を含んでいてもよいし、複数の波長変換材を含んでいてもよい。
以上、本発明の一実施形態について説明してきたが、本発明の適用範囲のうちの典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。
本実施形態に係る発光装置は、自動車のヘッドライト、プロジェクタ等に好適に利用できる。
１０ 基材
１０Ｘ、１０Ｘα 配線基材
１１ 正極側の配線シード層
１１ａ、１１αａ 正極側の配線端部
１２ 負極側の配線シード層
１２ａ、１２αａ 負極側の配線端部
２０ レジストパターン
３０、３０α 発光素子
３１、３１α 発光素子のＰ側の電極
３１ａ、３１αａ Ｐ側の電極の端部
３２、３２α 発光素子のｎ側の電極
３２ａ、３２αａ ｎ側の電極の端部
３３ 発光素子の電極面
７０、７０α 発光装置
１００ 基材
１１０ 正極側の配線シード層
１２０ 負極側の配線シード層

２１０ 第１のレジストパターン
２２０ 第２のレジストパターン
３００ 発光素子
３１０ 発光素子のＰ側の電極
３２０ 発光素子のｎ側の電極
３３０ 発光素子の電極面
３４０ 発光素子の発光面
４００ 樹脂材料
５００ キャリア基材
６００ 発光素子搭載キャリア基材
Ｐ 導電部材
Ｐ１、Ｐ１α 第１の導電部材
Ｐ１１ 第１の導電部材の外側側面
Ｐ１２ 第１の導電部材の内側側面
Ｐ２、Ｐ２α 第２の導電部材
Ｐ２１ 第２の導電部材の外側側面
Ｐ２２ 第２の導電部材の内側側面
ＰＸ、ＰＹ 導電部材の突出端部
Ｃ パッド導電部材

Claims (12)

  1. 同一面側にｐ側の電極およびｎ側の電極を備える発光素子を基材上に設置する工程を含む、発光装置の製造方法であって、
    前記工程が順に
    所定の間隔を置いて正極側の配線シード層と負極側の配線シード層とを形成した基材を準備することと、
    前記基材上における前記発光素子が載置される領域内にレジストパターンの少なくとも一部を形成することと、
    前記ｐ側の電極と前記正極側の配線シード層とが離隔して対向し、かつ前記ｎ側の電極と前記負極側の配線シード層とが離隔して対向するように、前記レジストパターン上に前記発光素子を載置することと、
    前記レジストパターンをマスクとして、前記正極側の配線シード層と該正極側の配線シード層と離隔配置された前記ｐ側の電極との間、および前記負極側の配線シード層と該負極側の配線シード層と離隔配置された前記ｎ側の電極との間をめっき接合することと、
    前記レジストパターンを除去することと
    を含む、発光装置の製造方法。
  2. 同一面側にｐ側の電極およびｎ側の電極を備える発光素子を基材上に設置する工程を含む、発光装置の製造方法であって、
    前記工程が順に
    前記基材上に、正極側の配線シード層と負極側の配線シード層とを形成することと、
    前記基材上における前記発光素子が載置される領域内にレジストパターンの少なくとも一部を形成することと、
    前記ｐ側の電極と前記正極側の配線シード層とが離隔して対向し、かつ前記ｎ側の電極と前記負極側の配線シード層とが離隔して対向するように、前記レジストパターン上に前記発光素子を載置することと、
    前記レジストパターンをマスクとして、前記正極側の配線シード層と該正極側の配線シード層と離隔配置された前記ｐ側の電極との間、および前記負極側の配線シード層と該負極側の配線シード層と離隔配置された前記ｎ側の電極との間をめっき接合することと、
    前記レジストパターンを除去することと
    を含む、発光装置の製造方法。
  3. 前記発光素子の平面サイズよりも小さい平面サイズを有する前記レジストパターンを形成する、請求項１又は２に記載の製造方法。
  4. 前記レジストパターンが粘着性を有し、それによって前記載置される前記発光素子を貼付け支持可能となっている、請求項１～３のいずれかに記載の製造方法。
  5. 前記基材が非透明である、請求項１～４のいずれかに記載の製造方法。
  6. 前記基材上に前記発光素子を少なくとも２つ配置する発光装置の製造方法であって、
    前記正極側の配線シード層と前記負極側の配線シード層とがそれぞれ略同一方向に延在するように前記基材上に各配線シード層を形成し、
    前記基材上にて所定の間隔をおいて少なくとも２つの発光素子が載置される領域内に前記レジストパターンの少なくとも一部をそれぞれ形成し、各レジストパターン上に前記発光素子をそれぞれ載置する、請求項１～５のいずれかに記載の製造方法。
  7. 前記正極側の前記配線シード層上又は前記負極側の配線シード層上の、相互に隣り合う一方の前記発光素子と他方の前記発光素子との間となる部分に、第２のレジストパターンを更に形成する、請求項６に記載の製造方法。
  8. 前記正極側の前記配線シード層又は前記負極側の配線シード層の延在方向に対して垂直な方向の一端から他端に連続して、前記第２のレジストパターンを形成する、請求項７に記載の製造方法。
  9. 前記レジストパターンおよび前記第２のレジストパターンの除去後、前記第２のレジストパターンの除去箇所において前記配線シード層を切断する、請求項７又は８に記載の製造方法。
  10. 前記レジストパターン上に前記発光素子を載置する前に、前記発光素子の発光面とキャリア基材とが対向するように前記発光素子を前記キャリア基材上に設けて、発光素子搭載キャリア基材を準備する工程を含み、
    前記発光素子搭載キャリア基材の前記発光素子の電極面と前記レジストパターンとが対向するように、前記レジストパターン上に前記発光素子搭載キャリア基材を設け、該発光素子搭載キャリア基材から前記キャリア基材を剥離する、請求項６～９のいずれかに記載の製造方法。
  11. 平面視で、前記正極側の配線シード層と前記負極側の配線シード層の少なくとも一方が凹部を含み、前記レジストパターンを前記凹部内に入り込むように形成する、請求項１～１０のいずれかに記載の製造方法。
  12. 断面視で、前記発光素子が載置される前記レジストパターンの高さを、前記正極側の前記配線シード層および前記負極側の配線シード層の高さよりも高くする、請求項１～１１のいずれかに記載の製造方法。
JP2020214106A 2019-12-24 2020-12-23 発光装置の製造方法および発光装置 Active JP7328560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023125989A JP2023166372A (ja) 2019-12-24 2023-08-02 発光装置の製造方法および発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019233329 2019-12-24
JP2019233329 2019-12-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023125989A Division JP2023166372A (ja) 2019-12-24 2023-08-02 発光装置の製造方法および発光装置

Publications (2)

Publication Number Publication Date
JP2021103774A JP2021103774A (ja) 2021-07-15
JP7328560B2 true JP7328560B2 (ja) 2023-08-17

Family

ID=76574300

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020214106A Active JP7328560B2 (ja) 2019-12-24 2020-12-23 発光装置の製造方法および発光装置
JP2023125989A Pending JP2023166372A (ja) 2019-12-24 2023-08-02 発光装置の製造方法および発光装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023125989A Pending JP2023166372A (ja) 2019-12-24 2023-08-02 発光装置の製造方法および発光装置

Country Status (5)

Country Link
US (1) US20220384698A1 (ja)
JP (2) JP7328560B2 (ja)
CN (1) CN114902435A (ja)
DE (1) DE112020006322T5 (ja)
WO (1) WO2021132392A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7381937B2 (ja) 2021-12-24 2023-11-16 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法
JP2023176405A (ja) 2022-05-31 2023-12-13 日亜化学工業株式会社 発光モジュール及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233733A (ja) 2010-04-28 2011-11-17 Sony Corp 素子の基板実装方法、および、その基板実装構造
JP2014013818A (ja) 2012-07-04 2014-01-23 Sony Corp デバイスおよび電子装置
US20150187746A1 (en) 2012-06-25 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on Package Devices and Methods of Packaging Semiconductor Dies
JP2015184600A (ja) 2014-03-26 2015-10-22 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
US20170092631A1 (en) 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Interconnection Structure, LED Module and Method
JP2017183458A (ja) 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297177B2 (ja) * 1993-12-22 2002-07-02 株式会社東芝 半導体装置の製造方法
JP2561039B2 (ja) * 1994-11-22 1996-12-04 日本電気株式会社 半導体チップおよび回路基板の接続方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233733A (ja) 2010-04-28 2011-11-17 Sony Corp 素子の基板実装方法、および、その基板実装構造
US20150187746A1 (en) 2012-06-25 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on Package Devices and Methods of Packaging Semiconductor Dies
JP2014013818A (ja) 2012-07-04 2014-01-23 Sony Corp デバイスおよび電子装置
JP2015184600A (ja) 2014-03-26 2015-10-22 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
US20170092631A1 (en) 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Interconnection Structure, LED Module and Method
JP2017183458A (ja) 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置

Also Published As

Publication number Publication date
DE112020006322T5 (de) 2022-10-06
WO2021132392A1 (ja) 2021-07-01
JP2023166372A (ja) 2023-11-21
US20220384698A1 (en) 2022-12-01
CN114902435A (zh) 2022-08-12
JP2021103774A (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
JP6398222B2 (ja) 発光装置およびその製造方法
JP2023166372A (ja) 発光装置の製造方法および発光装置
US9755121B2 (en) Method of detaching sealing member of light emitting device
US11430935B2 (en) Light emitting diode structure
US9615461B2 (en) Wiring module including wiring substrate having border portion separating two side metallic foils and manufacturing method of wiring module
US6573028B1 (en) Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
TW201242073A (en) Flexible light emitting semiconductor device having thin dielectric substrate
JP2020068313A (ja) 発光素子および表示装置の製造方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
US20170125651A1 (en) Light emitting device and method of manufacturing light emitting module
JP6551245B2 (ja) 発光装置の製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP4945865B2 (ja) 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2010157682A (ja) 電子デバイス
JP3617929B2 (ja) 半導体発光素子及びその製造方法
KR20130051141A (ko) 조명 장치
JP2018056397A (ja) メタルベース基板の製造方法、半導体装置の製造方法、メタルベース基板、及び、半導体装置
JP5381684B2 (ja) 発光装置の製造方法
JP2014022705A (ja) 半導体発光装置及びその製造方法
KR101211719B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
US11532776B2 (en) Semiconductor light-emitting device
CN115986044A (zh) 半导体元件及其制作方法
CN116979001A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R151 Written notification of patent or utility model registration

Ref document number: 7328560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151