JP2011210773A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011210773A5 JP2011210773A5 JP2010074492A JP2010074492A JP2011210773A5 JP 2011210773 A5 JP2011210773 A5 JP 2011210773A5 JP 2010074492 A JP2010074492 A JP 2010074492A JP 2010074492 A JP2010074492 A JP 2010074492A JP 2011210773 A5 JP2011210773 A5 JP 2011210773A5
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder particles
- electronic component
- circuit board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
前記の目的を達成するために、本発明の請求項６に係る半導体装置の製造方法は、電子部品の複数の電極の少なくとも１つの電極に対して２個以上の半田粒子を付与する工程と、前記電子部品の電極と回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した半田粒子と前記回路基板の電極とを当接させる工程と、前記半田粒子を加熱する工程と、からなり、前記半田粒子が溶融した２個以上の微小半田接合体を介して前記電子部品の電極と前記回路基板の電極とを電気的に接続することを特徴とする。
また、請求項７に記載した半導体装置の製造方法は、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の半田粒子を付与する工程と、前記回路基板の電極と電子部品の電極とを対向して配置する工程と、前記回路基板の電極表面に付与した半田粒子と前記電子部品の電極とを当接させる工程と、前記半田粒子を加熱する工程と、からなり、前記半田粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続することを特徴とする。
また、請求項１に記載した半導体装置の製造方法は、電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、
前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続することを特徴とする。
前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続することを特徴とする。
また、請求項２に記載した発明は、請求項１の半導体装置の製造方法であって、前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子間隔が異なることを特徴とする。
また、請求項３に記載した発明は、請求項１，２の半導体装置の製造方法であって、前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子径が異なることを特徴とする。
また、請求項４に記載した発明は、請求項１〜３の半導体装置の製造方法であって、前記電子部品の電極表面に形成した第１半田粒子の粒子間隔が、前記回路基板の電極表面に形成した第２半田粒子の粒子径より大きいことを特徴とする。
また、請求項５に記載した発明は、請求項１〜３の半導体装置の製造方法であって、前記回路基板の電極表面に形成した第２半田粒子の粒子間隔が、前記電子部品の電極表面に形成した第１半田粒子の粒子径より大きいことを特徴とする。
Claims (9)
- 電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、
前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続することを特徴とする半導体装置の製造方法。 - 前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子間隔が異なることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子径が異なることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記電子部品の電極表面に形成した第１半田粒子の粒子間隔が、前記回路基板の電極表面に形成した第２半田粒子の粒子径より大きいことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 前記回路基板の電極表面に形成した第２半田粒子の粒子間隔が、前記電子部品の電極表面に形成した第１半田粒子の粒子径より大きいことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 電子部品の複数の電極の少なくとも１つの電極に対して２個以上の半田粒子を付与する工程と、前記電子部品の電極と回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した半田粒子と前記回路基板の電極とを当接させる工程と、前記半田粒子を加熱する工程と、からなり、
前記半田粒子が溶融した２個以上の微小半田接合体を介して前記電子部品の電極と前記回路基板の電極とを電気的に接続することを特徴とする半導体装置の製造方法。 - 回路基板の複数の電極の少なくとも１つの電極に対して２個以上の半田粒子を付与する工程と、前記回路基板の電極と電子部品の電極とを対向して配置する工程と、前記回路基板の電極表面に付与した半田粒子と前記電子部品の電極とを当接させる工程と、前記半田粒子を加熱する工程と、からなり、
前記半田粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続することを特徴とする半導体装置の製造方法。 - 電子部品の電極と、該電極に対向して配置された回路基板の電極が、半田を介して接合される半導体装置において、
前記電子部品の電極と前記回路基板の電極とが対向して配置された少なくとも１つの電極組は、前記半田を溶融した２個以上の微小半田接合体を介して接合されたことを特徴とする半導体装置。 - 前記電子部品の電極と前記回路基板の電極とが対向して配置された電極組は、前記電極組の複数の中で間隔の最も大きい電極同士は２個以上の微小半田接合体を介して接合されたことを特徴とする請求項８記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010074492A JP5375708B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置の製造方法 |
| US13/040,318 US8367539B2 (en) | 2010-03-29 | 2011-03-04 | Semiconductor device and semiconductor device manufacturing method |
| KR1020110021213A KR101655926B1 (ko) | 2010-03-29 | 2011-03-10 | 반도체장치 및 반도체장치의 제조방법 |
| TW100108737A TWI518808B (zh) | 2010-03-29 | 2011-03-15 | 半導體裝置及半導體裝置之製造方法 |
| CN201110081344.6A CN102208388B (zh) | 2010-03-29 | 2011-03-24 | 半导体装置以及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010074492A JP5375708B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011210773A JP2011210773A (ja) | 2011-10-20 |
| JP2011210773A5 true JP2011210773A5 (ja) | 2013-02-14 |
| JP5375708B2 JP5375708B2 (ja) | 2013-12-25 |
Family
ID=44655438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010074492A Active JP5375708B2 (ja) | 2010-03-29 | 2010-03-29 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8367539B2 (ja) |
| JP (1) | JP5375708B2 (ja) |
| KR (1) | KR101655926B1 (ja) |
| CN (1) | CN102208388B (ja) |
| TW (1) | TWI518808B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103959451B (zh) * | 2012-01-17 | 2016-12-21 | 松下知识产权经营株式会社 | 半导体装置制造方法以及半导体装置 |
| JP2013183094A (ja) * | 2012-03-02 | 2013-09-12 | Nec Corp | 電子部品の実装方法及び半導体装置 |
| JP2013214557A (ja) * | 2012-03-30 | 2013-10-17 | Olympus Corp | 電極形成体、配線基板、および半導体装置 |
| JP5923725B2 (ja) * | 2012-05-15 | 2016-05-25 | パナソニックＩｐマネジメント株式会社 | 電子部品の実装構造体 |
| EP2747132B1 (en) * | 2012-12-18 | 2018-11-21 | IMEC vzw | A method for transferring a graphene sheet to metal contact bumps of a substrate for use in semiconductor device package |
| JP6089732B2 (ja) * | 2013-01-30 | 2017-03-08 | 日立金属株式会社 | 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール |
| US8969191B2 (en) * | 2013-07-16 | 2015-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming package structure |
| US9583470B2 (en) * | 2013-12-19 | 2017-02-28 | Intel Corporation | Electronic device with solder pads including projections |
| US20150318259A1 (en) * | 2014-05-02 | 2015-11-05 | KyungOe Kim | Integrated circuit packaging system with no-reflow connection and method of manufacture thereof |
| JP6430843B2 (ja) * | 2015-01-30 | 2018-11-28 | 株式会社ジェイデバイス | 半導体装置 |
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
| FR3070550B1 (fr) * | 2017-08-24 | 2020-07-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede d'assemblage de connecteurs electriques |
| JP2019176056A (ja) * | 2018-03-29 | 2019-10-10 | 富士通株式会社 | 電子装置 |
| JP7189672B2 (ja) * | 2018-04-18 | 2022-12-14 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US11101417B2 (en) * | 2019-08-06 | 2021-08-24 | X Display Company Technology Limited | Structures and methods for electrically connecting printed components |
| US11502056B2 (en) * | 2020-07-08 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Joint structure in semiconductor package and manufacturing method thereof |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092118B2 (ja) * | 1991-07-14 | 2000-09-25 | ソニーケミカル株式会社 | 導電粒子転写型異方性導電フィルム及び電気的接続方法 |
| JP3417110B2 (ja) * | 1994-12-30 | 2003-06-16 | カシオ計算機株式会社 | 電子部品の接続方法 |
| JPH0997791A (ja) | 1995-09-27 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | バンプ構造、バンプの形成方法、実装接続体 |
| US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
| TW504864B (en) * | 2000-09-19 | 2002-10-01 | Nanopierce Technologies Inc | Method for assembling components and antennae in radio frequency identification devices |
| US7098072B2 (en) * | 2002-03-01 | 2006-08-29 | Agng, Llc | Fluxless assembly of chip size semiconductor packages |
| JP2003282617A (ja) | 2002-03-25 | 2003-10-03 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
| US7315081B2 (en) * | 2003-10-24 | 2008-01-01 | International Rectifier Corporation | Semiconductor device package utilizing proud interconnect material |
| WO2006095677A1 (ja) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法 |
| JP4402717B2 (ja) * | 2005-03-16 | 2010-01-20 | パナソニック株式会社 | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 |
| US7531387B1 (en) * | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US20090085227A1 (en) * | 2005-05-17 | 2009-04-02 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
| JP4591399B2 (ja) * | 2006-04-03 | 2010-12-01 | パナソニック株式会社 | 部品接合方法ならびに部品接合構造 |
| US7600667B2 (en) * | 2006-09-29 | 2009-10-13 | Intel Corporation | Method of assembling carbon nanotube reinforced solder caps |
| KR101208028B1 (ko) * | 2009-06-22 | 2012-12-04 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 |
-
2010
- 2010-03-29 JP JP2010074492A patent/JP5375708B2/ja active Active
-
2011
- 2011-03-04 US US13/040,318 patent/US8367539B2/en active Active
- 2011-03-10 KR KR1020110021213A patent/KR101655926B1/ko active IP Right Grant
- 2011-03-15 TW TW100108737A patent/TWI518808B/zh active
- 2011-03-24 CN CN201110081344.6A patent/CN102208388B/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011210773A5 (ja) | ||
| JP2011524647A5 (ja) | ||
| JP2012089724A5 (ja) | 半導体装置の製造方法 | |
| JP2011009514A5 (ja) | ||
| JP2013168419A5 (ja) | ||
| JP2014187166A5 (ja) | ||
| WO2014088966A3 (en) | Bonding structure for a microelectronic assembly comprising a high melting point alloy formed by bonding two bond components each comprising a non-low melting point material layer covering a low melting point material layer and corresponding manufacturing method | |
| JP2009027039A5 (ja) | ||
| WO2009057332A1 (ja) | 回路接続方法 | |
| JP2011023574A5 (ja) | ||
| JP2013219614A5 (ja) | ||
| JP2014127706A5 (ja) | 半導体装置の製造方法 | |
| JP2015146379A5 (ja) | 接続体、接続体の製造方法、電子機器 | |
| JP2010287710A5 (ja) | 半導体装置の製造方法 | |
| US9041171B2 (en) | Programmable interposer with conductive particles | |
| JP2014501446A5 (ja) | ||
| JP2016131245A5 (ja) | ||
| JP2016127011A5 (ja) | ||
| JP2012084681A5 (ja) | ||
| JP2018110149A5 (ja) | ||
| JP2009182272A5 (ja) | ||
| JP2009194189A5 (ja) | ||
| JP6303289B2 (ja) | 回路部材、接続構造体及び接続構造体の製造方法 | |
| TW201528389A (zh) | 半導體封裝件及其製法 | |
| JP6263554B2 (ja) | 半導体チップ配置の形成方法 |