JP2010525599A - エピタキシャル層を移動させる方法 - Google Patents

エピタキシャル層を移動させる方法 Download PDF

Info

Publication number
JP2010525599A
JP2010525599A JP2010504889A JP2010504889A JP2010525599A JP 2010525599 A JP2010525599 A JP 2010525599A JP 2010504889 A JP2010504889 A JP 2010504889A JP 2010504889 A JP2010504889 A JP 2010504889A JP 2010525599 A JP2010525599 A JP 2010525599A
Authority
JP
Japan
Prior art keywords
layer
intermediate layer
epitaxial layer
melting temperature
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010504889A
Other languages
English (en)
Other versions
JP5380429B2 (ja
Inventor
レ ヴァイヨン イブ−マチュー
Original Assignee
エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ filed Critical エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2010525599A publication Critical patent/JP2010525599A/ja
Application granted granted Critical
Publication of JP5380429B2 publication Critical patent/JP5380429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ドナー基板（１）上の中間層（２）の形成と、エピタキシーによる前記中間層（２）上の前記エピタキシャル層（３）の形成（Ｓ２）とを備える構造（１０）の製造ステップであって、前記中間層（２）の融解温度は、前記エピタキシャル層（３）の融解温度より低い製造ステップ、及び 少なくとも１回の熱処理を適用することによる、前記ドナー基板（１）からの前記エピタキシャル層（３）の分離ステップ（Ｓ５）であって、前記熱処理は、前記中間層（２）の前記融解温度と、前記エピタキシャル層（３）の前記融解温度との間から成る温度で実行される分離ステップを備えることを特徴とするエピタキシャル層（３）を生成する方法である。

Description

本発明は、半導体構造の製造において実行することができるエピタキシャル層を生成する方法に関し、特に、エレクトロニクス、マイクロエレクトロニクス、又はオプトエレクトロニクスの利用のためのＳＯＩ（絶縁体上のシリコン）、又はより一般的には、ＳｅＯＩ（絶縁体上の半導体）構造の製造に関する。
良く知られている方法では、ＳｅＯＩ構造の製造の間、エピタキシャル層がまず第一に、ドナー基板上に形成され、次いでレシーバ基板又は支持基板上に移動される。この製造の方法は、特に、スマートカット（登録商標）技術を用いて実行される。スマートカット（登録商標）技術の実行の例は、特許文献１又は非特許文献１に説明される。
スマートカット（登録商標）技術は、多くの用途において広く用いられる技術である。しかしながら、ある特定の場合には、別の移動技術を使用できること、特に、注入によって移動が実行されるときに、ある回路を損傷する危険性を限定できることが興味深いかもしれない。
米国特許５３７４５６４号明細書 米国特許出願公開第２００４／０１６６６５３号明細書
A. J. Auberton-Herve et al., "Why can Smart-Cut Change the future of microelectronics?," Int. Journal of High Speed Electronics and Systems, Vol. 10, No. 1, 2000, pp. 131-146. S.Farrens et al., "Chip manufactures look to wafer-bonding technology", Compound Semiconductor Magazine, Vol.8, issue 8, September 2002 H. Stohr and W. Klemm, Z. Anorg. Allgem. Chem., 241, 1954, p.305
本発明の目的は、それによって形成後にエピタキシャル層をドナー基板から分離することができる、エピタキシャル層を生成する方法を提示することである。
この目的のために、本発明は、ドナー基板上の中間層の形成と、エピタキシーによる中間層上のエピタキシャル層の形成とを備える構造の製造ステップであって、中間層の融解温度は、エピタキシャル層の融解温度より低い製造ステップと、少なくとも１回の熱処理を適用することによる、ドナー基板からのエピタキシャル層の分離ステップであって、この熱処理は、中間層の融解温度と、エピタキシャル層の融解温度との間から成る温度で実行される分離ステップとを備える、エピタキシャル層を生成する方法に関する。
ドナー基板とエピタキシャル層との間の、エピタキシャル層の融解温度より低い融解温度を有する中間層の形成は、従って、中間層の融解により基板からエピタキシャル層を分離することを可能にする。このため、熱処理は、中間層の融解温度とエピタキシャル層の融解温度との間から成る温度で適用される。この熱処理は、エピタキシャル層を損傷することなく、中間層を融解に導く。
更に、分離ステップに続いて、表面にある中間層の残余物が取り除かれた後、ドナー基板を、例えば、本発明による生成方法に従って、新規なエピタキシャル層を生成するために、有利に再利用することができる。
特定の実施形態では、製造ステップ後且つ分離ステップ前に、本発明による方法は、支持基板に対するエピタキシャル層のボンディングステップを更に備える。
本発明による方法は、従って、ドナー基板からレシーバ基板又は支持基板上へのエピタキシャル層の移動によって生成される構造を可能にする。そのような方法を、エレクトロニクス、マイクロエレクトロニクス、又はオプトエレクトロニクスの活用のためのヘテロ構造（例えば、ＳｅＯＩタイプ）を生成するために有利に用いることができる。
特定の実施形態では、本発明による方法は、エピタキシャル層が接合される支持基板は、その表面に酸化物層を備えることを特徴とする。
本発明による方法は、従って、製造すべきＳｅＯＩ構造を有利に可能にする。
特定の実施形態では、本発明による方法のボンディングステップは、分子ボンディングによって実行される。
代替として、例えば、陽極若しくは共晶接合、又は接着接合等、他の種類のボンディングを本発明による方法のボンディングステップの間に実行することができる。
本発明による方法の分離ステップの間、機械的分離力を、熱処理と同時に更に適用することができる。
そのような分離力は、ドナー基板からより容易により素早く分離されるエピタキシャル層を可能にする。
本発明によるボンディングステップの後に、ボンディング界面を強化する熱処理ステップを続けることができる。
特定の実施形態では、本発明による方法は、分離されるエピタキシャル層上に残っている中間層の残余物の除去ステップを更に備える。
別の特定の実施形態では、本発明による方法の製造ステップの間、中間層は、ドナー基板上のエピタキシーによって形成される。
本発明の一特長によると、本発明による方法の製造ステップの間、中間層及びドナー基板は、ＳｅＯＩ構造から形成される。
本発明の別の特徴によると、本発明による方法の生成ステップの間、中間層及びエピタキシャル層は、シリコンゲルマニウムから形成され、中間層は、エピタキシャル層のゲルマニウム濃度より高いゲルマニウム濃度で形成されて、その結果、中間層の融解温度は、エピタキシャル層の融解温度より低い。
このように、単純な方法で、エピタキシャル層及び中間層を、中間層の融解を可能にする異なった濃度を取る同一物質の（例えば、本実施形態では、シリコンゲルマニウムからの）合金により有利に形成することができる。シリコンゲルマニウムの融解温度は、Stohr及びKlemmの式に従ってゲルマニウム濃度の関数を減少させるので、中間層内のゲルマニウム濃度は、エピタキシャル層内のゲルマニウム濃度より高くなければならない。
特定の実施形態では、本発明による生成方法の製造ステップの間、
‐ドナー基板及び中間層は、シリコンゲルマニウムから形成され、中間層内のゲルマニウム濃度は、ドナー基板内のゲルマニウム濃度より高く、
‐エピタキシャル層は、前述の中間層上で歪シリコン（ｓＳＩ）層の成長によって形成される。
本発明の一特徴によると、本発明による生成方法の製造ステップの間、少なくとも一つのスペーサ層が、ドナー基板と中間層との間及び／又は中間層とエピタキシャル層との間に形成される。
別の特定の実施形態では、本発明による生成方法の製造ステップの間、
‐ドナー基板は、二酸化シリコン層で覆われたシリコンから形成され、
‐中間層は、ゲルマニウムから形成され、
‐エピタキシャル層は、ガリウムヒ素から形成される。
更に別の特定の実施形態では、本発明による生成方法の製造ステップの間、
‐ドナー基板は、サファイアから形成され、
‐中間層は、窒化インジウム（ＩｎＮ）から形成され
‐エピタキシャル層は、窒化ガリウム（ＧａＮ）から形成される。
本発明の特徴及び利点は、添付図面に関して非制限的な例示目的のためのみに与えられる、以下の説明からより明確に明らかとなるだろう。
図１Ａは、本発明の実施形態によるエピタキシャル層の生成を示す概略断面図である。 図１Ｂは、本発明の実施形態によるエピタキシャル層の生成を示す概略断面図である。 図１Ｃは、本発明の実施形態によるエピタキシャル層の生成を示す概略断面図である。 図１Ｄは、本発明の実施形態によるエピタキシャル層の生成を示す概略断面図である。 図１Ｅは、本発明の実施形態によるエピタキシャル層の生成を示す概略断面図である。 図２は、本発明の実施形態による図１Ａから図１Ｅで実行されるステップのフローチャートである。 （ａ）構造の層の各々におけるゲルマニウム濃度を表すグラフである。（ｂ）異なる層がシリコンゲルマニウムから形成される特定の実施形態に係る本発明による生成方法の製造ステップの間に得た構造の概略断面図である。 （ａ）構造の層の各々におけるゲルマニウム濃度を表すグラフである。（ｂ）基板及び中間層がシリコンゲルマニウムから形成され、エピタキシャル層が中間層上の歪シリコンの成長により形勢される、特定の実施形態に係る本発明による生成方法の製造ステップの間に得た構造の概略断面図である。 図５は、本発明の特定の実施形態における、絶縁体上のガリウムヒ素（ＡｓＧａＯＩ）構造に対する分離ステップ後に至る、本発明による生成方法の製造ステップの間に製造される構造の概略断面図を示す図である。 図６Ａは、本発明の特定の実施形態において、エピタキシャル層の分離の間、熱処理と同時に中間層の面内で適用されるせん断力（並進運動）の適用を示す。 図６Ｂは、本発明の特定の実施形態において、エピタキシャル層の分離の間、熱処理と同時に中間層の面内で適用されるせん断力（並進運動）の適用を示す。
本発明の目的は、エピタキシャル層を生成することであり、この点において多くの半導体物質構造の製造に適用する。本発明の生成方法の間に、又は関連する適用によって決まる支持基板上への移動の後に、生成されるエピタキシャル層を、それ自身（例えば、自己支持層）の上に分離することができる。
従って、本発明は、ＳｅＯＩ構造等のヘテロ構造の製造における限定的な適用以外に例えば、ＡｓＧａＯＩ構造、絶縁体上の窒化ガリウム（ＧａＮＯＩ）構造、絶縁体上の歪シリコン（ｓＳＯＩ）構造等に特典がある。
本発明の本質は、中間層をドナー基板とエピタキシャル層との間に形成し、中間層の融解温度はエピタキシャル層の融解温度より低いことにある。得られた構造（基板、中間層、及びエピタキシャル層を備える構造）に熱処理を適用することは、中間層を融解させること、及びエピタキシャル層を融解した中間層の位置で基板から分離することを可能にする。エピタキシャル層を損傷することなく、中間層を融解することを可能にするために、エピタキシャル層の融解温度と中間層の融解温度との間から成る温度で熱処理が実行される。
本発明によるエピタキシャル層を生成する方法は、図１Ａ〜図１Ｅ及び図２に関する特定の実施形態において、これから説明される。
ドナー基板がまず第一に考えられる（図１Ａ）。この基板は、例えば単結晶シリコン基板、シリコンゲルマニウム基板等、任意の種類であってよい。ここで説明する例では、ドナー基板１が単結晶サファイア基板であると仮定する。ドナー基板の他の例は、図３、図４、及び図５を参照して更に説明される。
第一のステップＳ１の間（図１Ａ）、中間層２は、ドナー基板１上のエピタキシャル成長により形成される。中間層２のエピタキシャル成長のために実行されるエピタキシー技術は、多様な種類であってよい。従って、例えば、化学気相成長（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、ハイブリッド気相エピタキシー（ＨＶＰＥ）、又は分子線エピタキシー（ＭＢＥ）によるエピタキシーを含むことができる。
ここで説明される例では、中間層２は、ＩｎＮから形成される層である。その融解温度Ｔｆ(2)は、Ｔｆ(2)＝１３７３℃に等しい。
ステップ２では（図１Ｂ）、ＧａＮ層は、窒化インジウムの中間層２上へのエピタキシャル成長により形成される。従って得られたＧａＮ層は、本発明の意味においてエピタキシャル層３である。ステップ１と同様に、実行されるエピタキシー技術は、特にＣＶＤ、ＭＯＣＶＤ、ＨＶＰＥ、又はＭＢＥの種類の技術であってよい。
エピタキシャル層３の融解温度Ｔｆ(3)は、Ｔｆ(3)＝２５００℃に等しい。
このように、第一の二つのステップＳ１及びＳ２が、ドナー基板１、中間層２、及びエピタキシャル層３を備える製造すべき構造１０を可能にする（図１Ｂ）。本発明により、中間層２は、エピタキシャル層３の融解温度Ｔｆ(3)より低い融解温度Ｔｆ(2)を有する。
中間層２は、エピタキシャル成長以外の他の技術により得ることができる。従って、本発明の別の実施形態では、構造１０の中間層２及びドナー基板１がＳｅＯＩ構造から形成される。中間層２は従って、ＳｅＯＩ構造の最上層により形成されるのに対し、ドナー基板１は従って、二酸化シリコンで覆われたシリコンの層により形成される。ＳｅＯＩ構造は、例えば、スマートカット（登録商標）技術を実装する前の層の移動プロセス（a previous layer transfer process）の間に得たものとする。中間層２の融解温度Ｔｆ(2)がエピタキシャル層３の融解温度Ｔｆ(3)より低くなるように選択される。
ステップ３の間（図１Ｃ）、支持基板５は、構造１０への分子ボンディングにより接合される。ここで説明される例では、支持基板５は、酸化層４によって覆われたシリコン基板である（この場合では、二酸化シリコン）。
本発明の別の実施形態では、構造１０上に絶縁層が形成される。この絶縁層は特に、優れた質のボンディングが行われることを確実にする。代替的な実施形態として、絶縁層が、支持基板５上と構造１０上との両方に形成される。
分子ボンディングによる接着の原理は、それ自体良く知られており、ここでより詳細に説明しない。注意すべきは、分子ボンディングによる接着は、２つの界面を近接触の状態にすることに基づく。即ち、特定の物質（接着剤（adhesive）、のり（glue）、ワックス、低融解温度の物質等）を使用することなく、２つの界面間の引力が十分強くなり、分子ボンディング（接合される２つの界面の原子間及び分子間の電子的相互作用を伴う引力の組（ファンデルワールス力）によって引き起こされるボンディング）を生じさせる。
他の種類のボンディングをボンディングステップＳ３において実行することができる。接着又は共晶、及び一般的な方法においてボンディングが用いられる場合、例えば、陽極接合、共晶接合、又は接着接合は、中間層２の融解温度近辺の温度に耐えることができることを述べる。当業者は、これらの異なるボンディング技術について詳しくは、非特許文献２を参照することができる。
ボンディングステップＳ３の次に、ドナー基板１からエピタキシャル層３の分離が、ステップＳ４において熱処理を適用することにより、実行される。この熱処理は、中間層２の融解温度Ｔｆ(2)と、エピタキシャル層３の融解温度Ｔｆ(3)との間から成る温度Ｔで実行される。ここで説明される例では、温度Ｔは、中間層２の融解温度Ｔｆ(2)ぐらい、又はそれよりわずかに上であり、その結果、エピタキシャル層３の融解又はエピタキシャル層３への損傷をもたらすことがないにもかかわらず、中間層２の融解を引き起こす。
この熱処理は有利に、分子ボンディングによる接着ステップＳ３（ここではエピタキシャル層３及び絶縁層４）の間に、近接触で配された２つの面のボンデイィング界面を更に強化する。熱処理の適用によるこの強化ステップは実際、一般的に、分子ボンディングによる接着が実行されるときに必要であり、本発明による生成方法と適合する。代替の実施形態として、ボンディング界面の強化を、ステップＳ３の次且つステップＳ４の前に、中間層の融解温度より低い温度で実行されるアニーリングステップにおいて実行することができる。
ステップＳ４において熱処理の適用により引き起こされる中間層２の融解は、ステップ５において中間層２の位置でエピタキシャル層３をドナー基板１から分離することを可能にする（図１Ｄ）。
ここで説明される例では、エピタキシャル層３の分離は、ステップＳ４で実行される熱処理と同時の機械的分離力の適用により容易にされる。そのような機械的分離力は、好ましくは、中間層２の面内で適用されるせん断力である。
熱処理が実行されるのと同時のせん断力の活用は、グリッピングツール（gripping tool）の手段、又は構造１１の両側で働く優れた保持力を可能にする好適なコーティングで覆われた炭化ケイ素（ＳｉＣ）若しくは窒化アルミニウム（ＡｌＮ）等の物質から作成される静電プレートを備える手段により実行することができる。２つの静電プレートは次いで、互いに反対である動きで動かされ、それによって、ドナー基板１からのエピタキシャル層３の分離を導く融解した中間層２の位置での剥離応力を生成する。そのような動きは、例えば、中間層２に垂直な軸に沿った回転運動、又は、図６Ａ及び図６Ｂに表されるような並進運動である。
静電プレートを、エピタキシャル層３の分離を実行する中間層２の融解温度より高い温度まで構造１１を熱する加熱手段と共に、更に提供することができる。代替として、静電プレートが各々の側に配される構造１１を、中間層２の融解温度より高い温度まで熱せられた筐体内に設置することができる。
他の種類の機械的分離力を、熱処理と同時に適用することができる。従って、特許文献２は保持手段（gripping means）を提示し、これにより、機械的分離力を中間層２に垂直な面内で働かせることができる。
本発明の別の実施形態では、ステップＳ４及びＳ５を、高応力下で実行することができる。高応力の使用は、中間層の融解温度より低い温度での熱処理の適用による中間層の相変化（即ち、融解）を可能にする。例えば、これらのステップをオートクレーブ内で実行することができる。
ドナー基板１からのエピタキシャル層３の分離のステップＳ５の次に、分離されたエピタキシャル層３の清浄ステップＳ６が続く（図１Ｅ）。このステップは、分離されたエピタキシャル層３の表面に残っている中間層の残余物６を除去することに本質がある。ここで説明される例では、従って、ＧａＮＯＩ構造１２が得られる。
更に、分離ステップＳ５の間、分離されたエピタキシャル層を備える構造１２に加えて、ドナー基板１も得られる。表面を清浄した後、ドナー基板１を、例えば本発明による生成方法の新規な実行において再利用することができる。
支持基板５上への構造１０のボンディングステップＳ３は、随意的である。本発明の別の実施形態では、支持基板５は、実際にはエピタキシャル層３に接合されない。エピタキシャル層３の形成のステップＳ２の後、本発明による生成方法は次いで、前に説明したステップＳ４、Ｓ５、及びＳ６を実行して、エピタキシャル層３のみの分離を直接続ける。
本発明による生成方法の前に説明した製造ステップ（前に説明したステップＳ１及びＳ２をまとめたステップ）に従って製造された構造３１０が、図３を参照して以下で説明される。
図３（ｂ）に表される構造３１０は、基板３１、エピタキシャル層３３、及び基板３１とエピタキシャル層３３との間に中間層３２を備える。構造３１０は、基板３１と中間層３２との間にスペーサ層３１’を更に備える。
この実施形態では、構造３１０の異なる層は、同一物質の合金（ここでは例えば、シリコンゲルマニウム合金とする）から形成されるが、中の構成物質の濃度は異なる。これらの濃度は、中間層３２の融解温度Ｔｆ(32)がエピタキシャル層３３の融解温度Ｔｆ(33)より低くなるように選択される。
従って、図３（ａ）に示すように、
‐基板３１は、０から２０％まで増加するゲルマニウム濃度を有するＳｉＧｅ層であり、
‐中間層３２は、６０％に等しいゲルマニウム濃度を有するＳｉＧｅ層であり、
‐エピタキシャル層３２は、２０％に等しいゲルマニウム濃度を有するＳｉＧｅ層である。
中間層３２の厚さは、１５０Åである。
H.Stohr及びW.Klemmの式に従って（非特許文献３を参照）、シリコンゲルマニウムの融解温度は、セ氏温度で次式により与えられる。
Figure 2010525599
ここでxは、シリコンゲルマニウム内のゲルマニウム濃度を示す。
シリコンゲルマニウムの融解温度は、このように、ゲルマニウム濃度の減少関数である。従って、シリコンゲルマニウム層内のゲルマニウム濃度を増加することにより、層の融解温度が減少することが観察される。その結果、図３に表される構造３１０内で、中間層３２の融解温度（Ｔｆ(32)＝１２２２℃）は、エピタキシャル層３３の融解温度より低い（Ｔｆ(33)＝１３８０℃）。
構造３１０内で、格子定数を維持するために、２０％に等しいゲルマニウム濃度を有するシリコンゲルマニウムのスペーサ層３１’が、ドナー基板３１と中間層３２との間に挿入される。このスペーサ層３１’は、ドナー基板３１を中間層３２から離すこと、及び融解の間、例えば本発明による方法の新規の実行のためそれを再利用できるように保護することを、更に容易にする。
このような方法で、式（数１）に従い、図３（ａ）に見られるこれらからの異なるゲルマニウム濃度を有する中間層３２及びエピタキシャル層３３を備える構造３１０を製造することができる。中間層３２内のゲルマニウム濃度は、本発明によるこれら２層の融解温度に対する制約を保証するため、エピタキシャル層３３内のゲルマニウム濃度より高くなければならない。しかしながら、温度Ｔで熱処理が適用されるときにエピタキシャル層３３を損傷しないように、中間層及びエピタキシャル層の融解温度Ｔｆ(32)及びＴｆ(33)はそれぞれ、それほど近似しないことが好ましい。従って、中間層３２のゲルマニウム濃度は、好ましくは、対応する液相線温度が隣接層、特にエピタキシャル層３３の固相線温度より低くなるように、選択される。このことは、近接層を損傷することなく中間層３２を完全に融解させることを可能にする。従って、近接層は、融解を開始しない。
約４０％のゲルマニウム濃度の差異が、この条件を満足させることを可能にする。従って、例えば図３（ａ）では、中間層３２内のゲルマニウム濃度は６０％である一方で、エピタキシャル層３３内のゲルマニウム濃度は２０％であり、その結果、１０００℃より高い融解温度の２つの融解温度間で１５８℃の差を保証する。
代替として、構造３１０の製造のために他の合金を考えることができる。構造３１０の異なる層を形成する合金内の物質の濃度は、中間層３２の融解温度Ｔｆ(32)がエピタキシャル層３３の融解温度Ｔｆ(33)より低いように、選択されなければならない。
図４（ｂ）は、本発明の別の特定の実施形態における、構造４１０の概略断面図を表す。図４（ｂ）では、本発明による生成方法の製造ステップにおいて製造される構造４１０は、ドナー基板４１、中間層４２、エピタキシャル層４３、並びに、それぞれドナー基板４１と中間層４２との間、及び中間層４２とエピタキシャル層４３との間にある２つのスペーサ層４１’と４２’とを備える。
図４（ｂ）に示すように、
‐ドナー基板４１は、０から２０％まで増加する濃度を有するシリコンゲルマニウムにより形成され、
‐中間層４２は、６０％に等しいゲルマニウム濃度を有するシリコンゲルマニウム層であり、
‐スペーサ層４１’と４２’は、２０％に等しいゲルマニウム濃度を有するシリコンゲルマニウム層である。これらのスペーサ層は、構造４１０の異なる層の格子定数を安定させる役割を有する。
中間層４２の厚さは、約１５０Åである。
エピタキシャル層４３は、シリコンゲルマニウムの中間層４２’上のエピタキシャル成長により形成されるｓＳＩ層である。その融解温度は、Ｔｆ(43)＝１４１２℃に等しい。前に見たように、中間層４２の融解温度は、Ｔｆ(42)＝１２２２℃に等しく、従って、エピタキシャル層４３の融解温度Ｔｆ(43)より低い。
本発明による生成方法の手段により、この構造４１０は、例えば、ｓＳＯＩ構造を可能にし、得ることができる。
図５を参照して説明される例において、構造５１０は、
‐二酸化シリコン層で覆われたシリコンドナー基板５１、
‐ＧｅＯＩ構造の最上層である、融解温度がＴｆ(52)＝９３７℃であるゲルマニウムの中間層５２、
‐中間層５２上の擬似エピタキシーによって形成され、融解温度Ｔｆ(53)＝１２４０℃を有するガリウムヒ素のエピタキシャル層５３
を備える。
この方法で製造される構造５１０は、次いで、二酸化シリコンＳｉＯ2の層５４で覆われたシリコン支持基板５５上に接合される。分離後、ＡｓＧＡＯＩ構造が得られる。
代替として、ここでは、上述の構造５１０において、ガリウムヒ素のエピタキシャル層５３は、中間層５２上のエピタキシーにより形成される数百ミクロン（例えば、４００ミクロン）の厚さを有する層であると仮定する。この層は、自己支持層を形成するのに十分に厚い。このため、エピタキシャル層５３の分離は、中間層５２の融解により、すぐに（支持基板上のボンディングという準備ステップなしで）実行される。従って、本発明による方法は有利に、製造すべき自己支持ＡｓＧａ基板を可能にする。上で説明したように、本発明による生成方法は、支持基板上に生成される自己支持エピタキシャル層を可能にする。後者の実施形態では、本発明による生成方法は、支持基板上へエピタキシャル層を移動する方法を構成する。従って、本発明による方法は、明細書で説明されただけでなく当業者にとって知られた、他の相補的処理と関連付けることができ、一般的には、支持基板上へエピタキシャル層を移動する方法と関連付けることができる（例えば、スマートカット（登録商標）方法と）。従って、この点で、あるパターンの層の移動、量子井戸層若しくは量子細線の移動、又はプリント回路の移動を可能にする。

Claims (14)

  1. エピタキシャル層（３；３３；４３；５３）を生成する方法であって、
    ドナー基板（１；３１；４１；５１）上の中間層（２；３２；４２；５２）の形成（Ｓ１）と、
    エピタキシーによる前記中間層（２；３２；４２；５２）上の前記エピタキシャル層（３；３３；４３；５３）の形成（Ｓ２）と
    を備える構造（１０；３１０；４１０；５１０）の製造ステップであって、前記中間層（２；３２；４２；５２）の融解温度（Ｔｆ(32)；Ｔｆ(42)）は、前記エピタキシャル層（３；３３；４３；５３）の融解温度（Ｔｆ(33)；Ｔｆ(43)）より低い製造ステップ、及び
    少なくとも１回の熱処理を得られる前記構造（１０；３１０；４１０；５１０）に適用すること（Ｓ４）による、前記ドナー基板（１；３１；４１；５１）からの前記エピタキシャル層（３；３３；４３；５３）の分離ステップ（Ｓ５）であって、この熱処理は、前記中間層（２；３２；４２；５２）の前記融解温度（Ｔｆ(32)；Ｔｆ(42)）と、前記エピタキシャル層（３；３３；４３；５３）の前記融解温度（Ｔｆ(33)；Ｔｆ(43)）との間から成る温度で実行される分離ステップ
    を備えることを特徴とする方法。
  2. 請求項１に記載の生成方法において、製造ステップの前且つ分離ステップ（Ｓ５）の後に、支持基板（５；５５）への前記エピタキシャル層（３；３３；４３；５３）のボンディングステップ（Ｓ３）を更に備えることを特徴とする方法。
  3. 請求項２に記載の生成方法において、前記エピタキシャル層（３；５３）が接合される前記支持基板（５；５５）は、その表面に酸化層（４；５４）を備えることを特徴とする方法。
  4. 請求項２又は３に記載の生成方法において、前記ボンディングステップ（Ｓ３）は、分子ボンディングにより実行されることを特徴とする方法。
  5. 請求項１乃至４のうちの何れか１つに記載の生成方法において、前記分離ステップ（Ｓ４）において、前記熱処理と同時に機械的分離力が適用されることを特徴とする方法。
  6. 請求項２乃至５のうちの何れか１つに記載の生成方法において、前記ボンディングステップ（Ｓ３）に続いて、前記ボンディングの表面を強化する熱処理ステップがあることを特徴とする方法。
  7. 請求項１乃至６のうちの何れか１つに記載の生成方法において、分離されたエピタキシャル層（３）上に残っている中間層（２）の残余物（６）の除去ステップ（Ｓ６）を更に備えることを特徴とする方法。
  8. 請求項１乃至７のうちの何れか１つに記載の生成方法において、前記製造ステップ（Ｓ２）の間、前記中間層（２）は、前記ドナー基板（１）上にエピタキシーにより形成されることを特徴とする方法。
  9. 請求項１乃至７のうちの何れか１つに記載の生成方法において、前記製造ステップの間、前記中間層（５２）及びドナー基板（５１）は、ＳｅＯＩ構造から形成されることを特徴とする方法。
  10. 請求項１乃至７のうちの何れか１つに記載の生成方法において、前記製造ステップの間、前記中間層（４２）及びエピタキシャル層（４３）は、シリコンゲルマニウムから形成され、前記中間層（４２）は、前記エピタキシャル層（４３）のゲルマニウム濃度より高いゲルマニウム濃度を有して形成され、これにより前記中間層（４２）の前記融解温度（Ｔｆ(42)）は、前記エピタキシャル層（４３）の前記融解温度（Ｔｆ(43)）より低いことを特徴とする方法。
  11. 請求項１乃至７のうちの何れか１つに記載の生成方法において、前記製造ステップの間、
    ‐前記ドナー基板（３１）及び中間層（３２）は、シリコンゲルマニウムから形成され、前記中間層内のゲルマニウム濃度は、前記ドナー基板内のゲルマニウム濃度より高く、
    ‐前記エピタキシャル層（３３）は、前記中間層上の歪シリコン（ｓＳＩ）層の成長により形成される
    ことを特徴とする方法。
  12. 請求項１０又は１１に記載の生成方法において、前記製造ステップの間、前記ドナー基板（３１’；４１’）と前記中間層（４２’）との間、及び／又は、前記中間層（３２；４２）と前記エピタキシャル（３３；４３）層との間に、少なくとも一つのスペーサ層（３１’；４１’；４２’）が形成されることを特徴とする方法。
  13. 請求項１乃至７のうちの何れか１つに記載の生成方法において、前記製造ステップの間、
    ‐前記ドナー基板（５１）は、二酸化シリコン層で覆われたシリコンから形成され、
    ‐前記中間層（５２）は、ゲルマニウムから形成され、
    ‐前記エピタキシャル層（５３）は、ガリウムヒ素から形成される
    ことを特徴とする方法。
  14. 請求項１乃至７のうちの何れか１つに記載の生成方法において、前記製造ステップの間、
    ‐前記ドナー基板（１）は、サファイアから形成され、
    ‐前記中間層(２)は、窒化インジウム（ＩｎＮ）から形成され、
    ‐前記エピタキシャル層（３）は、窒化ガリウム（ＧａＮ）から形成される
    ことを特徴とする方法。
JP2010504889A 2007-04-27 2008-04-15 エピタキシャル層を移動させる方法 Active JP5380429B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0754777A FR2915625B1 (fr) 2007-04-27 2007-04-27 Procede de transfert d'une couche epitaxiale
FR0754777 2007-04-27
PCT/IB2008/000967 WO2008132569A1 (en) 2007-04-27 2008-04-15 Method for transferring an epitaxial layer

Publications (2)

Publication Number Publication Date
JP2010525599A true JP2010525599A (ja) 2010-07-22
JP5380429B2 JP5380429B2 (ja) 2014-01-08

Family

ID=39212207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504889A Active JP5380429B2 (ja) 2007-04-27 2008-04-15 エピタキシャル層を移動させる方法

Country Status (7)

Country Link
US (1) US7981768B2 (ja)
EP (1) EP2140488A1 (ja)
JP (1) JP5380429B2 (ja)
KR (1) KR101527063B1 (ja)
CN (1) CN101636833B (ja)
FR (1) FR2915625B1 (ja)
WO (1) WO2008132569A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2467935B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
US8492325B2 (en) 2010-03-01 2013-07-23 The Procter & Gamble Company Dual-usage liquid laundry detergents comprising a silicone anti-foam
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
KR20140128393A (ko) * 2012-02-07 2014-11-05 더 리젠츠 오브 더 유니버시티 오브 미시간 에피택셜 리프트 오프 후 웨이퍼 재사용을 위한 열 표면 처리
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
CN103839976A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种硅基绝缘体上砷化镓衬底结构及其制备方法
US9064789B2 (en) 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
DE102013020693A1 (de) * 2013-12-04 2015-06-11 Siltectra Gmbh Verfahren zum Erzeugen großflächiger Festkörperschichten
CN108598218B (zh) * 2018-04-26 2020-08-11 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN109545999B (zh) * 2018-11-21 2021-05-04 京东方科技集团股份有限公司 初始显示装置和柔性显示面板的制造方法
CN111893566A (zh) * 2020-07-21 2020-11-06 璨隆科技发展有限公司 一种氮化镓晶体的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009333A1 (en) * 1996-08-27 1998-03-05 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP2003034599A (ja) * 2001-04-13 2003-02-07 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP2006287166A (ja) * 2005-04-05 2006-10-19 Advanced Lcd Technologies Development Center Co Ltd 半導体素子保持装置、半導体素子の剥離方法および表示装置
JP2006344865A (ja) * 2005-06-10 2006-12-21 Toyoko Kagaku Co Ltd Ｓｏｉ基板及び該基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6210479B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
ATE393473T1 (de) * 2004-06-11 2008-05-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundsubstrats
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009333A1 (en) * 1996-08-27 1998-03-05 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP2003034599A (ja) * 2001-04-13 2003-02-07 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP2006287166A (ja) * 2005-04-05 2006-10-19 Advanced Lcd Technologies Development Center Co Ltd 半導体素子保持装置、半導体素子の剥離方法および表示装置
JP2006344865A (ja) * 2005-06-10 2006-12-21 Toyoko Kagaku Co Ltd Ｓｏｉ基板及び該基板の製造方法

Also Published As

Publication number Publication date
EP2140488A1 (en) 2010-01-06
KR20100014953A (ko) 2010-02-11
CN101636833B (zh) 2011-06-08
US7981768B2 (en) 2011-07-19
WO2008132569A1 (en) 2008-11-06
US20110008948A1 (en) 2011-01-13
KR101527063B1 (ko) 2015-06-08
CN101636833A (zh) 2010-01-27
FR2915625B1 (fr) 2009-10-02
JP5380429B2 (ja) 2014-01-08
FR2915625A1 (fr) 2008-10-31

Similar Documents

Publication Publication Date Title
JP5380429B2 (ja) エピタキシャル層を移動させる方法
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
US8105916B2 (en) Relaxation and transfer of strained layers
JP4733633B2 (ja) エピタキシャル基板の製造方法
KR20060017615A (ko) 유용층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
FR3030877B1 (fr) Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant
US10115698B2 (en) Method for direct adhesion via low-roughness metal layers
US20200303243A1 (en) Method for manufacturing semiconductor structure
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
JP4866935B2 (ja) 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
US20050048736A1 (en) Methods for adhesive transfer of a layer
JP2010502555A (ja) ＧａＮ基板の製造方法
WO2016080506A1 (ja) ウエハの接合方法
CN113841223B (zh) 半导体基板的制造方法和半导体装置的制造方法
JP2019528570A (ja) 成長基板上にエピタキシャル層を生成する方法
JP5931803B2 (ja) 窒化物半導体装置の製造方法
US10242915B2 (en) Method for transferring at least one thin film
JP2008532328A (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
WO2019087157A1 (en) Layer transfer of epitaxial layers and thin films obtained by van der waals growth initiation
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
US10792904B2 (en) Method for bonding one component to another component
US20230110410A1 (en) Method for manufacturing components on both faces of a substrate
CN112740359B (zh) 半导体元件的制造方法及半导体基板
JP2023519166A (ja) 積層構造を製造するための方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5380429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250