JP2006287166A - 半導体素子保持装置、半導体素子の剥離方法および表示装置 - Google Patents

Abstract

【課題】粉塵の発生が少ない半導体素子保持装置、半導体素子の剥離方法および表示装置を提供すること。
【解決手段】透光性を有する基板（１０）上に剥離層（１２）を介して積層された薄膜半導体素子（１４）を剥離層から剥離する方法に関し、基板を通して薄膜素子下の剥離層の一部にレーザ光（２０）を照射して剥離層（１２）の一部を溶融液化し、次いでレーザ光の照射を停止し、その後、剥離層（１２）の他の一部へのレーザ光の照射による剥離層の他の一部の液化及びレーザ光の照射の停止を繰り返す。
【選択図】図１

Description

本発明は、着脱可能に保持された半導体素子保持装置、基板上に剥離層を介して設けられた半導体素子を前記剥離層から剥離する方法および表示装置に関する。

ＭＯＳトランジスタ、ＦＥＴトランジスタ、薄膜トランジスタなどの半導体素子を一次保管したり、回路基板や画像表示装置の回路にマウントしたりするために、上記半導体素子は基板上に設けられた剥離層に取着されて保持される。多数の半導体素子は、剥離層の予め定められた位置に各々位置決めされて保持される。
液晶表示装置の表示パネルには、支持基板に薄膜半導体素子、半導体素子、これらを電気的に接続する配線等が設けられている。このような表示パネルの製造は、複雑な製造工程を経て完成される前記薄膜半導体素子を前記配線等とは別個に製造した後、前記薄膜半導体素子を前記支持基板上に配置（転写）して配線し表示パネルを製造する行程が行われている。

前記薄膜半導体素子の転写は、透光性を有する基板上に剥離層を介して積層された多数の薄膜素子を前記剥離層から個々に分離（剥離）した後、これを被転写対象である表示パネルの前記支持基板上に接合することにより行われる。

従来、前記剥離層からの薄膜半導体素子の剥離は、前記薄膜半導体素子下の剥離層の一部に前記基板を通してレーザ光を照射し、これにより前記剥離層内、又は前記剥離層と前記薄膜素子との間の界面にレーザアブレーションを生じさせて剥離することが行われている（特許文献１参照）。
特開２００３−２９８０２９号公報

しかし、前記レーザアブレーションを利用した薄膜半導体素子の剥離工程は、前記剥離層からのアブレーションによる粉塵の発生を余儀なくされる。また、前記剥離層をレーザアブレーションさせるためのレーザ照射量の制御が比較的困難であるという問題がある。

本発明の目的は、剥離工程時の粉塵の発生が少ない半導体素子保持装置、半導体素子の剥離方法および表示装置を提供することにある。また、本発明の他の目的は比較的剥離制御が容易である半導体素子の剥離方法を提供することにある。

本発明は半導体素子保持装置に係り、基板上に剥離層を介して複数の半導体素子が保持された半導体素子保持装置であって、前記剥離層は熱エネルギーが付与されたとき体積が変化する材料からなることを特徴とする。前記剥離層は例えばアモルファスシリコン、不純物を含むアモルファスシリコン、ポリシリコンおよび不純物を含むポリシリコンの少なくとも一つの層からなる。

本発明は、また、基板上に剥離層を介して設けられた半導体素子を前記剥離層から剥離する方法であって、前記剥離層に熱エネルギーを付与することにより前記剥離層の体積を変化させて前記半導体素子を剥離することを特徴とする。前記熱エネルギーの付与は、レーザ光の照射により行うことができる。

本発明は、さらに、透光性を有する基板上に剥離層を介して積層された半導体素子を前記剥離層から剥離する方法であって、前記基板を通して前記半導体素子下の剥離層の少なくとも一部にレーザ光を照射することにより前記剥離層の一部を液化する工程と、前記レーザ光の照射を停止後液化された領域に接する前記半導体素子を剥離する工程とを具備してなることを特徴とする。前記半導体素子は例えば薄膜トランジスタ又はＭＯＳトタンジスタからなる。また、前記剥離層は、例えばアモルファスシリコン、不純物を含むアモルファスシリコン、ポリシリコンおよび不純物を含むポリシリコンの少なくとも一つの層からなる。

本発明は、さらに、表示パネルに表示部と、表示駆動するスイッチング回路及び周辺の信号処理回路、画像メモリ回路、駆動電力回路などが一体に構成された表示装置であって、前記表示部のスイッチング回路及び周辺の信号処理回路、画像メモリ回路、駆動電力回路の少なくとも一部の回路は、ガラス基板上に直接形成されたＴＦＴトランジスタにより構成された回路であり、他の回路は熱エネルギーが付与されたとき体積が変化する材料により形成された剥離層に取着された半導体素子から前記剥離層の体積を変化させて取り出した半導体素子が集積化された回路であることを特徴とする。

本発明によれば、剥離工程時の粉塵の発生を少なくすることができる。

次に、本発明の実施形態を図１を参照して説明する。図１には、基板に１個の薄膜半導体素子例えば薄膜トランジスタが保持された状態を説明するための実施例が示されている。

基板例えば石英基板のような透光性を有する基板１０と、この基板１０上に積層された、図示の例ではシリコンからなる剥離層１２とが設けられて半導体素子保持装置１５が構成されている。剥離層１２上には、薄膜トランジスタのような薄膜半導体素子１４等が形成されている。

図示の例では、剥離層１２と薄膜半導体素子１４とが、それぞれ、二酸化シリコンからなるアンダーコート１６，１７を介して基板１０及び剥離層１２上に積層されている。換言すれば、剥離層１２の表裏面には、二酸化シリコンからなるアンダーコート１６，１７が成膜されている。

基板１０上に形成されるアンダーコート層１７例えば二酸化シリコン層は、例えばプラズマＣＶＤにより成膜される。二酸化シリコン層上に形成される剥離層１２は、例えばアモルファスシリコン層が例えばプラズマＣＶＤにより成膜される。アモルファスシリコン層上に形成されるアンダーコート層１６例えば二酸化シリコン層は、例えばプラズマＣＶＤにより成膜される。

次に、アンダーコート層１６上に形成される薄膜半導体素子例えば薄膜トランジスタ１４の製造方法および構成を説明する。アンダーコート層１６である二酸化シリコン層上には、非単結晶半導体膜例えばアモルファスシリコン層が例えばプラズマＣＶＤにより膜厚３０〜５００μｍ例えば１００μｍに成膜される。このアモルファスシリコン層は、位相シフタを用いたレーザ結晶化法により１又は数個の薄膜トランジスタが形成できる大きさに結晶化工程が行なわれる。

結晶化されたアモルファスシリコン層３０上には、ゲート絶縁膜３１が例えばプラズマＣＶＤ法により成膜される。ゲート絶縁膜３１は、例えば２層構造からなり、アモルファスシリコン層３０の結晶化された表面上には、熱酸化膜が形成され、この熱酸化膜上には二酸化シリコン層が成膜された２層構造である。

ゲート絶縁膜３１上には、ゲート電極３２が形成されている。このゲート電極３２をマスクとしてアモルファスシリコン層３０には、ソース・ドレイン領域３３、３４を形成するための不純物がイオン注入される。ソース・ドレイン領域３３、３４には、ソース・ドレイン電極３５、３６が形成されて、剥離層１２上に薄膜トランジスタ１４が製造される。

剥離層１２は、熱エネルギーが付与されたとき体積が変化する材料により構成されている。熱エネルギー付与手段としては、例えばレーザ光の照射がある。熱エネルギーが付与されたとき体積が変化する材料としては、シリコン、不純物が混入されたシリコンなどがある。熱エネルギーが付与されたとき体積が変化するとは、例えば剥離層１２の被照射領域が溶融して液体になることである。したがって、熱エネルギーの強度は、被照射領域が溶融して液状に変化する強度であり、それ以上の強度になるとアブレーションが発生する。このアブレーションの発生する強度は、除く強度である。

次に、図１乃至図３を参照して薄膜トランジスタの剥離方法の実施形態を説明する。図１と同一部分には、同一符号を付与し詳細な説明は、重複するので省略する。本発明の適用により、剥離層１２から薄膜半導体素子１４を剥離することができる。

薄膜半導体素子１４を剥離するために、先ず、基板１０を通して薄膜半導体素子１４下の剥離層１２の一部１８に熱エネルギー例えばレーザ光である、エキシマレーザ光源からレーザ光２０を照射する。レーザ光２０の照射時間は、例えば２０〜３０ナノ秒である。図１〜３には、レーザ光２０のビーム幅が、剥離層１２の一部１８であり２つの一点鎖線間に示されている。

レーザ光２０に照射された剥離層の一部１８は溶融し、液化する（図２）。

剥離層の一部１８が液化した一部２２になると、その一部２２の体積が減少し、空隙３７が発生する。この体積変化は、剥離層１２の融点近傍において最も大きいことが、図４に示されている。

図４から明らかなように、シリコンの融点近傍（約１４００℃）における体積変化は非常に大きく、約０．１ｃｍ^３／gである。特に、ラインビームによる場合のように、照射面積が全体の面積（薄膜素子１４下の面積）と比較して小さいときには、前記体積変化が特に顕著にあらわれる。

ところで、前記シリコンからなる剥離層１２の一部１８の溶融のためには、該一部の温度を前記シリコンの融点にまで上げ、これを固相から液相に変化させるための潜熱を加える必要があるところ、前記シリコンの溶融のために投入すべきレーザフルエンスは薄膜半導体素子（例えばポリシリコン薄膜トランジスタpoly-SiTFT）１４の製造工程における最高プロセス温度の値、したがって前記製造工程中にこの最高プロセス温度下に置かれる剥離層１２の結晶化率によって異なる。前記結晶化率が低いと前記潜熱は低く、逆に前記結晶化率が高いと前記潜熱は高い。このため、前記投入すべきレーザフルエンスは、前記最高プロセス温度における剥離層例えばシリコンの結晶化率によって定まる。

前記結晶化率と前記シリコンからなる剥離層１２の溶融に必要な熱量との関係の一例は、図５に示す通りである。この関係は、前記シリコンの比熱を０．７J/℃・ｇ、潜熱を１２００J／g（結晶）及び０J/g（アモルファス）を前提とした計算値である。

また、前記最高プロセス温度と前記結晶化率との関係を図６に示す。図６に示す結晶化率の値は、本発明の前記適用対象を各最高プロセス温度にてアニール処理を行った後、ラマン分光測定により見積もったものである。

その後、レーザ光２０の照射を停止する。この結果、剥離層１２の液化された一部２２は再び固化する（図３）。再固化した一部２４は、その結晶性の高まりのため、はじめの一部１８と比べてその体積が増大する。体積増大分は、一部２４が、薄膜素子１４と一体をなすアンダーコート１６中に盛り上がることにより吸収される。

このとき、剥離層１２の体積が増大して変化した一部２４と薄膜素子１４の一部との間、より詳細には剥離層１２の一部２４とアンダーコート１６の一部との間で、分子レベル又は原子レベルでの剥離が生じる。その結果、これらの一部分相互間の密着性が低下する。

図７に、本発明の適用対象（基板０．５ｍｍ、各アンダーコート３００ｎｍ及び剥離層１００ｎｍの厚さ寸法を有する。）にXeClエキシマレーザ光を２０〜３０ナノ秒間照射したときの前記最高プロセス温度と前記投入フルエンスとの関係を示す。

前記レーザフルエンスは、剥離層１２にフッ素や塩素のようなハロゲンのような不純物を添加することにより、低下させることができ、また、シリコンプロセスで通常用いられるボロンなどの不純物を添加することでも、低下させることができる。

前記した剥離層１２へのレーザ光２０の照射による剥離層１２の一部１８の溶融又は液化、及びレーザ光２０の照射停止の一連の操作を、剥離層１２の他の部分について適用する。これにより、薄膜素子１４下の全面にわたって該薄膜素子と剥離層１２との間にミクロ的な剥離を生じさせることができる。その結果、薄膜素子１４をそのアンダーコート１６と共に、剥離層１２から、容易に、物理的に引きはがし、分離することができる。

分離された後の薄膜半導体素子は、表示装置例えばアクティブマトリックス型液晶表示装置のような半導体装置の表示パネルの支持基板への転写に供することができる。

本発明によれば、前記基板を通してのレーザ光の照射による前記薄膜素子下の剥離層の一部の一時的な液化に伴い、該一部の体積が一旦減少し、これが再び固化するとき、結晶性の高まりのために増大する。この体積増大のため、前記薄膜素子と前記剥離層との間の密着性が弱められる。したがって、前記剥離層の他の一部についての前記レーザ光照射による一時的液化及び再固化を繰り返すことにより、前記薄膜素子下のほぼ全面にわたる前記密着性の弱化を図ることができ、これにより前記薄膜素子の剥離又分離を可能とすることができる。本発明にあっては、前記剥離層の液化には従来のレーザアブレーションにおけるような粉塵の発生はない。また、前記液化のためのレーザの制御は比較的容易である。

本発明における前記薄膜素子の一例として薄膜トランジスタがあり、また前記剥離層を構成するシリコンの一例としてアモルファスシリコンやポリシリコンがある。前記剥離層が不純物を含むものであるときは、前記剥離層の融点が低下するため、前記剥離層の溶融のために投入すべきフルエンスをより低くすることができる。

次に、この実施形態を、図８を参照して説明する。図８は、液晶表示装置の表示パネル４１のガラス基板４２上に直接形成したＴＦＴと、剥離層１２から剥離してマウンティングされたＴＦＴと、剥離層１２から剥離してマウンティングされたＭＯＳトランジスタとが設けられている。

ガラス基板４２上に直接形成されるＴＦＴとしては、例えば各画素位置に設けられるスイッチング回路４３がある。ガラス基板４２上にマウンティングされるＴＦＴ１５としては、例えば表示位置をＸ方向に切り替える駆動回路４４、表示位置をＹ方向に切り替える駆動回路４５などがある。ガラス基板４２上にマウンティングされる半導体素子としては、例えば周辺回路の信号処理回路４６、画像メモリ回路４７、制御回路４８などがある。

ガラス基板４２上にマウンティングされる素子は、剥離層１２から各素子を剥離してガラス基板４２上の予め定められた位置に位置合せして取着される。マウンティングされる半導体素子４４〜４８は、ガラス基板４２上に直接形成された半導体素子よりオフ時のリーク電流が少なく、特性のバラツキや閾値電圧の変動が小さいためマウンティングにより形成される。

本発明の半導体素子保持装置の構成および薄膜トランジスタを剥離層に取着した状態を説明するための概略的な縦断面図である。 図１の薄膜トランジスタ下方の剥離層の一部にレーザ光を照射した結果、液化された状態を説明するための概略的な縦断面図である。 図２のレーザ光の照射が遮断された後、液化された剥離層の一部が固化状態に変化し体積変化した状態を説明するための概略的な縦断面図である。 図１の剥離層の熱エネルギー照射による体積変化を示す特性曲線図である。 図１の剥離層の溶融に必要な熱量を説明するための示す特性曲線図である。 図２の最高プロセス温度と結晶化率との関係を説明するための特性曲線図である。 図２の薄膜半導体素子の剥離に必要なフルエンスを説明するための特性曲線図である。 この発明装置を液晶表示装置に適用した実施形態を説明するための回路構成図である。

符号の説明

１０ 基板
１２ 剥離層
１４ 薄膜素子
１６，１７ アンダーコート
１８ 剥離層の一部
２２ 剥離層の液化された一部
２４ 剥離層の液化後に固化した一部

Claims (8)

1. 基板上に剥離層を介して複数の半導体素子が保持された半導体素子保持装置であって、
   前記剥離層は熱エネルギーが付与されたとき体積が変化する材料からなること
   を特徴とする半導体素子保持装置。
2. 前記剥離層はアモルファスシリコン、不純物を含むアモルファスシリコン、ポリシリコンおよび不純物を含むポリシリコンの少なくとも一つの層からなることを特徴とする請求項１に記載の半導体素子保持装置。
3. 基板上に剥離層を介して設けられた半導体素子を前記剥離層から剥離する方法であって、
   前記剥離層に熱エネルギーを付与することにより前記剥離層の体積を変化させて前記半導体素子を剥離することを特徴とする半導体素子の剥離方法。
4. 前記熱エネルギーの付与は、レーザ光の照射であることを特徴とする請求項３記載の半導体素子の剥離方法。
5. 透光性を有する基板上に剥離層を介して積層された半導体素子を前記剥離層から剥離する方法であって、
   前記基板を通して前記半導体素子下の剥離層の少なくとも一部にレーザ光を照射することにより前記剥離層の一部を液化する工程と、
   前記レーザ光の照射を停止後液化された領域に接する前記半導体素子を剥離する工程とを
   具備してなることを特徴とする半導体素子の剥離方法。
6. 前記半導体素子は薄膜トランジスタ又はＭＯＳトタンジスタであることを特徴とする請求項５に記載の方法。
7. 前記剥離層はアモルファスシリコン、不純物を含むアモルファスシリコン、ポリシリコンおよび不純物を含むポリシリコンの少なくとも一つの層からなることを特徴とする請求項５又は６に記載の方法。
8. 表示パネルに表示部と、表示駆動するスイッチング回路及び周辺の信号処理回路、画像メモリ回路、駆動電力回路などが一体に構成された表示装置であって、
   前記表示部のスイッチング回路及び周辺の信号処理回路、画像メモリ回路、駆動電力回路の少なくとも一部の回路は、ガラス基板上に直接形成されたＴＦＴトランジスタにより構成された回路であり、他の回路は熱エネルギーが付与されたとき体積が変化する材料により形成された剥離層に取着された半導体素子から前記剥離層の体積を変化させて取り出した半導体素子が集積化された回路であることを特徴とする表示装置。

Images