KR101527063B1 - 에피택시층 이동 방법 - Google Patents

에피택시층 이동 방법 Download PDF

Info

Publication number
KR101527063B1
KR101527063B1 KR1020097018793A KR20097018793A KR101527063B1 KR 101527063 B1 KR101527063 B1 KR 101527063B1 KR 1020097018793 A KR1020097018793 A KR 1020097018793A KR 20097018793 A KR20097018793 A KR 20097018793A KR 101527063 B1 KR101527063 B1 KR 101527063B1
Authority
KR
South Korea
Prior art keywords
epitaxial layer
layer
intermediate layer
crystalline
donor substrate
Prior art date
Application number
KR1020097018793A
Other languages
English (en)
Other versions
KR20100014953A (ko
Inventor
바이앙 이브-마티유 르
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20100014953A publication Critical patent/KR20100014953A/ko
Application granted granted Critical
Publication of KR101527063B1 publication Critical patent/KR101527063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Abstract

도너 기판(1) 상에 중간층(2)을 형성하는 단계; 및 상기 중간층(2) 상에, 에피택시에 의한 에피택시층(3)을 형성하는 단계;를 포함하는, 구조물(10) 제조 단계로서, 상기 중간층(2)의 용해 온도는 상기 에피택시층(3)의 용해 온도보다 낮은, 구조물(10) 제조 단계; 및 상기 중간층(2)의 용해 온도와 상기 에피택시층(3)의 용해 온도 사이의 온도에서 수행되는, 적어도 한 번 이상의 열처리를 적용함으로써 상기 도너 기판(1)으로부터 상기 에피택시층(3)을 분리하는 단계(S5);를 포함하는, 에피택시층(3) 제조 방법이 개시된다.

Description

에피택시층 이동 방법 {Method for transferring an epitaxial layer}
본 발명은 전자제품, 마이크로 전자제품 또는 광 전자제품을 위한 반도체 구조물, 특히 SOI(Silicon On Insulator), 또는 더 일반적으로는, SeOI(Semiconductor On Insulator)의 제조시 실행 가능한 에피택시층 제조 방법에 관한 것이다.
SeOI 구조물 제조 시, 가장 먼저 에피택시층이, 잘 알려진 방식에 따라 도너 기판(donor substrate) 상에 형성된 후, 수신 기판 또는 지지 기판으로 이동된다. 이러한 제조 방법은 특히 SmartCutTM 기술을 이용해 실행될 수 있다. SmartCutTM 기술을 실행한 예는 US 5,374,564 또는 Int. Journal of High Speed Electronics and Systems, Vol. 10, No1, 2000, p.131-146에 기재된, A.J. Aubreton-Herve et al.의 저서 "왜 SmartCut이 마이크로 전자제품의 미래를 바꿀 수 있는가?"에 설명되어 있다.
SmartCutTM 기술은 많은 애플리케이션에 널리 사용되는 기술이다. 그러나, 특정 경우에는, 주입에 의한 이동이 수행될 때, 특정 회로의 손상의 위험을 줄이기 위해 다른 이동 기술을 사용하는 것도 흥미로울 것이다.
본 발명의 목적은, 그것이 형성된 후 도너 기판으로부터 분리될 수 있는 에피택시층을 제조하는 방법을 제공하는 것이다.
이러한 목적으로, 본 발명은 다음을 포함하는 에피택시층을 제조하는 방법을 제공한다.
-도너 기판 상에 중간층을 형성하는 단계; 및
-상기 중간층의 용해 온도는 에피택시층의 용해 온도보다 낮은, 상기 중간층 상에, 에피택시에 의해 에피택시층을 형성하는 단계;를 포함하는,
구조물 제조 단계; 및
-열처리는 상기 중간층의 용해 온도와 상기 에피택시층의 용해 온도 사이의 온도에서 수행되는 것인, 적어도 한 번의 열처리를 적용함으로써 상기 도너 기판으로부터 상기 에피택시층을 분리하는 단계;를 포함한다.
따라서, 상기 도너 기판과 에피택시층 사이에, 상기 에피택시층의 용해 온도보다 낮은 용해 온도를 갖는 중간층을 형성하는 것은, 상기 중간층이 용해됨으로써 상기 에피택시층이 상기 기판으로부터 분리될 수 있도록 한다. 이러한 목적으로, 열처리는 상기 중간층의 용해 온도와 상기 에피택시층의 용해 온도 사이의 온도에서 실행된다. 이러한 열처리는, 상기 에피택시층의 손상 없이 상기 중간층이 용해되도록 한다.
또한, 상기 분리 단계 후에는, 그 표면에 위치한 상기 중간층의 나머지 부분이 제거된 후, 상기 도너 기판은, 가령 본 발명의 제조 방법에 따라, 새로운 에피택시층 제조를 위해 유리하게 재사용될 수 있다.
특정 실시 예에서, 본 발명에 따른 방법은, 제조 단계 후 및 분리 단계 전에, 지지 기판에 상기 에피택시층을 본딩하는 단계를 더 포함한다.
따라서, 본 발명에 따른 방법은 도너 기판에서 수신 기판 또는 지지 기판으로 에피택시층을 이동시킴으로써 구조물이 형성되도록 한다. 이러한 방법은, 전자제품, 마이크로 전자제품 또는 광 전자제품을 위한 헤테로 구조물(가령 SeOI류)들을 형성하는데 유리하게 사용될 수 있다.
특정 실시 예에서, 본 발명에 따른 방법은, 상기 에피택시층이 본딩된 상기 지지 기판이, 그 표면에 산화층을 포함하는 것을 특징으로 한다.
따라서, 본 발명에 따른 방법은, SeOI 구조물이 유리하게 제조될 수 있도록 한다.
특정 실시 예에서, 본 발명에 따른 방법의 본딩 단계는 분자 본딩에 의해 수행된다.
이에 대한 대안으로, 본 발명에 따른 방법의 본딩 단계 시, 가령, 아노딕(anodic), 또는 유택틱(eutectic) 본딩, 또는 접착(adhesive) 본딩과 같은, 다른 종류의 본딩이 수행될 수 있다.
본 발명에 따른 방법의 분리 단계 시, 열처리가 수행됨과 동시에, 기계적 분리력(mechanical separating forces)이 추가적으로 적용될 수 있다.
이러한 분리력은 상기 에피택시층이 상기 도너 기판으로부터 더 쉽고 더 빨리 분리될 수 있도록 한다.
본 발명에 따른 본딩 단계 후에는, 본딩 인터페이스를 강화하는 열처리 단계가 이어질 수 있다.
특정 실시 예에서, 본 발명에 따른 방법은, 상기 분리된 에피택시층 상에 남아 있는 중간층의 나머지 부분을 제거하는 단계를 더 포함한다.
또 다른 특정 실시 예에서, 본 발명에 따른 방법의 제조 단계 시, 상기 중간층은 상기 도너 기판 상에서의 에피택시에 의해 형성된다.
본 발명의 한 가지 특징에 따르면, 본 발명에 따른 방법의 제조 단계 시, 중간층과 도너 기판은 SeOI 구조물로부터 형성된다.
본 발명에 따른 또 다른 특징에 따르면, 본 발명에 따른 방법의 제조 단계 시, 중간층과 에피택시층은 실리콘-게르마늄으로부터 형성되고, 이때 상기 중간층의 용해 온도는 상기 에피택시층의 용해 온도보다 낮도록 하기 위해 상기 중간층은 상기 에피택시층의 것보다 높은 게르마늄 농도로 형성된다.
따라서, 간단한 방식으로, 상기 에피택시층과 상기 중간층은 같은 성분(가령, 본 실시 예에서는 실시콘-게르마늄)의 상기 중간층의 용해를 가능하게 하는 다른 농도로의 혼합을 통해, 유리하게 형성될 수 있다. Stohr와 Klemm의 계산에 따르면, 실리콘-게르마늄의 용해 온도는 게르마늄 농도의 감소 함수(decreasing function)이기 때문에, 상기 중간층의 게르마늄 농도는 상기 에피택시층의 게르마늄 농도보다 높아야 한다.
특정 실시 예에서, 본 발명에 따른 제조 방법의 제조 단계 시:
-상기 도너 기판과 중간층은 실리콘-게르마늄으로부터 형성되고, 상기 중간층의 게르마늄 농도는 상기 도너 기판의 게르마늄 농도보다 높고; 및
-상기 에피택시층은 상기 중간층 상에서의 스트레인 실리콘(sSI)층의 성장에 의해 형성된다.
본 발명의 한 가지 특징에 따르면, 본 발명에 따른 제조 방법의 제조 단계 시, 적어도 하나의 스페이서층(spacer layer)이 상기 도너 기판과 상기 중간층 사이 및/또는 상기 중간층과 상기 에피택시층 사이에 형성된다.
또 다른 특정 실시 예에서, 본 발명에 따른 제조 방법의 제조 단계 시:
-상기 도너 기판은 이산화규소층으로 적층된 실리콘으로부터 형성되고;
-상기 중간층은 게르마늄으로부터 형성되고; 및
-상기 에피택시층은 갈륨 비소로부터 형성된다.
그러나, 또 다른 특정 실시 예에서, 본 발명에 따른 제조 방법의 제조 단계 시:
-상기 도너 기판은 사파이어로부터 형성되고;
-상기 중간층은 인듐 질화물(InN)로부터 형성되고; 및
-상기 에피택시층은 갈륨 질화물(GaN)로부터 형성된다.
본 발명의 특징 및 이점들은 다음의 설명에 의해 더 분명해지며, 이때 다음의 도면들에 관한 설명은 여기에만 국한되지는 않는다.
도 1A 내지 1E는 본 발명의 일 실시 예에 따른 에피택시층의 형성을 보여주는 횡단면도이고;
도 2는 본 발명의 일 실시 예에 따른 도 1A 내지 1E에서 실행된 단계들의 흐름도이고;
도 3은, 서로 마주보는,
다른 층들이 실리콘-게르마늄으로부터 형성되는, 특정 실시 예에 따른 본 발명에 따른 제조 방법의 제조 단계 시 획득된 구조물의 횡단면도 (b)와,
상기 구조물의 각 층들의 게르마늄 농도를 나타내는 그래프 (a);를 나타내고;
도 4는, 서로 마주보는,
기판과 중간층은 실리콘-게르마늄으로부터 형성되고, 에피택시층은 중간층 상에서의 스트레인 실리콘의 성장에 의해 형성되는, 특정 실시 예에 따른 본 발명에 따른 제조 방법의 제조 단계 시 획득된 구조물의 횡단면도 (b),
구조물의 각 층들의 게르마늄 농도를 나타내는 그래프 (a);를 나타낸다.
도 5는, 본 발명의 특정 실시 예에서, 상기 분리 단계 후, 절연체(AsGaOI) 상의 갈륨 비소로 이어지는, 본 발명에 따른 제조 방법의 제조 단계 시 제조되는 구조물의 횡단면도이다.
도 6A 및 6B는, 본 발명의 특정 실시 예에서, 에피택시층의 분리 시 적용되는 열처리와 동시에 적용되는 중간층의 평면에서의 전단력(병진 운동)의 적용을 보여준다.
본 발명의 목적은 에피택시층을 제조하는 것으로서, 이러한 점에서, 많은 반 도체 물질 구조물의 제조에 적용된다. 본 발명의 제조 방법 시 제조된 에피택시층은, 그것이 적용되는 애플리케이션에 따라, 자체적으로 분리되거나 (가령, 독립층) 지지 기판으로의 이동 후 분리된다.
따라서, 본 발명은, 가령 절연체 상의 갈륨 비소(AsGaOI) 구조물, 절연체 상의 갈륨 질화물(GaNOI) 구조물, 절연체 상의 스트레인 실리콘(sSOI) 구조물 등의 SeOI(절연체 상의 반도체)와 같은 헤테로 구조물의 제조에 특히 적용 가능하나, 여기에만 국한되지는 않는다.
본 발명의 원리는, 도너 기판과 에피택시층 사이에, 상기 에피택시층의 용해 온도보다 낮은 용해 온도를 갖는 중간층을 형성하는데에 있다. 획득된 구조물(상기 기판, 상기 중간층 및 상기 에피택시층을 포함하는 구조물)에 열처리를 하는 것은, 상기 중간층이 용해되고, 상기 용해된 중간층의 수준에서 상기 에피택시층이 분리될 수 있도록 한다. 상기 열처리는, 상기 에피택시층을 손상시키지 않으면서 상기 중간층이 용해될 수 있도록 하기 위해, 상기 에피택시층의 용해 농도와 상기 중간층의 용해 온도 사이의 온도에서 수행된다.
본 발명에 따른 에피택시층 제조 방법은, 도 1A 내지 1E 및 2를 참조로 다음의 특정 실시 예에서 설명될 것이다.
가장 먼저, 도너 기판(1)이 고려된다 (도 1A). 이 기판은 가령, 단일결정 실리콘 기판, 실리콘-게르마늄 기판 등 어떤 종류라도 가능하다. 여기서 설명한 예에서의 도너 기판(1)은 단일결정 사파이어 기판으로 가정한다. 도너 기판의 또 다른 예들은 도 3, 4, 및 5에서 설명될 것이다.
S1 단계에서 (도 1A), 도너 기판(1) 상에, 에피택시 성장에 의해 중간층(2)이 형성된다. 중간층(2)의 에피택시 성장을 위해 실행된 에피택시 기술은 다양한 종류일 수 있다. 가령, 화학적 기상 증착법(Chemical Vapor Deposition-CVD), 금속유기 화학적 기상 증착법(Metallo-Organic Chemical Vapor Deposition-MOCVD), 혼성 증기 증착법(Hybrid Vapor Phase epitaxy-HVPE) 또는 분자 빔 증착법(Molecular Beam Epitaxy-MBE) 등에 의한 다양한 에피택시가 가능하다.
여기서 설명한 예에서의 중간층(2)은 인듐 질화물(InN)로부터 형성된 층이다. 이 층의 용해 온도 Tf(2)는 Tf(2)=1373℃와 같다.
S2 단계에서 (도 1B), 인듐 질화물의 중간층(2) 상에서의 에피택시 성장에 의해, 갈륨 질화물(GaN)층이 형성된다. 이렇게 해서 획득된 상기 GaN층은 본 발명에서는 에피택시층(3)에 해당된다. S1 단계에서와 마찬가지로, 실행된 에피택시 기술은 특히 CVD, MOCVD, HVPE, 또는 MBE류 일 수 있다.
에피택시층(3)의 용해 온도 Tf(3)는 TF(3)=2500℃와 같다.
따라서, 첫 두 단계인 S1과 S2는 도너 기판(1), 중간층(2), 및 에피택시층(3)을 포함하는 구조물(10)이 제조될 수 있도록 한다 (도 1B). 본 발명에 따르면, 중간층(2)은, 에피택시층(3)의 용해 온도 Tf(3) 보다 낮은 용해 온도 Tf(2)를 갖는다.
중간층(2)은 에피택시 성장 이외의 다른 기술로도 획득될 수 있다. 따라서, 본 발명의 또 다른 실시 예에서, 구조물(10)의 중간층(2)과 도너 기판(1)은 SeOI 구조물로부터 형성된다. 따라서, 중간층(2)은 상기 SeOI 구조물의 최상부층에 의해 형성되는 반면, 도너 기판(1)은 이산화규소로 적층된 실리콘층에 의해 형성된다. 가령, 이 SeOI 구조물은 SmartCutTM 기술을 적용한 이전의 층 이동 시 획득된 것이다. 중간층(2)의 용해 온도 Tf(2)가 에피택시층(3)의 용해 온도 Tf(3)보다 낮도록 선택된 것이다.
S3 단계에서 (도 1C), 분자 본딩(molecular bonding)에 의해 지지 기판(5)이 구조물(10)에 본딩된다. 여기에 설명된 예에서, 지지 기판(5)은 산화층(4)(이 경우, 이산화규소)에 의해 적층된 실리콘 기판이다.
본 발명의 또 다른 실시 예에서, 구조물(10) 상에 절연층이 형성된다. 특히 이 절연층은 우수한 품질의 본딩이 성립되도록 보장한다. 또 다른 대체 실시 예에서는, 절연층이 지지 기판(5) 상 및 구조물(10) 상 모두에서 형성된다.
분자 본딩(molecular bonding)에 의한 접착의 원리는 이미 잘 알려진 것이므로, 여기에서는 상세히 설명하지 않았다. 기억을 상기시키자면, 분자 본딩에 의한 접착은, 가령 특정 물질(접착제, 풀, 왁스, 저 용해 온도 금속 등)을 사용하지 않으면서 두 표면을 가깝게 접촉시키는 것을 기반으로 하는 것으로서, 이때 상기 두 표면 사이의 인력은, 분자 본딩(접촉할 두 표면들의 원자 및 분자들간의 전자적 상호 작용과 관련된 인력 세트(Van der Waals 인력)에 의해 유도된 본딩)의 결과를 가져오기에 충분할 정도로 강하다.
다른 종류의 본딩도 상기 S3 본딩 단계에서 실행될 수 있다. 가령, 아노딕 본딩(anodic bonding), 유택틱 본딩(eutectic bonding), 또는 접착 본딩(adhesive bonding) 등이 실행될 수 있다. 단, 상기 접착제나 유택틱, 그리고 일반적으로 사용된 본딩이, 중간층(2)의 용해 온도 영역에서의 온도를 견딜 수 있다는 전제 조건을 갖는다. 당업자는, 2002년 9월자, Compound Semiconductor Magazine, 제8권, 8호에 게재된, S. Farrens의 저서, "Chip manufacturers look to wafer-bonding technology"를 참조하면 상기 다양한 본딩 기술들에 관한 세부 사항을 알 수 있다.
S3 본딩 단계에 이어 S4 단계에서는, 열처리에 의한, 도너 기판(1)으로부터의 에피택시층(3)의 분리가 수행된다. 이 열처리는 중간층(2)의 용해 온도 Tf(2)와 에피택시층(3)의 용해 온도 Tf(3) 사이의 용해 온도 T에서 수행된다. 여기에 설명된 예에서의 온도 T는, 에피택시층(3)의 용해 또는 에피택시층의 손상 없이 중간층(2)의 용해가 가능한, 중간층(2)의 용해 온도 Tf(2) 부근 또는 그보다 약간 높은 온도를 의미한다.
이러한 열처리는, 분자 본딩에 의한 S3 접착 단계에서 가깝게 접촉된 두 표면들간의 본딩 인터페이스를 더 유리하게 강화한다 (여기에서는 에피택시층(3)과 절연층(4)). 열처리 적용에 의한 이러한 강화 단계는, 분자 본딩에 의한 접착 수행 시 일반적으로 필요한 단계이며, 본 발명에 따른 제조 방법과 양립 가능하다. 또 다른 대체 실시 예에서, 본딩 인터페이스의 강화는, 상기 중간층의 용해 온도보다 낮은 온도에서 수행되는, S3 단계 이후 및 S4 단계 전의 어닐링 단계에서 수행될 수 있다.
S4 단계에서의 열처리에 의한 중간층(2)의 용해는, S5 단계에서, 중간층(2) 수준에서, 도너 기판(1)으로부터 에피택시층(3)이 분리될 수 있도록 한다. (도 1D).
여기에 설명된 예에서, 에피택시층(3)의 분리는, S4 단계에서 열처리가 수행됨과 동시에 기계적 분리력을 적용함으로써 촉진된다. 이러한 기계적 분리력은, 바람직하게는, 중간층(2) 면에 적용되는 전단력(shearing forces)이다.
열처리의 수행과 동시에 적용되는 전단력은, 구조물(11)의 양쪽에서 우수한 그리핑(gripping)력을 발휘하기에 적합한 코팅제로 적층된 실리콘 카바이드(SiC)나 알루미늄 질화물(AlN)과 같은 물질들로 이루어진 정전 플레이트(electrostatic plate)를 포함하는 그리핑(gripping) 도구 및 수단을 이용해 수행될 수 있다. 이후, 상기 두 정전 플레이트는 서로 상반되는 동작으로 활성화됨으로써, 용해된 중간층(2)의 높이에서 분리 스트레스를 생성하고, 이는 도너 기판(1)으로부터의 에피택시층(3)의 분리를 이끌어낸다. 상기 동작은, 도 6A 및 6B에 나타난 바와 같이, 중간층(2)과 축 수직 방향으로의 회전 동작 또는 활주 동작이다.
상기 정전 플레이트에는, 에피택시층(3)의 분리를 수행하기 위해, 중간층(2)의 용해 온도보다 높은 온도로까지 구조물(11)을 가열하기 위한 가열 수단이 더 제공된다. 이에 대한 대안으로, 상기 정전 플레이트들의 각각 측면상의 구조물(11)이, 중간층(2)의 용해 온도보다 높은 온도로까지 가열된 인클로저(enclosure)내에 배치될 수 있다.
열처리와 동시에 다른 종류의 기계적 분리력도 적용될 수 있다. US 2004/0166653은 중간층(2)과 직각을 이루는 면에서 기계적 분리력을 발휘하는 그리핑 수단을 제공한다.
본 발명의 또 다른 실시 예에서, S4 및 S5 단계는 높은 압력에서 수행될 수 있다. 높은 압력을 사용하면, 상기 중간층의 용해 온도보다 낮은 온도에서 열처리를 함으로써, 상기 중간층의 단계 변화(가령, 용해)가 가능하다. 가령, 이러한 단계들은 압력솥(autoclave)에서 수행될 수 있다.
도너 기판(1)으로부터 에피택시층(3)을 분리하는 S5 단계는, 분리된 에피택시층(3)을 클리닝하는 단계 S6로 이어진다 (도 1E). 이 단계는 분리된 에피택시층(3)의 표면에 남아 있는 중간층의 나머지 부분을 제거하는 것으로 구성된다. 여기에 설명된 예에서는, 이를 통해 절연 (GaNOI) 구조(12) 상의 갈륨 질화물이 획득된다.
또한, S5 분리 단계에서는, 분리된 에피택시층(3)을 포함하는 구조물(12)과 함께, 도너 기판(1)도 획득된다. 도너 기판(1)은, 그 표면이 클리닝된 후, 가령 본 발명에 따른 제조 방법의 새로운 실행에 재 사용될 수 있다.
지지 기판(5)에 구조물(10)을 본딩하는 단계 S3는 선택 사항이다. 본 발명에 따른 또 다른 실시 예에서, 지지 기판(5)은 사실상 에피택시층(3)에 본딩되지 않는다. 그런 다음, 본 발명에 따른 제조 방법은, 곧바로 계속해서, 에피택시층(3)이 형성되는 S2 단계 이후, 에피택시층(3)만을 분리한 후, 앞서 설명한 S4, S5, 및 S6 단계들을 이행한다.
앞서 설명한, 본 발명에 따른 제조 방법의 제조 단계에 따라 제조된 구조 물(310)은 (앞서 설명한 S1 및 S2 단계 그룹) 도 3을 참조로 다음에서 설명된다.
도 3에 나타난 구조물(310) (b)은, 기판(31), 에피택시층(33), 그리고 기판(31)과 에피택시층(33) 사이의 중간층(32)을 포함한다. 구조물(310)은 또한 기판(31)과 중간층(32) 사이의 스페이서층(31')을 더 포함한다.
본 실시 예에서, 구조물(310)의 다른 층들은 동일 성분들의 혼합물 (가령, 여기에서는 실리콘 게르마늄)에 의해 형성되는데, 이때 구성 성분들의 농도는 다르다. 이때 구성 성분의 농도는, 중간층(32)의 용해 온도 Tf(32)가 에피택시층(33)의 용해 온도보다 낮도록 선택된다.
따라서, 도 3(a)에 나타난 바와 같이:
-기판(31)은 0에서 20%까지 증가하는 게르마늄 농도를 갖는 SiGe층이다.
-중간층(32)은 60%와 같은 게르마늄 농도를 갖는 SiGe층이다.
-에피택시층(32)은 20%와 같은 게르마늄 농도를 갖는 SiGe층이다.
중간층의 두께는 약 150Å이다.
H. Stohr와 W. Klemm의 계산(Z. Anorf. Allgem. Chem. 241, 1954, 305)에 따르면, 실리콘 게르마늄와 용해 농도는 다음 식에 따른 섭씨 온도이다.
Tf(x) = 1412-80x-395x2
여기에서, x는 실리콘 게르마늄의 게르마늄 농도를 나타낸다.
따라서, 실리콘 게르마늄의 용해 농도는 게르마늄 농도의 감소 함수이다: 따 라서, 실리콘 게르마늄층에서의 게르마늄의 농도를 증가시킴으로써, 상기 층의 용해 농도는 감소되는 것을 관찰할 수 있다. 결과적으로, 도 3에 나타난 구조물(310)에서, 중간층(32)의 용해 온도(Tf(32)=1222℃)는 에피택시층(33)의 용해 온도(Tf(33)=1380℃)보다 낮다.
상기 구조물(310)에서, 격자(lattice) 파라미터를 유지하기 위해, 20%의 게르마늄 농도를 갖는 실리콘 게르마늄 스페이서층(31')이 도너 기판(31)과 중간층(32) 사이에 주입된다. 상기 스페이서층(31')은 중간층(32)으로부터 도너 기판(31)이 멀어지도록 하며, 가령, 본 발명에 따른 새로운 실행에 재 사용할 수 있도록 용해될 때 도너 기판이 보존되도록 한다.
이러한 방식으로, 식(수학식 1)에 따르면, 구조물(310)은 중간층(32)과 에피택시층(33)이 도 3의 (a)에서와는 다른 게르마늄 농도를 갖도록 제조될 수 있다. 중간층(32)에서의 게르마늄의 농도는, 본 발명에 따른, 상기 두 층들의 용해 온도의 한계를 보장하기 위해, 에피택시층(33)에서의 게르마늄 농도보다 높아야 한다. 그러나, T 온도에서 열처리가 적용될 때 에피택시층(33)을 손상시키지 않기 위해, 중간층과 에피택시층 각각의 용해 온도 Tf(32)와 Tf(33)가 너무 비슷하지 않도록 하는 것이 바람직하다. 따라서, 중간층(32)의 게르마늄 농도는, 그 대응하는 액상 온도가, 이웃하는 층들, 특히 에피택시층(33)의 고상 온도보다 낮도록 선택하는 것이 바람직하다. 이는, 인접층들을 손상시키지 않으면서 중간층(32)이 완전히 용해될 수 있도록 하며, 따라서 이때 인접층들은 용해를 시작하지 않게 된다.
게르마늄 농도의 차이를 40%로 하게 되면, 상기 조건이 충족된다. 따라서, 가령 도 3(a)에서, 중간층(32)의 게르마늄 농도는 60%인 반면, 에피택시층(33)의 게르마늄 농도는 20%가 됨으로써, 1000℃ 이상인 두 가지 용해 농도간에 158℃ 의 차이를 보장한다.
이에 대한 대안으로, 구조물(310)의 제조를 위해 다른 혼합물들이 고려될 수 있다. 구조물(310)의 다른층들을 형성하는 혼합물들의 성분 농도는, 중간층(32)의 용해 농도 Tf(32)가 에피택시층(33)의 용해 농도 Tf(33) 보다 낮도록 선택해야 한다.
도 4의 (b)는 본 발명의 또 다른 특정 실시 예에서의 구조물(410)의 횡단면도이다. 도 4의 (b)에서, 본 발명에 따른 제조 방법의 제조 단계에서 제조된 구조물(410)은, 도너 기판(41), 중간층(42), 에피택시층(43), 그리고 도너 기판(41)과 중간층(42) 사이와 중간층(42)과 에피택시층(43) 사이에 각각 형성된 두 스페이서층(41') 및 (42')을 포함한다.
도 4의 (a)에 나타난 바와 같이:
-도너 기판(41)은 0에서 20%로 농도가 증가하는 실리콘 게르마늄에 의해 형성되고;
-중간층(42)은 60%와 같은 게르마늄 농도를 갖는 실리콘 게르마늄층이고;
-스페이서층 (41' 및 42')은 20%의 게르마늄 농도를 갖는 실리콘 게르마늄층들이다. 이러한 스페이서층들은 구조물(410)의 다른층들의 격자 파라미터를 안정시키는 역할을 한다.
중간층(42)의 두께는 약 150Å이다.
에피택시층(43)은 실리콘 게르마늄의 중간층(42') 상에서 에피택시 성장에 의해 형성된 스트레인 실리콘 (sSI)층이다. 그 용해 온도는 Tf(43)=1412℃와 같다. 앞에서 본 바와 같이, 중간층(42)의 용해 온도는 Tf(42)=1222℃와 같기 때문에 에피택시층(43)의 용해 온도 Tf(43)보다 낮다.
본 발명에 따른 제조 방법을 통해, 상기 구조물(410)은, 가령 절연체 상의 스트레인 실리콘(sSOI) 구조물이 획득될 수 있도록 한다.
도 5를 참조로 설명한 예에서, 구조물(510)은 다음을 포함한다:
-이산화규소층으로 적층된 실리콘 도너 기판(51);
-용해 온도가 Tf(52)=937℃인 게르마늄 중간층(52). 게르마늄 중간층(52)은 GeOI 구조물의 최상부층이다;
-갈륨 비소 에피택시층(53)은 중간층(52) 상에서의 비정형 에피택시(pseudomorphic epitaxy)에 의해 형성되며, Tf(53)=1240℃의 용해 온도를 갖는다.
이후, 상기와 같은 방식으로 제조된 구조물(510)은 이산화규소(SiO2)층(54)으로 적층된 실리콘 지지 기판(55)에 본딩된다. 분리 후, 절연체 상의 갈륨 비소(sSOI)가 획득된다.
이에 대한 대안으로, 상기 언급된 구조물(510)에서의 갈륨 비소 에피택시층(53)은, 중간층(52) 상에서의 에피택시에 의해 형성된, 수백 마이크론(예: 400 마이크론)의 두께를 갖는 층인 것으로 가정한다. 이 층은 독립적인 기판이 제조될 수 있을 정도의 충분한 두께를 갖는다. 이를 위해, 에피택시층(53)의 분리가 중간층(52)의 용해에 의해 바로(지지 기판에 본딩하는 예비 단계 없이) 수행된다. 따라서, 본 발명에 따른 방법은, 독립된 AsGa 기판이 유리하게 제조될 수 있도록 한다. 앞에서 설명한 바와 같이, 본 발명에 따른 제조 방법은 독립된 에피택시층이 지지 기판에서 생성될 수 있도록 한다. 마지막 실시 예에서, 본 발명에 따른 생성 방법은 에피택시층을 지지 기판 상으로 이동시키는 방법을 포함한다. 따라서, 본 발명에 따른 제조 방법은 여기에서는 설명하지 않았지만 당업자에게 알려진 다른 보완 처리 방법들과 함께 사용될 수 있는데, 일반적으로 지지 기판에 에피택시층을 이동시키는 방법과 함께 사용된다 (가령, SmartCutTM 방법). 따라서, 특정 패턴층, 양자 우물층이나 양자 와이어, 또는 인쇄 회로의 이동을 가능하게 한다.

Claims (14)

  1. -도너 기판(1;31;41;51) 상에 결정(crystalline) 중간층(2;32;42;52)을 형성하는 단계(S1); 및
    -에피택시에 의해, 상기 결정 중간층(2;32;42;52) 상에 결정 에피택시층(3;33;43;53)을 형성하는 단계(S2);를 포함하고,
    상기 결정 중간층(2;32;42;52)의 용해 온도(Tf(32);Tf(42))는 상기 결정 에피택시층 (3;33;43;53)의 용해 온도(Tf(33);Tf(43))보다 낮은,
    구조물(10,310,410,510)의 제조 단계; 및
    상기 도너 기판, 상기 결정 중간층 및 상기 결정 에피택시층을 포함하는, 획득된 상기 구조물(10;310;410;510)에, 상기 결정 중간층(2;32;42;52)의 용해 온도(Tf(32);Tf(42))와 상기 결정 에피택시층(3;33;43;53)의 용해 온도의 사이의 온도에서 수행되는, 적어도 한 번의 열처리를 적용(S4)함으로써 상기 도너 기판(1;31;41;51)으로부터 상기 결정 에피택시층(3;33;43;53)을 분리하는 분리 단계(S5);를 포함하는,
    결정 에피택시층(3;33;43;53) 제조 방법.
  2. 제 1항에 있어서,
    상기 제조 단계 후 및 상기 분리 단계(S5) 전에, 지지 기판(5;55)에 상기 결정 에피택시층(3;33;43;53)을 본딩하는 단계(S3)를 더 포함하는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  3. 제 2항에 있어서,
    상기 결정 에피택시층(3;53)이 본딩되는 상기 지지 기판(5;55)은, 그 표면에, 산화물층(4;54)을 포함하는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  4. 제 2항에 있어서,
    상기 본딩 단계(S3)는 분자 본딩에 의해 수행되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  5. 제 1항에 있어서,
    상기 분리 단계(S5)에서, 기계적 분리력이 상기 열처리와 동시에 적용되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  6. 제 2항에 있어서,
    상기 본딩 단계(S3) 후에는, 상기 본딩 인터페이스를 강화하는 열처리 단계가 이어지는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  7. 제 1항에 있어서,
    상기 분리된 결정 에피택시층(3) 상에 남아 있는 결정 중간층(2)의 나머지 부분을 제거하는 단계(S6)를 더 포함하는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 결정 중간층을 형성하는 단계(S1)에서, 에피택시에 의해, 상기 도너 기판(1) 상에 상기 결정 중간층(2)이 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  9. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제조 단계 시, 상기 결정 중간층(52)과 도너 기판(51)이 SeOI 구조물로부터 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  10. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제조 단계 시, 상기 결정 중간층(42)과 결정 에피택시층(43)이 실리콘-게르마늄으로부터 형성되고, 상기 결정 중간층(42)은, 상기 결정 중간층(42)의 용해 온도(Tf(42))가 상기 결정 에피택시층(43)의 용해 온도보다 낮도록, 상기 결정 에피택시층(43)보다 높은 게르마늄 농도를 갖도록 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  11. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제조 단계 시,
    -상기 도너 기판(31)과 결정 중간층(32)은 실리콘-게르마늄으로부터 형성되고, 상기 결정 중간층의 게르마늄 농도는 상기 도너 기판의 게르마늄 농도보다 높고;
    -상기 결정 에피택시층(33)은, 상기 결정 중간층(32)에서, 스트레인 실리콘(sSI)의 성장에 의해 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  12. 제 10항에 있어서,
    상기 제조 단계 시, 적어도 하나의 스페이서층(31';41';42')이, 상기 도너 기판(31';41')과 상기 결정 중간층(42') 사이 및/또는 상기 결정 중간층(32;42)과 상기 결정 에피택시층(33;43) 사이에서 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  13. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제조 단계 시,
    -상기 도너 기판(51)은 이산화규소층으로 적층된 실리콘으로부터 형성되고;
    -상기 결정 중간층(52)은 게르마늄으로부터 형성되고; 및
    -상기 결정 에피택시층(53)은 갈륨 비소로부터 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
  14. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 제조 단계 시,
    -상기 도너 기판(1)은 사파이어로부터 형성되고;
    -상기 결정 중간층(2)은 인듐 질화물(InN)로부터 형성되고; 그리고
    -상기 결정 에피택시층(3)은 갈륨 질화물(GaN)로부터 형성되는 것을 특징으로 하는, 결정 에피택시층 생성 방법.
KR1020097018793A 2007-04-27 2008-04-15 에피택시층 이동 방법 KR101527063B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0754777 2007-04-27
FR0754777A FR2915625B1 (fr) 2007-04-27 2007-04-27 Procede de transfert d'une couche epitaxiale
PCT/IB2008/000967 WO2008132569A1 (en) 2007-04-27 2008-04-15 Method for transferring an epitaxial layer

Publications (2)

Publication Number Publication Date
KR20100014953A KR20100014953A (ko) 2010-02-11
KR101527063B1 true KR101527063B1 (ko) 2015-06-08

Family

ID=39212207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018793A KR101527063B1 (ko) 2007-04-27 2008-04-15 에피택시층 이동 방법

Country Status (7)

Country Link
US (1) US7981768B2 (ko)
EP (1) EP2140488A1 (ko)
JP (1) JP5380429B2 (ko)
KR (1) KR101527063B1 (ko)
CN (1) CN101636833B (ko)
FR (1) FR2915625B1 (ko)
WO (1) WO2008132569A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2467935B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
US8492325B2 (en) 2010-03-01 2013-07-23 The Procter & Gamble Company Dual-usage liquid laundry detergents comprising a silicone anti-foam
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
KR20140128393A (ko) * 2012-02-07 2014-11-05 더 리젠츠 오브 더 유니버시티 오브 미시간 에피택셜 리프트 오프 후 웨이퍼 재사용을 위한 열 표면 처리
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
CN103839976A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种硅基绝缘体上砷化镓衬底结构及其制备方法
US9064789B2 (en) 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
DE102013020693A1 (de) * 2013-12-04 2015-06-11 Siltectra Gmbh Verfahren zum Erzeugen großflächiger Festkörperschichten
CN108598218B (zh) * 2018-04-26 2020-08-11 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN109545999B (zh) * 2018-11-21 2021-05-04 京东方科技集团股份有限公司 初始显示装置和柔性显示面板的制造方法
CN111893566A (zh) * 2020-07-21 2020-11-06 璨隆科技发展有限公司 一种氮化镓晶体的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250460A (en) * 1991-10-11 1993-10-05 Canon Kabushiki Kaisha Method of producing semiconductor substrate
US6372608B1 (en) * 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
JP2006287166A (ja) * 2005-04-05 2006-10-19 Advanced Lcd Technologies Development Center Co Ltd 半導体素子保持装置、半導体素子の剥離方法および表示装置
US20070037362A1 (en) * 2005-08-09 2007-02-15 Bahl Sandeep R Method and apparatus for integrating III-V semiconductor devices into silicon processes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6210479B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
JP3803606B2 (ja) * 2001-04-13 2006-08-02 松下電器産業株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
DE602004013292T2 (de) * 2004-06-11 2009-05-28 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundsubstrats
JP2006344865A (ja) * 2005-06-10 2006-12-21 Toyoko Kagaku Co Ltd Ｓｏｉ基板及び該基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250460A (en) * 1991-10-11 1993-10-05 Canon Kabushiki Kaisha Method of producing semiconductor substrate
US6372608B1 (en) * 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
JP2006287166A (ja) * 2005-04-05 2006-10-19 Advanced Lcd Technologies Development Center Co Ltd 半導体素子保持装置、半導体素子の剥離方法および表示装置
US20070037362A1 (en) * 2005-08-09 2007-02-15 Bahl Sandeep R Method and apparatus for integrating III-V semiconductor devices into silicon processes

Also Published As

Publication number Publication date
KR20100014953A (ko) 2010-02-11
FR2915625B1 (fr) 2009-10-02
EP2140488A1 (en) 2010-01-06
JP5380429B2 (ja) 2014-01-08
JP2010525599A (ja) 2010-07-22
FR2915625A1 (fr) 2008-10-31
WO2008132569A1 (en) 2008-11-06
CN101636833B (zh) 2011-06-08
US7981768B2 (en) 2011-07-19
US20110008948A1 (en) 2011-01-13
CN101636833A (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
KR101527063B1 (ko) 에피택시층 이동 방법
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
KR100751150B1 (ko) 이송층에 의해 덮혀진 한 쌍의 기판을 동시에 얻는 방법
CN101584024B (zh) 多层结构及其制备工艺
US7638410B2 (en) Method of transferring strained semiconductor structure
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
KR101292111B1 (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
EP2151856A1 (en) Relaxation of strained layers
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
US8105916B2 (en) Relaxation and transfer of strained layers
EP2600389A1 (en) Method for bonding semiconductor substrates
JP2008501229A (ja) ハイブリッドエピタキシー用支持体およびその製造方法
JP2000349267A (ja) 半導体部材の作製方法
CN103579042A (zh) 将接合的晶圆分离的系统及方法
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
CN105874571B (zh) 局部层转移的系统和方法
US20230040826A1 (en) Method of joining two semi-conductor substrates
JPH01133341A (ja) 半導体基板の製造方法及び半導体装置の製造方法
US7601611B2 (en) Method of fabricating a semiconductor hetero-structure
KR102203033B1 (ko) 평면형 이종 디바이스
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
TW201935519A (zh) 可分離結構及應用所述結構之分離方法
Sturm et al. High Perfection Approaches to Si-based Devices through Strained Layer Epitaxy

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130228

Effective date: 20140324

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141121

Effective date: 20150311

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 4