CN103839976A - 一种硅基绝缘体上砷化镓衬底结构及其制备方法 - Google Patents

一种硅基绝缘体上砷化镓衬底结构及其制备方法 Download PDF

Info

Publication number
CN103839976A
CN103839976A CN201210491141.9A CN201210491141A CN103839976A CN 103839976 A CN103839976 A CN 103839976A CN 201210491141 A CN201210491141 A CN 201210491141A CN 103839976 A CN103839976 A CN 103839976A
Authority
CN
China
Prior art keywords
gallium arsenide
layer
substrate
monocrystalline
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210491141.9A
Other languages
English (en)
Inventor
王盛凯
刘洪刚
孙兵
赵威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210491141.9A priority Critical patent/CN103839976A/zh
Publication of CN103839976A publication Critical patent/CN103839976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种硅基绝缘体上砷化镓衬底结构及其制备方法，该硅基绝缘体上砷化镓衬底结构包括：硅衬底；形成于该硅衬底之上的结晶氧化铍层；以及形成于该结晶氧化铍层之上的结晶砷化镓层。本发明提供的硅基绝缘体上砷化镓衬底结构及其制备方法，通过在硅衬底表面沉积结晶氧化铍层，再在结晶氧化铍层表面上沉积单晶砷化镓层，从而实现了方便地在绝缘体上制备极薄砷化镓层，具有可大面积生长、散热性能好、衬底绝缘性能好、以及制备成本低廉等优点，可以方便在大尺寸晶圆上制备全耗尽砷化镓基器件。

Description

一种硅基绝缘体上砷化镓衬底结构及其制备方法
技术领域
本发明涉及半导体集成技术领域，特别涉及一种硅基绝缘体上砷化镓衬底结构及其制备方法。
背景技术
随着半导体集成电路的快速发展，为了获得更高的性能，器件单元尺寸不断减小。集成电路即将步入“后22纳米”时代。从材料方面来说，采用高迁移率材料替代传统硅材料作为衬底材料将是半导体集成技术的重要发展方向。由于砷化镓(GaAs)为代表的III-V族材料的电子迁移率明显高于硅材料，因此砷化镓平台被认为有望取代硅材料以适应“后22纳米”以下逻辑器件的需求。对于“后22纳米”技术节点来说，全耗尽型绝缘体上砷化镓技术(GaAsOI)被认为是进一步提升器件性能，减少静态功耗的重要进展。为了实现全耗尽，一般需要获得比较薄的砷化镓层，而传统GaAsOI衬底的制备方法难于获得高质量的极薄砷化镓层。传统GaAsOI衬底的制备方法包括砷化镓凝聚技术、智能切割技术、以及快速热生长技术等。对于砷化镓凝聚技术而言，高纯度的砷化镓层很难获得；智能切割技术受到尺寸的限制难以大规模生长，且砷化镓层的厚度较大，均匀性也较差；快速热生长技术所形成的砷化镓层的均匀性较差，具有梯度性。
发明内容
(一)要解决的技术问题
为了解决传统GaAsOI衬底的制备方法难于获得高质量的极薄砷化镓层的问题，本发明提供了一种硅基绝缘体上砷化镓衬底结构及其制备方法。
(二)技术方案
为达到上述目的，本发明提供了一种硅基绝缘体上砷化镓衬底结构，包括：硅衬底；形成于该硅衬底之上的结晶氧化铍层；以及形成于该结晶氧化铍层之上的结晶砷化镓层。
上述方案中，所述硅衬底为单晶硅(100)衬底、单晶硅(110)衬底或单晶硅(111)衬底。
上述方案中，所述结晶砷化镓层为单晶砷化镓层，该单晶砷化镓层的晶面为砷化镓(111)、砷化镓(110)或砷化镓(100)。
上述方案中，所述结晶氧化铍层的晶体结构为六方相单晶。
为达到上述目的，本发明还提供了一种硅基绝缘体上砷化镓衬底结构的制备方法，包括：将表面清洁的单晶硅衬底置于真空腔体内；对所述单晶硅衬底加热，并在所述单晶硅衬底上沉积金属铍层；原位对所述金属铍层进行氧化处理，形成结晶氧化铍层；以及在所述结晶氧化铍层上高温原位沉积单晶砷化镓层，形成结晶砷化镓层。
上述方案中，所述对所述单晶硅衬底加热，并在所述单晶硅衬底上沉积金属铍层，包括：将所述单晶硅衬底加热至400～900℃，获得重构表面的单晶硅衬底；将所述重构表面的单晶硅衬底降温至20～500℃，在所述单晶硅衬底表面上沉积金属铍层。
上述方案中，所述沉积金属铍层的方法为分子束外延法、物理沉积法或化学沉积法；所述金属铍层的厚度为
Figure BDA00002473795600021
上述方案中，所述原位对所述金属铍层进行氧化处理，形成结晶氧化铍层，包括：在20～500℃的温度条件下，采用氧等离子体或者氧自由基原位对所述金属铍层进行氧化处理，形成结晶氧化铍层。
上述方案中，所述在所述结晶氧化铍层上高温原位沉积单晶砷化镓层，形成结晶砷化镓层，包括：将所述单晶硅衬底加热至200～800℃，采用分子束外延法、物理沉积法或化学沉积法在所述结晶氧化铍层上沉积单晶砷化镓层，形成结晶砷化镓层。
上述方案中，当采用所述分子束外延法沉积单晶砷化镓层时，所述单晶砷化镓层的厚度通过控制外延时间的长短来自由调整；所述单晶砷化镓层的最小厚度为0.5nm。
(三)有益效果
本发明提供的硅基绝缘体上砷化镓衬底结构及其制备方法，通过在硅衬底表面沉积结晶氧化铍层，再在结晶氧化铍层表面上沉积单晶砷化镓层，从而实现了方便地在绝缘体上制备极薄砷化镓层，具有可大面积生长、散热性能好、衬底绝缘性能好、以及制备成本低廉等优点，可以方便在大尺寸晶圆上制备全耗尽砷化镓基器件。
附图说明
图1是依照本发明实施例的硅基绝缘体上砷化镓衬底结构的立体结构示意图；
图2是依照本发明实施例的硅基绝缘体上砷化镓衬底结构的平面结构示意图；
图3是依照本发明实施例的硅基绝缘体上砷化镓衬底结构的制备方法流程图；
图4是依照本发明实施例在单晶硅衬底上生长金属铍层后的立体结构示意图；
图5是依照本发明实施例在单晶硅衬底上生长金属铍层后的平面结构示意图；
图6是依照本发明实施例在单晶硅衬底上氧化金属铍得到结晶氧化铍层的立体结构示意图；
图7是依照本发明实施例在单晶硅衬底上氧化金属铍得到结晶氧化铍层的平面结构示意图；
图8是依照本发明实施例单晶硅(111)衬底表面加热至500℃形成的Si(111)(1×1)的反射式高能电子衍射图；
图9是依照本发明实施例单晶硅(111)衬底表面200℃下沉积3nm金属铍层的反射式高能电子衍射图；
图10是依照本发明实施例单晶硅(111)衬底表面200℃下氧等离子体氧化得到的氧化铍层的反射式高能电子衍射图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
参见图1和图2，本发明实施例提供了一种硅基绝缘体上砷化镓衬底结构，该砷化镓衬底结构包括硅衬底201、结晶氧化铍层203和结晶砷化镓层204。其中，硅衬底201形成于该砷化镓衬底结构的底部，结晶氧化铍层203形成于硅衬底201之上，结晶砷化镓层204形成于结晶氧化铍层203之上。在实际应用中，硅衬底201可以为单晶硅(100)衬底、单晶硅(110)衬底或单晶硅(111)衬底；结晶砷化镓层204可以为单晶砷化镓层，其晶面可以为砷化镓(111)、砷化镓(110)或砷化镓(100)；结晶氧化铍层203为绝缘体模板层，其晶体结构为六方相单晶。在本实施例中，硅衬底201为单晶硅(111)衬底，结晶氧化铍层203为纤锌矿结构的单晶氧化铍层，结晶砷化镓层204为砷化镓(111)单晶砷化镓层；纤锌矿结构的单晶氧化铍层形成在单晶硅(111)衬底之上，砷化镓(111)单晶砷化镓层形成在纤锌矿结构的单晶氧化铍层之上。
参见图3，本发明实施例还提供了一种上述硅基绝缘体上砷化镓衬底结构的制备方法，包括如下步骤：
步骤101：对单晶硅衬底表面进行清洁处理；
对单晶硅衬底表面进行清洁处理，可采用碱洗或去离子水洗涤等方法，以去除单晶硅衬底表面覆盖的氧化物及其他物质；在实际的清洁过程中，当单晶硅衬底表面覆盖的氧化物厚度小于等于1nm时，可以认为单晶硅衬底表面的清洁度已符合技术要求，进而停止清洁处理过程；
步骤102：将经过清洁处理后的单晶硅衬底置于真空腔体内；
步骤103：将单晶硅衬底加热至400～900℃，获得重构表面的单晶硅衬底；
在实际应用中，可以在对单晶硅衬底进行加热的过程中，向真空腔体内通入氢气，以使硅表面的自然氧化物分解，去除硅表面残留的自然氧化物，从而获得更加清洁的重构表面的单晶硅衬底；图8示出了单晶硅(111)衬底表面加热至500℃形成的Si(111)(1×1)的反射式高能电子衍射图；
步骤104：将重构表面的单晶硅衬底降温至室温～500℃，在单晶硅衬底表面沉积金属铍层202；
如图4和图5所示，在室温～500℃的温度条件下，可以采用分子束外延法在单晶硅衬底表面沉积金属铍层，还可以采用其他的物理或者化学沉积方法在单晶硅衬底表面沉积金属铍层；优选地，本实施例采用分子束外延法在单晶硅衬底表面外延生长金属铍层，单晶硅衬底温度控制在100～300℃，生长的金属铍层202的厚度为
Figure BDA00002473795600051
沉积时间控制在10～300秒，金属铍层的晶体结构为六方相单晶；图9示出了单晶硅(111)衬底表面200℃下沉积3nm金属铍层的反射式高能电子衍射图；
步骤105：在室温～500℃的温度条件下，对金属铍层进行氧化处理，形成结晶氧化铍层；
如图6和图7所示，在室温～500℃的温度条件下，采用氧等离子体或者氧自由基对金属铍层进行氧化处理，形成结晶氧化铍层；优选地，本实施例采用氧等离子体对金属铍层进行氧化处理，单晶硅衬底温度控制在100～300℃；氧化时间采用如下方案来控制：从使用反射式高能电子衍射仪观察到清晰的单晶衍射图案开始，直至单晶衍射图案上刚刚出现微弱的非晶衍射环为止；氧化时间之所以采用上述方案来进行控制，其原因在于：当氧化过程持续到刚刚出现微弱的非晶衍射环时，金属铍层刚好被完全氧化，且界面处尚未形成二氧化硅；图10示出了单晶硅(111)衬底表面200℃下氧等离子体氧化得到的氧化铍层的反射式高能电子衍射图；
步骤106：将单晶硅衬底加热至200～800℃，采用分子束外延法或其他的物理或化学沉积法在结晶氧化铍层上沉积单晶砷化镓层，形成结晶砷化镓层；
优选地，在200～800℃的温度条件下，本实施例采用分子束外延方法在结晶氧化铍层上外延生长单晶砷化镓层，进而形成结晶砷化镓层；单晶砷化镓层的厚度可以通过控制外延时间的长短来自由调整，以便获得极薄的单晶砷化镓层；在实际应用中，本实施例可以通过设置较短的外延时间，获得最小厚度为0.5nm的单晶砷化镓层。
在具体生产实践中，本实施例提供的制备方法均是在真空条件及原位下进行的；此外，当需要较大的绝缘介质厚度时，可以进行多次沉积金属再氧化的步骤，即重复执行步骤103至105，直至结晶氧化铍层达到目标厚度为止，之后再进行单晶砷化镓层的沉积过程。
本发明实施例通过直接在结晶氧化铍层上外延生长单晶砷化镓层，使得砷化镓层厚度容易控制，方便在绝缘体上制备极薄砷化镓层，并且制备成本低廉，可以与大尺寸硅片兼容，砷化镓层厚度一步到位，省去了减薄步骤。绝缘介质散热性好，氧化铍的热导率极高(300Wm-1K-1)，与金相似(318Wm-1K-1)，可以解决传统绝缘体上砷化镓衬底散热性差的缺点。绝缘性好，氧化铍的禁带宽度理论上可达10.6eV，是理想的绝缘材料，可有效抑制衬底漏电。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅基绝缘体上砷化镓衬底结构，其特征在于，包括：
硅衬底；
形成于该硅衬底之上的结晶氧化铍层；以及
形成于该结晶氧化铍层之上的结晶砷化镓层。
2.根据权利要求1所述的硅基绝缘体上砷化镓衬底结构，其特征在于，所述硅衬底为单晶硅(100)衬底、单晶硅(110)衬底或单晶硅(111)衬底。
3.根据权利要求1所述的硅基绝缘体上砷化镓衬底结构，其特征在于，所述结晶砷化镓层为单晶砷化镓层，该单晶砷化镓层的晶面为砷化镓(111)、砷化镓(110)或砷化镓(100)。
4.根据权利要求1所述的硅基绝缘体上砷化镓衬底结构，其特征在于，所述结晶氧化铍层的晶体结构为六方相单晶。
5.一种硅基绝缘体上砷化镓衬底结构的制备方法，其特征在于，包括：
将表面清洁的单晶硅衬底置于真空腔体内；
对所述单晶硅衬底加热，并在所述单晶硅衬底上沉积金属铍层；
原位对所述金属铍层进行氧化处理，形成结晶氧化铍层；以及
在所述结晶氧化铍层上高温原位沉积单晶砷化镓层，形成结晶砷化镓层。
6.根据权利要求5所述的硅基绝缘体上砷化镓衬底结构的制备方法，其特征在于，所述对所述单晶硅衬底加热，并在所述单晶硅衬底上沉积金属铍层，包括：
将所述单晶硅衬底加热至400～900℃，获得重构表面的单晶硅衬底；
将所述重构表面的单晶硅衬底降温至20～500℃，在所述单晶硅衬底表面上沉积金属铍层。
7.根据权利要求6所述的硅基绝缘体上砷化镓衬底结构的制备方法，其特征在于，所述沉积金属铍层的方法为分子束外延法、物理沉积法或化学沉积法；所述金属铍层的厚度为
Figure FDA00002473795500011
8.根据权利要求5所述的硅基绝缘体上砷化镓衬底结构的制备方法，其特征在于，所述原位对所述金属铍层进行氧化处理，形成结晶氧化铍层，包括：
在20～500℃的温度条件下，采用氧等离子体或者氧自由基原位对所述金属铍层进行氧化处理，形成结晶氧化铍层。
9.根据权利要求5所述的硅基绝缘体上砷化镓衬底结构的制备方法，其特征在于，所述在所述结晶氧化铍层上高温原位沉积单晶砷化镓层，形成结晶砷化镓层，包括：
将所述单晶硅衬底加热至200～800℃，采用分子束外延法、物理沉积法或化学沉积法在所述结晶氧化铍层上沉积单晶砷化镓层，形成结晶砷化镓层。
10.根据权利要求9所述的硅基绝缘体上砷化镓衬底结构的制备方法，其特征在于，当采用所述分子束外延法沉积单晶砷化镓层时，所述单晶砷化镓层的厚度通过控制外延时间的长短来自由调整；所述单晶砷化镓层的最小厚度为0.5nm。
CN201210491141.9A 2012-11-27 2012-11-27 一种硅基绝缘体上砷化镓衬底结构及其制备方法 Pending CN103839976A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210491141.9A CN103839976A (zh) 2012-11-27 2012-11-27 一种硅基绝缘体上砷化镓衬底结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210491141.9A CN103839976A (zh) 2012-11-27 2012-11-27 一种硅基绝缘体上砷化镓衬底结构及其制备方法

Publications (1)

Publication Number Publication Date
CN103839976A true CN103839976A (zh) 2014-06-04

Family

ID=50803298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210491141.9A Pending CN103839976A (zh) 2012-11-27 2012-11-27 一种硅基绝缘体上砷化镓衬底结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103839976A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523211A (en) * 1982-03-16 1985-06-11 Futaba Denshi Kogyo Kabushiki Kaisha Semiconductor device
CN101636833A (zh) * 2007-04-27 2010-01-27 硅绝缘体技术有限公司 转移外延层的方法
CN102776567A (zh) * 2011-05-10 2012-11-14 中国科学院物理研究所 在Si衬底上制备纤锌矿相MxZn1-xO单晶薄膜的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523211A (en) * 1982-03-16 1985-06-11 Futaba Denshi Kogyo Kabushiki Kaisha Semiconductor device
CN101636833A (zh) * 2007-04-27 2010-01-27 硅绝缘体技术有限公司 转移外延层的方法
CN102776567A (zh) * 2011-05-10 2012-11-14 中国科学院物理研究所 在Si衬底上制备纤锌矿相MxZn1-xO单晶薄膜的方法

Similar Documents

Publication Publication Date Title
JP6078620B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法
US10829868B2 (en) Manufacturing method of SiC composite substrate
CN106783998A (zh) 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
TWI738665B (zh) ＳｉＣ複合基板之製造方法
US9340678B2 (en) Process to form aqueous precursor and aluminum oxide film
CN106981423B (zh) 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN104508795A (zh) 用于沉积第iii族氮化物半导体膜的方法
JP2016519843A (ja) Ｇｅ量子ドットの成長方法、Ｇｅ量子ドット複合材及びその応用
CN206907738U (zh) 一种基于离子注入的GaN功率器件
Lee et al. Investigation of crystallized germanium thin films and germanium/silicon heterojunction devices for optoelectronic applications
JP2015512149A (ja) 多層金属支持体
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN114381806B (zh) 二维氮化铝晶体的制备方法
CN103578934B (zh) 一种硅基绝缘体上锗衬底结构及其制备方法
CN101872718A (zh) 石墨烯晶片的制备方法
CN103839976A (zh) 一种硅基绝缘体上砷化镓衬底结构及其制备方法
US20190013412A1 (en) Thin film transistor, manufacturing method thereof and display
CN103839947A (zh) 一种硅基绝缘体上硅衬底结构及其制备方法
CN109867276B (zh) 在衬底上直接制备石墨烯的方法
CN100459046C (zh) 一种在硅晶片上制备硅化镁薄膜的方法
CN108231950B (zh) 半导体同质衬底及其制备方法、同质外延层的制备方法
JP2015513214A (ja) 多層金属支持体
KR20180131926A (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140604