CN101636833A - 转移外延层的方法 - Google Patents

转移外延层的方法 Download PDF

Info

Publication number
CN101636833A
CN101636833A CN200880006632A CN200880006632A CN101636833A CN 101636833 A CN101636833 A CN 101636833A CN 200880006632 A CN200880006632 A CN 200880006632A CN 200880006632 A CN200880006632 A CN 200880006632A CN 101636833 A CN101636833 A CN 101636833A
Authority
CN
China
Prior art keywords
intermediate layer
epitaxial loayer
manufacture method
executing
body substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880006632A
Other languages
English (en)
Other versions
CN101636833B (zh
Inventor
伊夫-马蒂尼·拉瓦伊兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101636833A publication Critical patent/CN101636833A/zh
Application granted granted Critical
Publication of CN101636833B publication Critical patent/CN101636833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种制造外延层(3)的方法，所述方法包括：结构(10)的制造步骤和分离步骤(S5)，所述制造步骤包括：在施体衬底(1)上形成中间层(2)；和在中间层(2)上通过外延附生形成外延层(3)(S2)；中间层(2)的熔化温度比外延层(3)的熔化温度低；所述分离步骤通过应用至少一次热处理将外延层(3)与施体衬底(1)分离，所述热处理是在介于中间层(2)的熔化温度与外延层(3)的熔化温度之间的温度下进行的。

Description

转移外延层的方法
背景技术
本发明涉及制造外延层的方法，所述制造外延层的方法能够在半导体结构的制造中实施，并且具体地能够在用于电子应用、微电子应用或光电子应用的SOI(绝缘体上硅)结构，或更普遍的SeOI(绝缘体上半导体)结构的制造中实施。
技术领域
在已知方法中，在SeOI结构的制造过程中，首先可以在施体衬底上形成外延层，然后将所述外延层转移到受体衬底或支承衬底上。这种制造方法特别是可利用SmartCutTM技术来实施。美国专利US 5,374,564和A.J.Aubreton-Hervé等人在Int.Journal of High Speed Electronics andSysterms，Vol.10，No1，2000，p.131-146中发表的题目为“Why canSmart-Cut change the future of microelectronics？”的文章描述了SmartCutTM技术实施的示例。
SmartCutTM技术是广泛应用于大量应用中的技术。然而，在某些特定情况下，特别是当通过注入法来进行转移时为了限制损坏特定电路的风险，希望能够使用另一种转移技术。
发明内容
本发明的目的是提出一种制造外延层的方法，其中该外延层在形成后可以与施体衬底相分离。
为此，本发明涉及一种制造外延层的方法，所述方法包括下述步骤：
-结构的制造步骤，所述步骤包括：
-在施体衬底上形成中间层；和
-通过外延附生在所述中间层上形成外延层，所述中间层的熔化温度比所述外延层的熔化温度低；和
-通过施加至少一次热处理，将所述外延层与所述施体衬底分离的分离步骤，在介于所述中间层的熔化温度与所述外延层的熔化温度之间的温度下执行所述热处理。
在所述施体衬底与所述外延层之间形成其熔化温度比所述外延层的熔化温度低的中间层，使得可以通过熔化所述中间层来将所述外延层与所述衬底分离。为此，在介于所述中间层的熔化温度与所述外延层的熔化温度之间的温度下实施热处理。该热处理使得所述中间层熔化而又不损坏所述外延层。
此外，在分离步骤之后，在去除施体衬底表面上中间层的残余物后，可以有利地重新利用所述施体衬底，例如根据本发明的制造方法来制造新的外延层。
在一具体实施方式中，在制造步骤后且在分离步骤前，根据本发明的方法进一步包括将所述外延层接合到所述支承衬底上的接合步骤。
因此，根据本发明的方法使得能够通过将所述外延层从所述施体衬底上转移到所述受体衬底或支承衬底上来制造结构。这种方法有利的是可用于制造电子应用、微电子应用或光电子应用中的异质结构(例如SeOI型)。
在一具体实施方式中，根据本发明的方法的特征在于接合所述外延层的所述支承衬底的表面上具有氧化物层。
因此，根据本发明的方法有利的是能够制造SeOI结构。
在一具体实施方式中，根据本发明的方法的所述接合步骤是通过分子键合来执行的。
可替代的，在根据本发明的方法的所述接合步骤中也可采用其它类型的接合，如阳极接合、共晶接合或粘性接合。
在根据本发明的方法的所述分离步骤中，在所述热处理的同时可以进一步施加机械分离力。
这种分离力使得所述外延层能够更容易且更快地与所述施体衬底分离。
在根据本发明的所述接合步骤之后能够通过热处理步骤来加强接合界面。
在一具体实施方式中，根据本发明的方法进一步包括去除步骤，所述去除步骤将残留在分离后的外延层上的中间层的残余物去除掉。
在另一具体实施方式中，在根据本发明的方法的所述制造步骤中，通过外延附生在所述施体衬底上形成所述中间层。
根据本发明的一个特征，在根据本发明的方法的所述制造步骤中，由SeOI结构形成所述中间层和所述施体衬底。
根据本发明的另一个特征，在根据本发明的方法的所述制造步骤中，由锗化硅形成所述中间层和所述外延层，所述中间层的锗浓度比所述外延层的锗浓度高，使得所述中间层的熔化温度比所述外延层的熔化温度低。
因此，用简单方式，可以有利地通过相同元素的合金来形成所述外延层和所述中间层(例如在本实施方式中用锗化硅)，该相同元素的浓度不同从而使得能够使所述中间层熔化。锗化硅的熔化温度是根据斯托尔(Stohr)和科勒姆(Klemm)计算方法的锗浓度的递减函数，所述中间层中的锗浓度必须大于所述外延层中的锗浓度。
在一具体实施方式中，在根据本发明的制造方法的所述制造步骤中：
-由锗化硅形成所述施体衬底和所述中间层，所述中间层中的锗浓度比所述施体衬底中的锗浓度高；并且
-通过在所述中间层上生长应力硅(sSI)层来形成所述外延层。
根据本发明的一个特征，在根据本发明的制造方法的所述制造步骤中，在所述施体衬底与所述中间层之间和/或在所述中间层与所述外延层之间形成至少一个间隔层。
在另一个具体实施方式中，在根据本发明的制造方法的所述制造步骤中：
-由覆盖有二氧化硅层的硅形成所述施体衬底；
-由锗形成所述中间层；并且
-由砷化镓形成所述外延层。
在另一个具体实施方式中，在根据本发明的制造方法的所述制造步骤中：
-由蓝宝石形成所述施体衬底；
-由氮化铟(InN)形成所述中间层；并且
-由氮化镓(GaN)形成所述外延层。
附图说明
本发明的特征和优点将从结合附图的下述仅以非限制性示例目的给出的描述中变得更清楚明显，其中在附图中：
图1A到1E是示出根据本发明的实施方式的外延层制造的截面示意图；
图2是根据本发明的实施方式的在图1A至1E中实施的步骤的流程图；
图3以彼此对应的方式表示曲线图(a)和截面示意图(b)：截面示意图(b)示出在根据本发明的制造方法的制造步骤中，根据由锗化硅形成各个不同层的具体实施方式获得的结构，而曲线图(a)表示出所述结构中的每层的锗浓度；
图4以彼此对应的方式表示曲线图(a)和截面示意图(b)：截面示意图(b)示出在根据本发明的制造方法的制造步骤中，根据衬底和中间层由锗化硅形成，并且外延层通过在所述中间层上生长应力硅而形成的具体实施方式获得的结构；而曲线图(a)表示出在所述结构中的每层的锗浓度；
图5表示在本发明的一具体实施方式中，在绝缘体上砷化镓(AsGaOI)结构的分离步骤之后，在根据本发明的制造方法的制造步骤中制造的结构的截面示意图；
图6A和6B示出了在本发明的一具体实施方式中，在分离外延层的过程中，在热处理的同时，施加在中间层的平面中的剪切力(平移运动)的应用。
具体实施方式
本发明的目的是制造外延层并且将其应用于制造许多种半导体材料结构。在本发明的制造方法中制造出的外延层根据所涉及的应用，可以自身分离(例如自支承层)或在转移到支承衬底上后分离。
因此，本发明优选但非排它地适用于制造诸如SeOI(绝缘体上半导体)结构的异质结构，所述绝缘体上半导体结构例如有绝缘体上砷化镓(AsGaOI)结构，绝缘体上氮化镓(GaNOI)结构，绝缘体上应力硅(sSOI)结构等。
本发明的原理在于在施体衬底与外延层之间形成了中间层，中间层的熔化温度比外延层的熔化温度低。对所获得的结构(包括衬底、中间层以及外延层的结构)施加热处理，使得中间层熔化，从而使得外延层在熔化的中间层的层面处与衬底分离。为了使得能够熔化中间层而不损坏外延层，在介于外延层的熔化温度与中间层的熔化温度之间的温度下执行热处理。
现在参考图1A至1E和图2描述一具体实施方式中的根据本发明的制造外延层的方法。
首先考虑施体衬底1(图1A)。该衬底可以是任何类型，例如单晶硅衬底，锗化硅衬底等。在此处描述的实施例中，假设施体衬底1是单晶蓝宝石衬底。施体衬底的其它实施例将参考图3、4以及5做进一步描述。
在第一步骤S1(图1A)中，通过在施体衬底1上进行外延生长形成中间层2。用于外延生长中间层2的外延附生技术可以包括多种类型。因此，例如可以包括采用化学汽相淀积(CVD)的外延附生、采用金属有机化学汽相淀积(MOCVD)的外延附生、混合汽相外延附生(HVPE)或分子束外延附生(MBE)。
在此处描述的实施例中，中间层2是由氮化铟(InN)形成的层。其熔化温度Tf(2)的值为Tf(2)＝1373℃。
在步骤S2(图1B)中，在氮化铟的中间层2上通过外延生长形成氮化镓(GaN)层。如此得到的GaN层就是本发明意义上的外延层3。按照与步骤S1中相同的方式，所实施的外延附生技术具体可以是CVD、MOCVD、HVPE或MBE型。
外延层3的熔化温度Tf(3)的值为Tf(3)＝2500℃。
因此，前两个步骤S1和S2能够制造包括施体衬底1、中间层2以及外延层3的结构10(图1B)。根据本发明，中间层2的熔化温度Tf(2)比外延层3的熔化温度Tf(3)低。
能够通过除外延生长以外的其它技术来获得中间层2。因此，在本发明的另一实施方式中，结构10的中间层2和施体衬底1可由SeOI结构形成。中间层2因此由该SeOI结构的顶层形成，而施体衬底1由覆盖有二氧化硅的硅层形成。该SeOI结构是例如在实施SmartCutTM技术的先前层转移过程中获得的。通过选择使得中间层2的熔化温度Tf(2)比外延层3的熔化温度Tf(3)低。
在步骤S3(图1C)的过程中，通过分子键合将支承衬底5接合到结构10。在此处描述的实施例中，支承衬底5是由氧化物层4(该情况下是二氧化硅)覆盖的硅衬底。
在本发明的另一实施方式中，在结构10上形成绝缘体层。该绝缘体层特别能够确保实现高品质的接合。在可替代实施方式中，在支承衬底5和结构10上均形成绝缘体层。
分子键合的粘着原理是已知的，因此本文将不作更详细的描述。另外，分子键合的粘着基于两个表面紧密接触，即无需使用特殊材料(粘合剂，胶水，蜡，低熔点金属等)，两个表面之间的吸引力足够强从而产生分子键合(由吸引力集合(范德华力)引起的接合涉及两个待接合表面的原子之间和分子之间的电子相互作用)。
在接合步骤S3中也可采用其它类型的接合。比如阳极接合、共晶接合或粘性接合，只要粘合剂或共晶体以及按一般方式使用的接合能够承受在中间层2的熔化温度区域内的温度即可。本领域技术人员可以参考S.Farrens等人于2002年9月在Compound Semiconductor Magazine，Vol.8，issue 8发表的题为“Chip manufacturers look to wafer-bonding technology”的文章，从中可获得关于这些不同接合技术的进一步细节。
在接合步骤S3之后，通过在步骤S4中施加热处理，来进行外延层3与施体衬底1的分离。该热处理是在介于中间层2的熔化温度Tf(2)与外延层3的熔化温度Tf(3)之间的温度T下进行的。在此处描述的实施例中，温度T约为或者稍大于中间层2的熔化温度Tf(2)，使得可熔化中间层2而不熔化外延层3或损坏外延层3。
该热处理有利地进一步加强了在粘合步骤S3中通过分子键合而紧密接触的两个表面(这里是外延层3和绝缘层4)的接合界面。当通过分子键合来进行粘合时，事实上通常需要该利用热处理的加强步骤，并且其与本发明的制造方法兼容。作为可替代实施方式，可在步骤S3之后且在步骤S4之前，在以低于中间层的熔化温度的温度下进行的退火步骤中实现所述接合界面的加强。
在步骤S4中施加热处理所引起的中间层2的熔化，使得在步骤S5(图1D)中，外延层3在中间层2的层面上与施体衬底1分离。
在此处描述的实施例中，在步骤S4中进行热处理的同时应用机械分离力可促进外延层3的分离。这种机械分离力优选是在中间层2的平面上施加的剪切力。
可以通过夹紧工具，或者包括涂布有适当涂层的由诸如碳化硅(SiC)或氮化铝(AlN)材料制成的静电板的装置，来实现在进行热处理的同时施加剪切力，从而使得能够在结构11的两侧施加良好的夹持力。两个静电板互相反向运动使其活动，从而在已熔化的中间层2的层面上产生分离应力，最终导致外延层3从施体衬底1上分离。该运动例如是绕垂直于中间层2的轴的转动、或平移运动，如图6A和6B所示。
静电板还可具有加热装置，用于将结构11加热至比中间层2的熔化温度更高的温度，以执行外延层3的分离。可替代地，可将各侧上设置有静电板的结构11放置在被加热至比中间层2的熔化温度更高的温度的容器内。
在进行热处理的同时可以施加其它类型的机械分离力。因此，文献US 2004/0166653公开了一种夹持工具，其可以在垂直于中间层2的平面中施加机械分离力。
在本发明的另一实施方式中，可以在高压下进行步骤S4和S5。应用高压使得在低于中间层熔化温度的温度下实施热处理也能够使中间层相变(即熔化)。例如，这些步骤可以在高压处理器(autoclave)中进行。
在使外延层3从施体衬底1上分离的步骤S5之后，进行对已分离的外延层3的清洁步骤S6(图1E)。该步骤去除残留在已分离的外延层3的表面上的中间层的残余物6。在此处描述的实施例中，由此可获得绝缘体上氮化镓(GaNOI)结构12。
此外，在分离步骤S5中，除了获得包括已分离的外延层3的结构12之外，还获得了施体衬底1。在将其表面清洁后，施体衬底1可以重新用于例如新的根据本发明的制造方法的实施。
将结构10接合到支承衬底5上的接合步骤S3是可选的。在本发明的另一实施方式中，实际上没有将支承衬底5与外延层3接合。因此，根据本发明的制造方法在形成外延层3的步骤S2之后仅直接进行外延层3的分离，即实施上文描述的步骤S4、S5以及S6。
现在参考图3，描述根据上文描述的本发明的制造方法的制造步骤(由上文描述的步骤S1和S2组成的步骤)而获得的结构310。
图3(b)中描绘的结构310包括衬底31、外延层33以及衬底31与外延层33之间的中间层32。此外结构310还包括衬底31与中间层32之间的间隔层31′。
在本实施方式中，结构310的各个不同层由同样元素的合金(即，这里是锗化硅合金)形成，但其中构成元素的浓度不同。按照使得中间层32的熔化温度Tf(32)比外延层33的熔化温度Tf(33)低的方式选择这些浓度。
因此，如图3(a)中所示：
-衬底31是锗的浓度从0增加到20％的SiGe层；
-中间层32是锗的浓度等于60％的SiGe层；
-外延层33是锗浓度等于20％的SiGe层。
中间层32的厚度约150
Figure G2008800066321D00081
根据H.Stohr和W.Klemm的计算方法(Z.Anorg.Allgem.Chem.241，1954，305)，锗化硅的熔化温度以摄氏度(℃)给出为：
Tf(x)＝1412-80x-395x2    (等式1)
其中x表示锗化硅中的锗浓度。
因此，锗化硅的熔化温度是锗浓度的递减函数：所以可以观察到随着锗化硅层中锗浓度的增加，该层的熔化温度降低。因此在图3示出的结构310中，中间层32的熔化温度(Tf(32)＝1222℃)低于外延层33的熔化温度(Tf(33)＝1380℃)。
在该结构310中，为了保持晶格参数，在施体衬底31与中间层32之间插入了锗浓度等于20％的锗化硅间隔层31′。而且该间隔层31′使得施体衬底31能够与中间层32分离，并使得施体衬底31能够在熔化时得以保留以使其可重新用于例如再次实施根据本发明的方法。
这样，根据等式(等式1)，可以制造出包括具有图3(a)中所考虑的不同锗浓度的中间层32和外延层33的结构310。中间层32中的锗浓度必须比外延层33中的锗浓度大，以保证根据本发明的这两个层的熔化温度的约束条件。然而，为了在温度T下实施热处理时不损坏外延层33，优选中间层和外延层各自的熔化温度Tf(32)和Tf(33)不要太接近。因此中间层32的锗浓度优选被选择为，使得其对应的液相温度低于相邻层，尤其是外延层33的固相温度。这样使得能够完全熔化中间层32而不损坏其相邻层，因为该相邻层尚未开始熔化。
锗浓度的差在约40％时可以满足这一条件。因此例如在图3(a)中，中间层32的锗浓度是60％，而外延层33的锗浓度是20％，由此保证了两个大于1000℃的熔化温度之间的差值为158℃。
可替代的，可以考虑用其它合金制造结构310。必须对形成结构310中各个不同层的合金中元素的浓度进行选择，使得中间层32的熔化温度Tf(32)低于外延层33的熔化温度Tf(33)。
图4(b)描绘了本发明另一具体实施方式中的结构410的截面示意图。在图4(b)中，在根据本发明的制造方法的制造步骤中制造出的结构410包括施体衬底41、中间层42、外延层43以及分别位于施体衬底41与中间层42之间以及位于中间层42与外延层43之间的两个间隔层41′和42′。
如图4(a)中所示：
-施体衬底41由浓度从0增加到20％的锗化硅层形成；
-中间层42是锗浓度等于60％的锗化硅层；
-间隔层41′和42′是锗浓度等于20％的锗化硅层。这些间隔层的作用是稳定结构410的各个不同层的晶格常数。
中间层42的厚度约150
Figure G2008800066321D00101
外延层43是通过在锗化硅中间层42′上外延生长形成的应力硅(sSI)层。外延层43的熔化温度为Tf(43)＝1412℃。如前所述，中间层42的熔化温度为Tf(42)＝1222℃，因此低于外延层43的熔化温度Tf(43)。
借助根据本发明的制造方法，该结构410例如使得能够获得绝缘体上应力硅(sSOI)结构。
在参考图5描述的示例中，结构510包括：
-由二氧化硅层覆盖的硅施体衬底51；
-锗中间层52，其熔化温度Tf(52)＝937℃。锗中间层52是GeOI结构的顶层。
-砷化镓外延层53，其通过在中间层52上的假晶外延附生形成，并且熔化温度为Tf(53)＝1240℃。随后，将这样制成的结构510接合至由二氧化硅SiO2层54覆盖的硅支承衬底55上。分离后，获得绝缘体上砷化镓(AsGaOI)结构。
可替代的，现在假设在上述结构510中，砷化镓外延层53是通过在中间层52上的外延附生形成的厚度为几百微米(例如，400微米)的层。该层具有能够形成自支承衬底的足够厚度。为此，外延层53的分离是直接通过熔化中间层52进行的(没有接合至支承衬底的预备步骤)。因此根据本发明的方法有利地使得能够形成自支承AsGa衬底。如上文所述，根据本发明的制造方法使得能够在支承衬底上制成自支承外延层。在后面的实施方式中，根据本发明的制造方法包括将外延层转移至支承衬底上的方法。因此，根据本发明的制造方法可以与本文中未描述、但本领域技术人员公知的其它补充处理相结合，通常与将外延层转移至支承衬底上的方法(例如与SmartCutTM方法)相结合。因此在这方面，能够转移特定图案层，转移量子阱层或量子线，或转移印刷电路。

Claims (14)

1、一种制造外延层(3；33；43；53)的方法，所述方法包括下述步骤：
-结构(10；310；410；510)的制造步骤，所述制造步骤包括：
-在施体衬底(1；31；41；51)上形成中间层(2；32；42；52)(S1)；和
-通过外延附生在所述中间层(2；32；42；52)上形成所述外延层(3；33；43；53)(S2)；
所述中间层(2；32；42；52)的熔化温度(Tf(32)；Tf(42))比
所述外延层(3；33；43；53)的熔化温度(Tf(33)；Tf(43))低；以及
-分离步骤(S5)，通过对所获得的结构(10；310；410；510)施加至少一次热处理(S4)，将所述外延层(3；33；43；53)与所述施体衬底(1；31；41；51)分离，所述热处理在介于所述中间层(2；32；42；52)的熔化温度(Tf(32)；Tf(42))与所述外延层(3；33；43；53)的熔化温度(Tf(33)；Tf(43))之间的温度下执行。
2、如权利要求1所述的制造方法，其特征在于，在所述制造步骤之后并且在所述分离步骤(S5)之前，所述制造方法还包括将所述外延层(3；33；43；53)接合到所述支承衬底(5；55)上的接合步骤(S3)。
3、如权利要求2所述的制造方法，其特征在于，接合所述外延层(3；53)的支承衬底(5；55)的表面上包括氧化物层(4；54)。
4、如权利要求2或3所述的制造方法，其特征在于，所述接合步骤(S3)通过分子键合来进行。
5、如权利要求1到4中任意一项所述的制造方法，其特征在于，在所述分离步骤(S4)中，在热处理的同时施加机械分离力。
6、如权利要求2到5中任意一项所述的制造方法，其特征在于，在所述接合步骤(S3)之后，通过热处理步骤加强接合界面。
7、如权利要求1到6中任意一项所述的制造方法，其特征在于，所述制造方法还包括去除步骤(S6)，所述去除步骤(S6)用于去除残留在已分离的外延层(3)上的中间层(2)的残余物(6)。
8、如权利要求1到7中任意一项所述的制造方法，其特征在于，在所述制造步骤(S2)中，通过在所述施体衬底(1)上进行外延附生来形成所述中间层(2)。
9、如权利要求1到7中任意一项所述的制造方法，其特征在于，在所述制造步骤中，由SeOI结构形成所述中间层(52)和所述施体衬底(51)。
10、如权利要求1到7中任意一项所述的制造方法，其特征在于，在所述制造步骤中，由锗化硅形成所述中间层(42)和所述外延层(43)，所述中间层(42)的锗浓度比所述外延层(43)的锗浓度高，使得所述中间层(42)的熔化温度(Tf(42))比所述外延层(43)的熔化温度(Tf(43))低。
11、如权利要求1到7中任意一项所述的制造方法，其特征在于，在所述制造步骤中：
-由锗化硅形成所述施体衬底(31)和所述中间层(32)，所述中间层中的锗浓度比所述施体衬底中的锗浓度高；并且
-通过在所述中间层(32)上生长应力硅(sSI)层形成所述外延层(33)。
12、如权利要求10或11中任意一项所述的制造方法，其特征在于，在所述制造步骤中，在所述施体衬底(31’；41’)与所述中间层(42’)之间和/或在所述中间层(32；42)与所述外延层(33；43)之间形成至少一个间隔层(31′41′；42′)。
13、如权利要求1到7中任意一项所述的制造方法，其特征在于，在所述制造步骤中：
-由覆盖有二氧化硅层的硅形成所述施体衬底(51)；
-由锗形成所述中间层(52)；并且
-由砷化镓形成所述外延层(53)。
14、如权利要求1到7中任意一项所述的制造方法，其特征在于，在所述制造步骤中：
-由蓝宝石形成所述施体衬底(1)；
-由氮化铟(InN)形成所述中间层(2)；并且
-由氮化镓(GaN)形成所述外延层(3)。
CN2008800066321A 2007-04-27 2008-04-15 转移外延层的方法 Active CN101636833B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0754777 2007-04-27
FR0754777A FR2915625B1 (fr) 2007-04-27 2007-04-27 Procede de transfert d'une couche epitaxiale
PCT/IB2008/000967 WO2008132569A1 (en) 2007-04-27 2008-04-15 Method for transferring an epitaxial layer

Publications (2)

Publication Number Publication Date
CN101636833A true CN101636833A (zh) 2010-01-27
CN101636833B CN101636833B (zh) 2011-06-08

Family

ID=39212207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800066321A Active CN101636833B (zh) 2007-04-27 2008-04-15 转移外延层的方法

Country Status (7)

Country Link
US (1) US7981768B2 (zh)
EP (1) EP2140488A1 (zh)
JP (1) JP5380429B2 (zh)
KR (1) KR101527063B1 (zh)
CN (1) CN101636833B (zh)
FR (1) FR2915625B1 (zh)
WO (1) WO2008132569A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839976A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种硅基绝缘体上砷化镓衬底结构及其制备方法
CN104335365A (zh) * 2012-02-07 2015-02-04 密歇根大学董事会 用于对在外延剥离之后的晶圆进行再利用的热表面处理
CN104465745A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 制造半导体器件的方法和半导体器件
CN106415795A (zh) * 2013-12-04 2017-02-15 西尔特克特拉有限责任公司 用于产生大面积的固体层的方法
CN108598218A (zh) * 2018-04-26 2018-09-28 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN109545999A (zh) * 2018-11-21 2019-03-29 京东方科技集团股份有限公司 初始显示装置和柔性显示面板的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2467935B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
US8492325B2 (en) 2010-03-01 2013-07-23 The Procter & Gamble Company Dual-usage liquid laundry detergents comprising a silicone anti-foam
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9064789B2 (en) 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
CN111893566A (zh) * 2020-07-21 2020-11-06 璨隆科技发展有限公司 一种氮化镓晶体的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
CN1143394C (zh) * 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6210479B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
JP3803606B2 (ja) * 2001-04-13 2006-08-02 松下電器産業株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
DE602004013292T2 (de) * 2004-06-11 2009-05-28 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundsubstrats
JP2006287166A (ja) * 2005-04-05 2006-10-19 Advanced Lcd Technologies Development Center Co Ltd 半導体素子保持装置、半導体素子の剥離方法および表示装置
JP2006344865A (ja) * 2005-06-10 2006-12-21 Toyoko Kagaku Co Ltd Ｓｏｉ基板及び該基板の製造方法
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335365A (zh) * 2012-02-07 2015-02-04 密歇根大学董事会 用于对在外延剥离之后的晶圆进行再利用的热表面处理
CN103839976A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种硅基绝缘体上砷化镓衬底结构及其制备方法
CN104465745A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 制造半导体器件的方法和半导体器件
CN106415795A (zh) * 2013-12-04 2017-02-15 西尔特克特拉有限责任公司 用于产生大面积的固体层的方法
CN106415795B (zh) * 2013-12-04 2020-07-14 西尔特克特拉有限责任公司 用于产生大面积的固体层的方法
CN108598218A (zh) * 2018-04-26 2018-09-28 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN108598218B (zh) * 2018-04-26 2020-08-11 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法
CN109545999A (zh) * 2018-11-21 2019-03-29 京东方科技集团股份有限公司 初始显示装置和柔性显示面板的制造方法
CN109545999B (zh) * 2018-11-21 2021-05-04 京东方科技集团股份有限公司 初始显示装置和柔性显示面板的制造方法

Also Published As

Publication number Publication date
JP5380429B2 (ja) 2014-01-08
FR2915625A1 (fr) 2008-10-31
KR20100014953A (ko) 2010-02-11
CN101636833B (zh) 2011-06-08
EP2140488A1 (en) 2010-01-06
JP2010525599A (ja) 2010-07-22
US20110008948A1 (en) 2011-01-13
FR2915625B1 (fr) 2009-10-02
WO2008132569A1 (en) 2008-11-06
KR101527063B1 (ko) 2015-06-08
US7981768B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
CN101636833B (zh) 转移外延层的方法
JP6177766B2 (ja) 電気的相互接続部及び光学的相互接続部を組み込む半導体ウェハ接合
EP2600389B1 (en) Method for bonding semiconductor substrates
CN101584024B (zh) 多层结构及其制备工艺
KR101522055B1 (ko) 박막 기술을 이용한 광전 소자의 제조 방법
US8481407B2 (en) Processes for fabricating heterostructures
US20070141803A1 (en) Methods for making substrates and substrates formed therefrom
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
KR20060052446A (ko) 합성재료 웨이퍼의 제조 방법
TWI777986B (zh) 用於垂直整合元素及複合半導體的方法及系統
TW201029049A (en) Process for modifying a substrate
KR20090008401A (ko) 복합 기판 및 이를 위한 제조 방법
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
CN102349148B (zh) 应变材料层的晶格参数的调节
TWI544638B (zh) 局部層轉換的設備及方法
JP2642645B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
CN102693902A (zh) 实现至少部分松弛的应变材料的岛状物的方法
US7601611B2 (en) Method of fabricating a semiconductor hetero-structure
US11165005B2 (en) Method for producing a microelectronic chip to be hybridised to a second chip
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
US20240030033A1 (en) Method for producing a semiconductor structure comprising an interface region including agglomerates
JP2020181981A (ja) 低密度ケイ素酸化物の溶融結合および脱着の方法および構造
KR20130049590A (ko) 박막 접합 기판 및 그 제조방법
KR20140138455A (ko) Ge 박막을 이용한 웨이퍼 레벨 패키지의 제조방법과 이에 의해 제조된 웨이퍼 레벨 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.