JP2010519738A - ポスト−シード成層工程 - Google Patents

ポスト−シード成層工程 Download PDF

Info

Publication number
JP2010519738A
JP2010519738A JP2009549722A JP2009549722A JP2010519738A JP 2010519738 A JP2010519738 A JP 2010519738A JP 2009549722 A JP2009549722 A JP 2009549722A JP 2009549722 A JP2009549722 A JP 2009549722A JP 2010519738 A JP2010519738 A JP 2010519738A
Authority
JP
Japan
Prior art keywords
wafer
seed layer
photoresist
plating
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009549722A
Other languages
English (en)
Other versions
JP5476127B2 (ja
JP2010519738A5 (ja
Inventor
ジョン・コーラハン
ジョン・トレッツァ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cufer Asset Ltd LLC
Original Assignee
Cufer Asset Ltd LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cufer Asset Ltd LLC filed Critical Cufer Asset Ltd LLC
Publication of JP2010519738A publication Critical patent/JP2010519738A/ja
Publication of JP2010519738A5 publication Critical patent/JP2010519738A5/ja
Application granted granted Critical
Publication of JP5476127B2 publication Critical patent/JP5476127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

方法は、成層されたシード層を含むウェハであって、シード層の部分を露出させるウェハ上に配置されるフォトレジストをパターンエッチングすること、めっき金属の前記シード層からの高さが前記シード層の厚さ以上に達するまで、めっき金属が露出したシード層上にのみ堆積するようウェハをめっきすること、固体フォトレジストを除去すること、ならびにフォトレジストとめっき金属の除去によって露出したシード層を、全ての露出したシード層が除去されるまで除去すること、とを含む。

Description

本発明は、チップ接続に関し、より詳細にはかかるチップ上の接続の形成に関する。
ある種の(すなわち、半導体、セラミック、ポリマー等の)ウェハに導電性バイアを形成する場合、電気めっきまたは無電解めっきがしばしば用いられる。その場合、めっきするためには、めっき金属が堆積するためのベース(基部)となる薄いシード層を成層する必要がある。通常、これには、ウェハへのフォトレジストの塗付、シードの成層、およびフォトレジストの除去を含むフォトリソグラフィの使用が含まれる。ほとんどの場合フォトレジストは粘性液として塗付されるため、フォトレジストが存在すべき/すべきでない箇所の端を正確に制御することは難しい。従って、この方法の副産物の1つで不正確さでもあるものは、フォトレジストが存在した箇所の端付近にシード層を成層する間に余分なシードメタルが堆積することである。この余分なシードメタルを表層(overburden)と呼ぶ。この表層は問題を起こすことがあり、従って多くの場合、少なくとも1つの追加処理ステップを通じて除去しなければならない。更に、正確な制御の欠如により、フォトレジストのバイアへの浸入を招く恐れがある。特に高密度微細バイアが含まれる場合である。これが生ずる場合はいつも、めっきを堆積させるためのシードメタルが成層されず、すなわち表層が望まない短絡を発生させることになる。
従って、上記の問題を引き起こさない方法が必要となる。
我々は、上記の問題に煩わされない、めっきのためのシード成層を行う方法を実現した。
上記方法の1つの変形例は、成層されたシード層を含んで、シード層の部分が露出したウェハ上に配置されるフォトレジストをパターンエッチングすること、めっき金属が、露出したシード層上にのみ堆積するようウェハをめっきすること、固体フォトレジストを除去すること、ならびに全ての露出したシード層が除去されるまで、フォトレジストとめっき金属の除去によって露出したシード層を除去すること、とを含む。
上記方法の他の変形例は、ウェハ上にシード層を成層すること、ウェハのシード層上部にフォトレジストを塗付すること、少なくともシード層の厚さ以上の分量によりめっき金属が規定の高さを超えるまで前記ウェハを金属でめっきすること、フォトレジストを除去すること、ならびにウェハ上にシードエッチングを施してフォトレジストの除去によって露出したシード層を除去すること、とを含む。
有利にも、この方法は、参照することにより全内容が本明細書に記述されているかのように組み込まれる米国特許出願第11/329,481号、11/329,506号、11/329,539号、11/329,540号、11/329,556号、11/329,557号、11/329,558号、11/329,574号、11/329,575号、11/329,576号、11/329,873号、11/329,874号、11/329,875号、11/329,883号、11/329,885号、11/329,886号、11/329,887号、11/329,952号、11/329,953号、11/329,955号、11/330,011号および11/422,551の他のバイア、配線、および接点の変形例とともに使用でき、およびそれらに直接適用できる。
更に、この方法は更なる利点と利益をもたらす。例えば、そのプロセスは、とりわけ次の3つの潜在的利益のうち1つ以上をもたらす:i)バイアを他の接点に接続するのに使用できる新配線層を自動形成し、ii)バイアの端の表層を除去して、より近接した接点および高い密度を可能にし、iii)ポストまたはウェルのいずれかのポスト−ぺネトレーション接続において使用する接点を形成するためにこの方法を使用することができる。
本明細書で説明する利点および特長は、代表的な実施例から得られる多くの利点および特長の内の僅かでしかなく、本発明の理解を助けるために提示するに過ぎない。言うまでもなく、それらは特許請求の範囲によって定義される本発明を制限したり、特許請求の範囲の均等物を制限したりするものと解釈すべきではない。例えば、これら利点のいくつかが相互に矛盾し、単一の実施例に同時にあてはまらないことがある。同様に、いくつかの利点が本発明の一の態様にあてはまるものの、他の態様にはあてはまらない場合がある。従って、特長および利点についてこの概要が、均等を判定する際の手掛かりになると考えるべきではない。本発明の更なる特長および利点は、以下の説明、図面、および特許請求の範囲から明らかになろう。
図1A〜1Fは、本明細書で説明するプロセスを通じて実現できる2つの異なる態様に包含されるステップの全体像を略図で示す。
図2A〜2Cは、図1A〜1Fの技術を使用して異なる種類の接点構造をどのように形成するかを略図で示す。
本発明は、容量センサに関し、より詳細には指紋検出に用いる容量センサに関する。
図3A〜3Rは、本手法のより複雑な変形例を断面および上面の略図で示す。
図4A〜4Mは、本手法の他の変形例を断面および上面の略図で示す。
図1A〜1Fは、本明細書で説明するプロセスを用いて実現できる2つの異なる効果の全体像を略図で示す。説明のため、他の相対的サイズと同様にバイアのアスペクト比は見た目上変更してあることに注意すべきである。更に、ここでは単純バイアに関して図解されているが、このプロセスは、他のバイア形成方法に対しても有効である。例えば、微細で深いバイア(典型的には約50μmから約5μm、または5μm未満の幅で、深さ対幅のアスペクト比が約4:1から約25:1である)をも含み、接点またはウェハの他の部分を通じて容易に実行される環状、2軸(coax)、3軸(triax)、裏面、または他のバイアの形成方法を含む。
図1A〜1Fは、本発明を実行するプロセスの2つの僅かに異なる変形例の断面を略図で示す。
最初に、ウェハは、シード成層が次のステップとなる段階までに受けるあらゆる処理を経る。この状態は図1Aに示され、この場合は従来のカバーガラス106と接点108a,108bを貫通する、2つのバイア104a,104bが形成されたウェハ102の部分100を図解している。次に、この方法は以下のように進む。
まず、図1Bに示すように、マスキングつまりフォトレジストの限定的使用に拠って、または拠らないでシード層110を成層する(すなわち、限定的に使用する場合は、シード層は、重要な保護の目的または何らかの他の理由により、そうすることが重要または望ましい箇所にのみ形成される)。
次に、図1Cに示すように、パターンエッチングの可能な感光材料112(つまりフォトレジスト)をウェハ102の上面、結果的にシード層110の部分に配置する。この感光材料112としては、バイア104a,104b内に無制限に流れ込まない材料が選択される。従って、その材料は極度に高粘性か、さもなければ固体または半固体(near−solid)のいずれかになる。簡便さのため全文中で使用される単語“solid(固体)”は、極度に高粘性の、半固体の、または固体の材料のいずれかまたは全てを互換的に暗示するように用いられる。どのような材料が使用されても、実施方法によっては、その一部分がバイアの側壁の部分を滴下することが容認されると認識すべきである。しかしながら、そのような滴下が生ずる場合、滴下を僅かな状態にとどめてバイアの開口が実質的に妨げられて、つまり閉塞されてはならない。更に、層の厚みは高さを増加させアスペクト比に影響を及ぼすため、層を薄く保つことが望ましい。一般的に、フォトレジストの厚さは、約40μmまたはそれ以下であることが望ましい。好適な「固体」材料は、E.I.du Pont de Nemours & Coから市販されているRiston(登録商標、以下同様)ドライフィルムフォトレジスト商品シリーズである。詳細には、それぞれ厚さ約38μm、33μm、30μmのRistonPlateMaster、EtchMaster、TentMaster商品シリーズのフォトレジストを使用できる。Ristonのようなフォトレジスト製品の利点は、それをシートとしてウェハの表面に配置できる点、および剛性を有する点である。この固さは、それによる利点およびそのものの利点が下記で見られるように、材料112が、要望に応じてバイアの開口の少なくとも部分を覆うことができるように、材料112をパターン化できることを意味する。有利にも、このことは、めっき中にウェハの表面上に自然に形成する表層によって付加される(スパイクされる)めっきが、バイアの端に施される状況を防ぎ、減らし、または最小限に抑える。
図1Cに示すように、フォトレジストの特質は、必要に応じてフォトレジストがバイアの一部に覆いかぶさる、つまりバイアの一部を完全に覆うことを可能にする。例えば、図1Cの左側のバイア104aに示すように、フォトレジストは左側の一部分に覆いかぶさり右側からは実質的に離間している一方で、図1Cの右側のバイア104bに対しては、フォトレジストはバイア104bの外周全体に覆いかぶさっている。
いずれの場合も、フォトレジストは事前に成層されたシード層110の上面に配置されることに注意されたい。
次に、図1Dに示すように、ウェハ102は従来の電気めっきまたは無電解めっきを用いてめっきが施され、理想的には、シード層の上方の位置から、少なくともシード層の厚さに相当する厚さ分を隔てて、フォトレジスト112の外表面116の高さを含む任意の位置まで金属114を堆積して、バイア104a,104bを充填する。この特有の範囲の理由は、図1Eおよび1Fから明らかであろう。金属の上層は平坦な高さにまでめっきする必要はない、すなわち、ウェハの上面上のシード材料に電気的に接続されている限り、積上げ充填されたバイアの中心部は僅かに低くてもよいことに注目すべきである。
次に、図1Eに示すように、フォトレジスト112が除去される。図1Eから直ちに分かるように、左側バイア104aの金属114がめっきされてフォトレジスト112で画成された配線パターンを形成し、右側バイア104aの金属114がめっきされて、全体として、または部分的に接点またはポストとして機能する隆起領域118を形成する。
フォトレジストをパターン化することにより、表層をウェハの特定部分に形成させて、バイアから別の箇所まで配線層を自動的に作成することもでき、場合によっては、ウェハ上のある箇所から別な箇所へ、例えば、バイアから別の箇所まで(図1Eに示すように)、つまり特定な方向に信号を搬送するのに使用できる表層により形成されるパターンに沿って配線層を自動的に作成して、所望の形状の金属114のパターンを形成できることは、勿論言うまでも無い。
最後に、シード除去工程が用いられ、一般的に表層によって形成されたパターンを保護することなく、フォトレジストの除去によって露出したシード層を除去する。このプロセスの結果は、図1Fに示される。典型的には表層は少なくともシード層の約2倍の厚さであり、殆どの場合、数倍以上の厚さであるため、保護なしでの除去が堆積領域に重大な、または悪い影響を及ぼすことはない。言い換えれば、シードおよび堆積表層領域はシード層の厚み分だけ高さが減少するが、所望の箇所に十分な金属「表層」が残ることになる。
図2A〜2Cは、上述の技術を使用して、上記の参照して組み込む特許出願において記述される様々な種類の接点構造をどのように形成するかを略図で示す。
最初に、ウェハは、シード成層が次のステップとなる段階までに受けるあらゆる処理を経る。図2Aは、ウェハ200の2つの部分202a,202bを断面の略図として示している。ウェハ200では、接点206を貫通して形成されたバイア内にシード層204が成層されている。上記のように、説明のため、バイアのアスペクト比は大幅に変更されているが、この例では、幅は約25μmで、深さ対幅のアスペクト比が約4:1に想定されている。更に上述のように、ウェハ200にはフォトレジスト208が塗付されている。左側部分202aに見られるように、フォトレジスト208の開口はバイア開口幅よりも広い。それに引き換え、右側部分202bでは、フォトレジスト208の開口はバイア開口幅よりも狭い。その結果、2つの異なる効果が得られる。
図2Bは、バイアが金属210でめっきされた後の2つの部分202a,202bを示す。見て分かるように、フォトレジスト208における2つの開口間の差異によって、左側部分202aの金属210は上向き皿形状を成し、左側部分202bの金属210は細い「支柱」形状を成している。
図2Cは、シード204および金属210がシード204の厚み分研削された後の2つの部分202a,202bを示す。当然ながら、有利なことに、左側の部分202aはスタンドオフ、すなわち「ウェル」構造用基部を有し、部分202bはスタンドオフ、すなわち「ポスト」構造用基部を有する。こうして、正しい金属を選択することによって、本明細書で説明する方法の実施は、ポスト−ペネトレーション、ウェルアタッチ(well attach)、または双方の技術で使用する接点の形成での使用に好適であることは言うまでもない。
ポスト−ペネトレーション工程のためにポストの一部の形成にこの方法を使用する場合、フォトレジスト208の開口をバイア開口よりも小さくすることにより、バイアを表面上の金属パターンに接続することを達成可能な後続のステップが、表層を大量に除去せずに実行可能であることを、我々は保証できる。
フォトレジスト208の開口をバイア開口に正確に合わせることが望ましいかもしれないが、一般的には難しいということに注目すべきである。結果として、広めの開口を使用する効果を望まない限り、典型的な方法としては、フォトレジスト208の開口をバイアの開口よりも小さくすることであると予測される。
ここで、Ristonのようにシード成層後にウェハ上のバイア内に流れ込まない(または流れ込む場合でも、バイア内に非常に深くは流れ込まない)パターン形成材料であるフォトレジストの使用によって、以下の3つの明らかなかつ異なる利点のうち少なくとも1つが、なんらかの実施方法において達成可能であることは言うまでもない:
1.バイアが充填されると同時に新配線層がダイの表面上にめっきされ、マスキングステップを省くことができ;
2.フォトレジストの開口がバイア開口よりも小さければ、表層の成層を完全に阻止することができ;
3.フォトレジストの開口を適切に設定することにより、ポスト−ペネトレーション工程での使用に好適な構造を自動的に作成することができる。
更に別の変形例では、予備パターン化工程を用いて、絶縁層の成層中に通常覆われる領域内のパッド、デバイス、またはデバイス接点までエッチングすることができる。このパターン化およびエッチングは、シード成層の実行前(この場合はシードが開口を覆う)、またはシード成層の実行後(この場合はシードが開口を覆わない)のいずれにおいても実行可能である。後者の場合、後続のめっき工程により表層を横方向に成長させ、シードが露出したまま残っている箇所を接続することができる。
続いて、別のパターン化工程を用いて、表層を直接使用してバイアを例えばパッドへ選択的に接続することができる。このようにして、二次元パターン化接点を、表層の各箇所のパターン化によって自動的に形成することができる。
図3A〜図3Rは、新しい接点編成つまり配置を形成するための本手法のより複雑な変形例およびその作用を断面および上面の略図として示す。ここでも、見た目上縮尺を変更している。
図3Aは、接点パッド304の領域におけるウェハ302の部分300の側面図である。接点パッド304の部分306は、この例ではカバーガラス310内の四角形の開口308を通してアクセス可能である。図3Bは、図3Aの部分300の上面図である。
図3Cは、この例では円形のバイア312がウェハ302内に接点パッド304を貫通して形成された後の図3Aの部分300の側面図である。図3Dは、図3Cの部分の上面図である。
図3Eは、従来の絶縁剤の塗付工程を用いて部分300上へ絶縁層314を成層した後の図3Cの部分の側面図である。図3Fは、図3Eの部分の上面図である。
図3Gは、「固体の」フォトレジスト316が部分300に塗付された後の図3Eの部分の側面図である。図示のように、フォトレジスト316はバイア312を完全に覆い、2つの小さな四角形の開口318a,318bを有する。図3Hは、図3Gの部分の上面図である。
図3Iは、パターンエッチングを実行して開口318a,318bを介して接点パッド304を露出させてアクセスを可能にしてフォトレジストを除去した後の図3Gの部分の側面図である。図3Jは、図3Iの部分の上面図である。
図3Kは、シード層320の成層後の図3Iの部分の側面図である。図3Lは、図3Kの部分の上面図である。
図3Mは、新たなフォトレジスト322を塗付後の図3Kの部分の側面図である。特定の実施方法および所望の結果に応じて、第2のフォトレジスト322を、「固体」フォトレジストまたは従来の流動性を有するフォトレジストとすることができる。図示のように、フォトレジストは、鍵穴形状が形成されるように(要望に応じ実質的に任意の形状を使用できるが)構成された固体フォトレジストである。図3Nは、図3Mの部分の上面図である。
図3Oは、めっき工程中、金属324がバイアを充填し、フォトレジスト322内に堆積した直後の図3Mの部分の側面図である。図3Pおよび図3Qは、それぞれ、フォトレジスト322を除去後の、めっきされた側面図および上面図である。
図3Rは、図3Pの部分に従来のシードエッチングを施した後の側面図である。前述の実施例と同様に、新たに形成された接点の金属324を保護せずにシードエッチングが実施される(すなわち、それらは双方とも同時にエッチングされる)。シードエッチングにより接点の高さが減少するものの、その減少は接点の高さの数分の一であるシード層の厚み分に過ぎず、従って不利益な影響を及ぼすことはない。
図4A〜4Mは、本手法の他の変形例およびその作用を断面および上面の略図で示す。ここでも、見た目上縮尺を変更している。この実施例では、一端に形成されるポスト−ペネトレーション接続において使用可能な「ポスト」用スタンドオフを有する接点が創成され、他端には容量性スルーチップ接続(capacitive through−chip connection)用基部が形成される。
図4Aは、接点パッド404の領域におけるウェハ402の部分400の側面図である。接点パッド404の部分406は、カバーガラス410の開口408を通してアクセス可能である。図4Bは、図4Aの部分400の上面図である。
図4Cは、バイア412がウェハ402内に接点パッド404を貫通して形成された後の図4Aの部分400の側面図である。図3Dは、図4Cの部分の上面図である。
図4Eは、従来の絶縁剤の塗付工程を用いて、接点パッド404から絶縁するために部分400上へ絶縁層414を成層した後の図4Cの部分の側面図である。図4Fは、図4Eの部分の上面図である。
図4Gは、シード層418の成層後の図4Eの部分の側面図である。図4Hは、図4Gの部分の上面図である。
図4Iは、「固体」フォトレジスト420が部分400に塗付された後の図4Gの部分の側面図である。図示のように、フォトレジスト420はバイア412より小さい直径の円形開口を有し、従ってバイア開口の周縁に覆いかぶさる。図4Jは、図4Iの部分の上面図である。
図4Kは、めっきを施してバイア412とフォトレジスト420の開口を金属422で充填した後の図4Iの部分の側面図である。
図4Lは、フォトレジスト420を除去した後の図4Kの部分の側面図である。めっき金属422の「表層」がスタンドオフ、すなわちシード層418より上に延びるポストを形成したことに注目すべきである。
図4Mは、化学的機械工程のような従来のシードエッチング工程によってシード層418を除去した後の図4Lの部分の側面図である。ここで、シードエッチングは、めっき金属を保護せずに実施された(すなわち、シードエッチングは、フォトレジスト420の除去により露出したシード層418とめっき金属422の双方に対して、露出したシード層418が除去されるまで実施され、それによりめっき金属418の高さはおおよそシード層418の厚み分減少した)。
従って、上記から、本明細書に記述される技術は、多用途であり、様々な実施方法において、マスキングを用いて所望の領域のみにシード層を貼付するプロセスに係る処理ステップの除外、不要な表層を処理するのに要するステップ数の削減、またはそれら双方の効果によるコストの低減を可能にすることは明らかである。
明示的には述べられていないが、本手法は、従来技術において使用することができる、シード層とめっき金属との任意の組合せに使用することを意図し、おのおのの特定の選択は意図的な使用による作用によるものであって、発明ではなく、特定の金属とは本質的に無関係であることは言うまでもない。シード層およびめっき用の金属の特定の選択は、使用する「固体」フォトレジストの型番および種類に影響を及ぼす可能性があることは、勿論認識すべきである。
このように、ここでの記載(図含む)は、説明に役立つ代表的な実施例にすぎないと解されるべきである。読み手の便宜のため、上記記載は、あらゆる可能な実施例のうちの代表的な例に専心したものである。例は、本発明の原理を教授するものである。上記記載は、包括的にあらゆる可能な変形例を列挙しているわけではない。このような代替の実施例は、本発明の特定の部分のためには提示されていないかもしれない、もしくは、さらに不記載の代替の実施例が、(本発明の特定の)部分のためには有用であるかもしれないが、これらの代替の実施例についての権利の放棄とみなされるものではない。当業者は、こうした不記載の実施例の多くが、本発明および他の均等物の原理と同一の原理を包含していることを認識するであろう。

Claims (15)

  1. ウェハ上にシード層を成層する工程あって、前記シード層はめっき作業を促進するよう意図されている工程と;
    前記ウェハの前記シード層の上部にフォトレジストを塗付する工程であって、前記フォトレジストは、前記シード層が露出してめっきを施される領域を画成する開口を有する工程と;
    少なくとも前記シード層の厚さ以上の分量によりめっき金属が規定の高さを超えるまで、前記ウェハを金属でめっきする工程と;
    前記固体フォトレジストを除去する工程と;
    前記ウェハ上にシードエッチングを施して前記フォトレジストの除去によって露出した前記シード層を除去する工程とを備える;
    方法。
  2. 前記開口を画成する前記フォトレジストをパターンエッチングする工程を更に備える;
    請求項1の方法。
  3. 前記ウェハをめっきする前記工程は、前記ウェハに無電解めっきを施す工程を備える;
    請求項2の方法。
  4. 前記ウェハをめっきする前記工程は、前記ウェハに電気めっきを施す工程を備える;
    請求項2の方法。
  5. 前記ウェハをめっきする前記工程は、前記ウェハに無電解めっきを施す工程を備える;
    請求項1の方法。
  6. 前記ウェハをめっきする前記工程は、前記ウェハに電気めっきを施す工程を備える;
    請求項1の方法。
  7. 前記シード層は厚さを有し、前記シードエッチングを施す前記工程は、少なくとも前記露出したシード層が除去されるとともに前記めっき金属が少なくとも前記厚さ分高さが減少するまで、シード層と前記めっき金属とを同時にエッチングする工程を備える;
    請求項1の方法。
  8. 前記フォトレジストにパターンエッチングを施すことによって、前記ウェハの表面に沿って回路の少なくとも一部を画成するシード層の領域を露出させる少なくとも1つの開口を画成する工程を更に備える;
    請求項1の方法。
  9. 前記フォトレジストにパターンエッチングを施すことによって、前記パターンエッチングの結果露出することになる前記シード層がめっきされてポスト状のスタンドオフを形成する少なくとも1つの開口を画成することを更に備える;
    請求項1の方法。
  10. 前記ウェハにバイアを形成する工程を更に備える;
    請求項1の方法。
  11. 前記シード層の成層前に、前記ウェハ上に絶縁体を成層する工程を更に備える;
    請求項1の方法。
  12. 成層されたシード層を含むウェハであって、前記ウェハ上に配置される固体フォトレジストをパターンエッチングし、前記シード層の部分を露出させる工程と;
    前記ウェハをめっきして、めっき金属の前記シード層からの高さが前記シード層の厚さ以上に達するまで、前記露出したシード層のみにめっき金属を堆積させる工程と;
    前記固体フォトレジストを除去する工程と;
    前記固体フォトレジストおよびめっき金属の除外により露出したシード層を、前記露出したシード層の全てが除去されるまで除去する工程とを備える;
    方法。
  13. 前記ウェハをめっきする前記工程は、前記ウェハに無電解めっきを施す工程を備える;
    請求項12の方法。
  14. 前記ウェハをめっきする前記工程は、前記ウェハに電気めっきを施す工程を備える;
    請求項12の方法。
  15. 前記ウェハにバイアを形成する工程を更に備える;
    請求項12の方法。
JP2009549722A 2007-02-15 2008-02-14 ポスト−シード成層工程 Active JP5476127B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/675,268 US7598163B2 (en) 2007-02-15 2007-02-15 Post-seed deposition process
US11/675,268 2007-02-15
PCT/US2008/053982 WO2008101093A1 (en) 2007-02-15 2008-02-14 Post-seed deposition process

Publications (3)

Publication Number Publication Date
JP2010519738A true JP2010519738A (ja) 2010-06-03
JP2010519738A5 JP2010519738A5 (ja) 2010-10-28
JP5476127B2 JP5476127B2 (ja) 2014-04-23

Family

ID=39512688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009549722A Active JP5476127B2 (ja) 2007-02-15 2008-02-14 ポスト−シード成層工程

Country Status (6)

Country Link
US (1) US7598163B2 (ja)
EP (1) EP2111635A1 (ja)
JP (1) JP5476127B2 (ja)
KR (1) KR101118798B1 (ja)
CN (1) CN101632166B (ja)
WO (1) WO2008101093A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508967A (ja) * 2009-10-23 2013-03-07 シノプシス, インコーポレイテッド シリコン貫通ビアのためのesd/アンテナダイオード

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5302522B2 (ja) 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
WO2009023462A1 (en) * 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
KR101441632B1 (ko) * 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US11758666B2 (en) * 2020-09-14 2023-09-12 Innolux Corporation Manufacturing method of metal structure
US20230096301A1 (en) * 2021-09-29 2023-03-30 Catlam, Llc. Circuit Board Traces in Channels using Electroless and Electroplated Depositions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
JP2005203752A (ja) * 2003-12-16 2005-07-28 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板、電子機器

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JP3313432B2 (ja) * 1991-12-27 2002-08-12 株式会社東芝 半導体装置及びその製造方法
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5587119A (en) * 1994-09-14 1996-12-24 E-Systems, Inc. Method for manufacturing a coaxial interconnect
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6946716B2 (en) * 1995-12-29 2005-09-20 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips
US6310484B1 (en) * 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US5962922A (en) * 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6122187A (en) * 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
US6316737B1 (en) * 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6740576B1 (en) * 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
EP1405336A2 (en) * 2000-12-04 2004-04-07 Ebara Corporation Substrate processing method
US6512300B2 (en) * 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US7135777B2 (en) * 2002-05-03 2006-11-14 Georgia Tech Research Corporation Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof
US6939789B2 (en) * 2002-05-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP2004103911A (ja) * 2002-09-11 2004-04-02 Shinko Electric Ind Co Ltd 配線形成方法
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US20050179120A1 (en) * 2003-12-16 2005-08-18 Koji Yamaguchi Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US7157310B2 (en) * 2004-09-01 2007-01-02 Micron Technology, Inc. Methods for packaging microfeature devices and microfeature devices formed by such methods
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7348671B2 (en) * 2005-01-26 2008-03-25 Micron Technology, Inc. Vias having varying diameters and fills for use with a semiconductor device and methods of forming semiconductor device structures including same
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
JP2005203752A (ja) * 2003-12-16 2005-07-28 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508967A (ja) * 2009-10-23 2013-03-07 シノプシス, インコーポレイテッド シリコン貫通ビアのためのesd/アンテナダイオード

Also Published As

Publication number Publication date
WO2008101093A1 (en) 2008-08-21
US20080200022A1 (en) 2008-08-21
KR20090115203A (ko) 2009-11-04
CN101632166B (zh) 2012-11-28
KR101118798B1 (ko) 2012-03-21
JP5476127B2 (ja) 2014-04-23
CN101632166A (zh) 2010-01-20
EP2111635A1 (en) 2009-10-28
US7598163B2 (en) 2009-10-06
WO2008101093B1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
JP5476127B2 (ja) ポスト−シード成層工程
KR101655331B1 (ko) 비아 상호접속을 제조하는 방법
DE102010000417B4 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
JP2006516824A5 (ja)
US8580687B2 (en) Semiconductor structure and method for making same
KR20000064650A (ko) 반전도성기판의표면에배열된반도체부품과그제조방법및반도체구조안에차폐된전기신호전도체및그제조방법
US8211793B2 (en) Structures electrically connecting aluminum and copper interconnections and methods of forming the same
JP5230061B2 (ja) 半導体装置及びその製造方法
JP2015532790A (ja) 突起を有する接点パッドを利用した電子デバイス及び組み立て方法
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
CN108122833B (zh) 制作半导体装置的方法
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
US9455239B2 (en) Integrated circuit chip and fabrication method
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
DE102012109868B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
JP5834563B2 (ja) 半導体装置の製造方法
US10199372B2 (en) Monolithically integrated chip including active electrical components and passive electrical components with chip edge stabilization structures
CN108122820B (zh) 互连结构及其制造方法
TWI441291B (zh) 半導體封裝件及其製造方法
KR100602093B1 (ko) 반도체 소자 및 그 제조방법
KR100613344B1 (ko) 반도체 소자의 제조 방법
JP5810693B2 (ja) 電子デバイス及びその製造方法
DE102021105577A1 (de) Mikroelektromechanisches system und verfahren zu dessen herstellung
US8889506B1 (en) Structure and method for interconnect spatial frequency doubling using selective ridges
JPS6365643A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140207

R150 Certificate of patent or registration of utility model

Ref document number: 5476127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250