CN101632166B - 柱籽晶沉积处理 - Google Patents

柱籽晶沉积处理 Download PDF

Info

Publication number
CN101632166B
CN101632166B CN200880004533XA CN200880004533A CN101632166B CN 101632166 B CN101632166 B CN 101632166B CN 200880004533X A CN200880004533X A CN 200880004533XA CN 200880004533 A CN200880004533 A CN 200880004533A CN 101632166 B CN101632166 B CN 101632166B
Authority
CN
China
Prior art keywords
crystal layer
inculating crystal
resist
hole
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880004533XA
Other languages
English (en)
Other versions
CN101632166A (zh
Inventor
约翰·卡拉汉
约翰·特雷扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cubic Wafer Inc
Original Assignee
Cubic Wafer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cubic Wafer Inc filed Critical Cubic Wafer Inc
Publication of CN101632166A publication Critical patent/CN101632166A/zh
Application granted granted Critical
Publication of CN101632166B publication Critical patent/CN101632166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种方法，涉及图形刻蚀位于晶片上的光刻胶以暴露籽晶层的部分，该晶片包括被沉积的籽晶层，镀敷晶片使得镀敷金属仅在被暴露的籽晶层上累积，直到镀敷金属已达到在籽晶层以上上升的高度至少等于籽晶层的厚度，去除固体光刻胶，并且去除通过去除固体光刻胶和被镀敷的金属而被暴露的籽晶层，直到全部被暴露的籽晶层都已被去除。

Description

柱籽晶沉积处理
技术领域
本发明涉及用于芯片的连接，并且更具体地，涉及在这样的芯片上的连接的形成。
背景技术
当在某种晶片(如，半导体、陶瓷、聚合物等)中制作导电通孔时，经常使用电镀敷或无电镀敷。在这种情况下，为了这样做，需要沉积一层薄籽晶层，该薄籽晶层将会形成用于累积镀敷金属的基座。典型地，这涉及包括对晶片施加光刻胶、沉积籽晶和去除光刻胶的光刻法的使用。大部分光刻胶作为粘性液体被施加，所以很难精确地控制光刻胶应该/不应该存在的位置的边缘。因此，这种方法的一个副作用和不精确性是在籽晶层沉积的过程中，在靠近光刻胶所处位置的边缘累积过量的籽晶金属。该过量籽晶金属被称为过覆盖层(overburden)。该过覆盖层会引起问题，因此在大多数情况下，必须通过至少一个附加处理步骤将其去除。另外，缺乏精确控制会导致一些光刻胶进入通孔，特别是当涉及高密度、窄通孔时。无论这种情况发生在何处，都将没有为镀敷而沉积的籽晶金属累积，或过覆盖层会引起不必要的短路。
因此，需要一种不会引起上述问题的方法。
发明内容
我们已经实现不受上述问题困扰的执行镀敷用籽晶沉积的方法。
该方法的一种变形涉及图形刻蚀位于晶片上的光刻胶以暴露部分籽晶层，该晶片包括被沉积的籽晶层，镀敷该晶片使得镀敷金属仅累积在曝露的籽晶层，去除固体光刻胶，并且去除通过去除光刻胶和被镀敷的金属而暴露的籽晶层，直到所有暴露的籽晶层都已被去除。
该方法的另一种变形涉及在晶片上沉积籽晶层，在籽晶层上部对晶片施加光刻胶，用金属镀敷该晶片直到镀敷金属超过特定水平面的量至少等于籽晶层的厚度，去除光刻胶，并且在晶片上执行籽晶刻蚀以去除通过去除光刻胶而暴露的籽晶层。
有利地，该方法可以容易地使用并且被直接应用于序列号为11/329,481、11/329,506、11/329,539、11/329,540、11/329,556、11/329,557、11/329,558，11/329,574、11/329,575、11/329,576、11/329,873、11/329,874、11/329,875、11/329,883、11/329,885、11/329,886、11/329,887、11/323,952、11/329,953，11/329,955，11/330,011和11/422,551的美国专利申请的不同通孔、布线和触点变形例，所有这些美国专利申请都通过本文充分阐述的引用而结合在本文中。
此外，该方法提供了另外的优点和好处。例如，该方法尤其提供三个潜在好处中的至少一个或更多，该三个潜在好处是：i)自动形成能够用于将通孔连接到其它触点的重布线层，ii)除去通孔边缘的过覆盖层以获得更紧密的触点和更高的密度，iii)可以用于形成触点，该触点在柱或井的任意一个的柱和穿透连接中使用。
这里说明的优点和特点是可从代表性实施例中获得的许多优点和特点中的少数，并且是仅为帮助理解本发明而陈述的。应当了解这些优点和特点不被认为局限于权利要求所限定的发明，或局限于权利要求的等同要求。例如，这些优点中的一些优点互相矛盾，所以它们不能同时存在于单一实施例中。类似地，一些优点可应用于本发明的一个方面，也可应用于其他方面。因此，这个特点和优点的概括在确定等效性时不应当被认为是决定性的。本发明另外的特点和优点在以下说明中从附图和权利要求中变得显而易见。
附图说明
图1A至图1F以简化形式显示包含在通过本文说明的处理可以获得的两个不同方面中的步骤的概述；
图2A至图2C以简化形式图示如何进一步使用图1A至图1F的技术形成不同类型的触点结构；
本发明涉及电容传感器，更具体地，涉及用于在指纹检测中使用的电容传感器。
图3A至图3R以简化的剖视图和俯视图图示本方法的更复杂的变形是例；和
图4A至图4M以简化的剖视图和俯视图图示本方法的另一个变形例。
具体实施方式
图1A至图1F以简化形式显示使用本文说明的过程可以获得的两中不同效果的概述。注意到，出于图示目的，通孔的深宽比(aspect ratios)以及其他相关尺寸出于陈述的目的已失真。此外，尽管是相对于一个简单的通孔显示的，但过程仍同其他通孔形成方法一样进行并且通过触点或在晶片的一些其他部分上可以被容易地执行，其他通孔形成方法包括例如环形、同轴、三轴、后部或还涉及窄的、深的通孔(典型地，宽度数量级大约在50μm左右到5μm左右之间，或甚至小于5μm，深宽比为大约4∶1到大约25∶1)的其他通孔形成方法。
图1A至图1F以简化形式图示执行本发明的处理的两个稍微不同的变形实例的剖视图。
最初，晶片经过所有它将接受的处理直到到达籽晶沉积成为下一步骤的点。这种情况显示在图1A中，图1A图示在其中已形成两个通孔104a、104b的晶片102的部分100，在这种情况下通孔104a、104b穿过传统的覆盖玻璃106和触点108a、108b。然后，方法如下进行：
首先，如图1B所示，籽晶层110沉积，限制或不限制使用掩模或光刻胶(即，如果使用则仅在重要区域或出于重点保护目的或一些其他原因而期望这样做的区域使用)。
接下来，如图1C所示，能够被图形刻蚀的感光材料112(即光刻胶)被放到晶片102的上部，从而放在籽晶层110的部分上。该感光材料112被选择为不可能自由流入通孔104a、104b的材料。因此，该材料既可以是极粘体(extremely viscous)也可以是固体或近固体。在整个使用过程中，为了简单，术语“固体”可替换地意味着任意或所有极粘体、近固体或固体材料。无论使用哪种材料，都应当认识到在某些实施过程中它们沿通孔侧壁的一部分的少许向下蠕滑是可接受的。但是，如果发生这种蠕滑，应当将其保持得较小，并且通孔的开口应当没有被充分阻塞或封闭。另外，由于感光材料层的厚度会增加高度，影响深宽比，所以期望将该层保持得较薄。一般地，期望大约40μm或更小的光刻胶厚度，典型地，越薄越好。合适的“固体”材料来自于
Figure G200880004533XD00031
干膜光刻胶线，商业上可从E.I.du Pont deNemours & Co.得到。具体地，可以使用厚度大约分别为38μm、33μm和30μm的光刻胶的
Figure G200880004533XD00032
PlateMaster，EtchMaster和TentMaster线。通过使用如Riston的光刻胶产品，有利地是光刻胶可以作为片被放置在晶片的表面上并且具有一定的硬度。该硬度是指如果期望的话，材料112可以以其能够覆盖通孔的开口的至少一部分的方式被图形化(patterned)，是光刻胶本身的优点，参见下文。有利地，这防止、减少或最小化了因在镀敷过程中自然形成在晶片表面的过覆盖层而引起通孔的边缘可能具有尖钉状镀敷的情况。
如图1C所示，如果期望的话，光刻胶的性质使得可以让其伸出或完全覆盖通孔的一部分。例如，如在图1C的左侧通孔104a上所示，光刻胶伸出通孔左侧一部分并且充分远离右侧，而对于在图1C的右侧上的通孔104b，光刻胶伸出通孔104b的整个外周。
注意到在两种情况下，光刻胶都被放置在预先沉积的籽晶层110的上部。
接下来，如图1D所示，使用传统的电镀敷或无电镀敷来镀敷晶片102，以用金属114累积并完美地填充通孔104a、104b，直到达到在籽晶层之上的量至少约为籽晶层厚度的位置处和高达且包括光刻胶112的外表面116的水平面之间的任意水平面。该典型范围的原因将在图1E和图1F中显而易见。注意到金属的上层不是必须被镀敷成等高，自底向上填充的通孔的中心可以稍微低些，但仍然被电连接到晶片上表面的籽晶材料。
接下来，如图1E所示，去除光刻胶112。现在立即由图1E可见，左侧通孔104a的金属114已被镀敷成由光刻胶112所限定的布线轨迹，并且右侧通孔104b的金属114已被镀敷成能够全部或部分起触点或柱的作用的升高区域118。
当然，目前应了解光刻胶可以被图形化成还允许在晶片的某部分上形成过覆盖层以从通孔到另一位置自动地产生布线层，并且在一些情况下，沿着由过覆盖层形成的轨迹自动地产生布线层，形成轨迹的该过覆盖层可以用于从晶片上的一个位置到另一个位置，例如从通孔到另一个位置(如图1E所示)或者在一些特定方向上传送信号以便形成期望形状的金属114轨迹。
最后，采用籽晶去除处理来去除通过去除光刻胶而暴露的籽晶层，而不用按常规保护由过覆盖层形成的轨迹，该处理的结果如图1F所示。现在应了解，因为在典型情况下过覆盖层至少约为籽晶层的两倍厚并且通常是几倍厚或更多，所以无保护的去除将不会显著地或不利地影响累积区域。换句话说，籽晶和过覆盖层两者都累积的区域在高度上将减少籽晶层的厚度，同时在期望的位置处留下足够的金属“过覆盖层”。
图2A至图2C以简化形式图示如何进一步使用现有技术形成诸如在上文参考并结合的申请中说明的不同类型的触点结构。
最初，晶片经过所有它将接受的处理直到到达籽晶沉积成为下一步骤的点。图2A以简化的剖视图形式图示晶片200的两部分202a、202b，在202a、202b中籽晶层204已沉积在穿过触点206而形成的通孔中。如上文所注意到的，出于说明目的，通孔的深宽比已明显失真，但在本实例中应当假设具有大约25μm的宽度和大约4∶1的深宽比。另外，诸如上述的光刻胶208已被施加到晶片200。如在左侧部分202a中可见，光刻胶208的开口宽于通孔开口的宽度。相反地，在右侧部分202b中，光刻胶208的开口窄于通孔开口的宽度。结果，可以实现两种不同的效果。
图2B图示通孔已用金属210镀敷通孔后的两部分202a、202b。如图可见，由于光刻胶208中两个开口之间的不同，左侧部分202a中的金属210已被形成升高的中凹构造，而右侧部分202b上的金属210已被形成窄“立柱”形。
图2C图示籽晶204和金属210已减少了籽晶204的厚度后的两部分202a、202b。有利地，应了解左侧上的部分202a现在已具有“井”结构的支座或基座，而部分202b已具有“柱”结构的支座或基座。因此，应了解，通过选择正确的金属，本文说明的方法的一些实施非常适合在形成使用柱和穿透、井形附着或两种技术的触点时使用。
当使用形成用于柱和穿透处理的柱部分的方法时，通过使光刻胶208中的开口小于通孔开口，我们能够保证后续步骤可以发生而不必去除大量的过覆盖层，执行该后续步骤以将通孔连接到表面上的金属轨迹。
注意到，虽然期望如此，但通常很难使光刻胶208的开口与通孔开口精确地匹配。结果，如果不期望使用较宽开口的效果，则期望典型过程(typical course)会使光刻胶208的开口小于通孔的开口。
此处应理解，通过在籽晶沉积后在晶片上使用不会流入通孔中(或即使流也不会流入通孔相当深)的诸如Riston或一些其他图形化材料的光刻胶，在一些实施中可以获得三个明显且不同的优点中的至少一个：
1.重布线层可以在填充通孔的同时被镀敷在模具的表面上，保留掩模步骤；
2.如果光刻胶的开口小于通孔开口，则可以防止过覆盖层完全沉积；和
3.通过适当选择光刻胶的开口，可以自动地产生适合在柱和穿透处理中使用的结构。
在另一个变形中，可以使用预图形化以便在绝缘体沉积过程中通常被覆盖的区域中刻蚀焊盘、器件或器件触点。该图形化和刻蚀既可以发生在籽晶沉积发生前(在这种情况下籽晶将覆盖开口)也可以在籽晶沉积发生后(在这种情况下籽晶将不会覆盖开口)。在第二种情况下，随后的镀敷将允许过覆盖层横向生长并且连接籽晶仍然保持暴露的地方。
之后，可以使用另一图形化以通过直接使用过覆盖层优先将通孔连接到例如焊盘。在这种方式中，通过图形化过覆盖层的位置可以自动地形成二维图形触点。
图3A至图3R以简化的剖视图和俯视图图示为了形成非传统的触点排列或几何图形的本方法的更复杂的变形例和其效果。此处，出于显示目的比例也已失真。
图3A是在接触焊盘304的区域中的晶片302的部分300的侧视图。穿过覆盖玻璃310中的开口308可到达接触焊盘304的部分306，开口308在这种情况下是方形。图3B是图3A的部300的俯视图。
图3C是通孔312穿过接触焊盘304已被形成在晶片302中后图3A的部分300的侧视图，通孔312在这种情况下是圆形。图3D是图3C的部分的俯视图。
图3E是使用传统的绝缘体施加处理使绝缘体层314已被沉积在部分300上之后图3C的部分的侧视图。图3F是图3E的部分的俯视图。
图3G是“固体”光刻胶316已被施加到部分300上之后图3E的部分的侧视图。如图所示，光刻胶316完全覆盖通孔312并且具有两个小正方形开口318a、318b。图3H是图3G的部分的俯视图。
图3I是已执行图形刻蚀以暴露和提供经由开口318a、318b到接触焊盘304的通路并且已去除光刻胶的图3G的部分的侧视图。图3J是图3I的部分的俯视图。
图3K是籽晶层302沉积后的图3I的部分的侧视图。图3L是图3K的部分的俯视图。
图3M是已施加新的光刻胶322后的图3K的部分的侧视图。根据具体的实施和期望的结果，该第二光刻胶322可以是“固体”光刻胶或者可以是传统的易流动的光刻胶。如图所示，光刻胶是被构造以产生锁眼形形状(虽然事实上可以如所期望的使用任意形状)的固体光刻胶。图3N是图3M的部分的俯视图。
图3O是紧随金属324在镀敷过程中已经填充通孔并在光刻胶322内累积之后图3M的部分的侧视图。图3P和图3Q分别是去除光刻胶322后镀敷结果的侧视图和俯视图。
图3R是已在图3P的部分上执行传统的籽晶刻蚀后图3P的部分的侧视图。如同在先实例，执行籽晶刻蚀而不用保护最近形成的触点的金属324(即，它们被同时刻蚀)。而这导致触点的高度减少，这样的减少的仅由是小于触点高度数倍的籽晶层的厚度引起，从而不会引起不利的效果。[0010]图4A至图4M以简化的剖视图和俯视图图示本方法的另一个变形和其效果。此处，出于显示目的比例也已失真。在本实例中，触点将产生有形成在一端上的用于“柱”的支座和形成在另一端上的基座，该支座在柱和穿透的连接中可使用，该基座用于电容直通芯片的连接。
图4A是在接触焊盘404的区域中的晶片402的部分400的侧视图。穿过覆盖玻璃410中的开口408可到达接触焊盘404的部分406。
图4C是通孔412穿过接触焊盘404已被形成在晶片402中之后图4A的部分400的侧视图。图4D是图4C的部分的俯视图。
图4E是使用传统的绝缘体施加处理使绝缘体层414已沉积在部分400上以使部分400与接触焊盘404隔离之后图4C的部分的侧视图。图4F是图4E的部分的俯视图。
图4G是籽晶层418沉积后图4E的部分的侧视图。图4H是图4G的部分的俯视图。
图4I是“固体”光刻胶420已被施加到部400之后图4G的部分的侧视图。如图所示，光刻胶420具有直径小于通孔412的直径、从而伸出通孔开口的外周的圆形开口。图4J是图4I的部分的俯视图。
图4K是已发生镀敷使得通孔412和光刻胶420的开口被金属422填充之后图4I的部分的侧视图。
图4L是去除光刻胶420之后图4K的部分的侧视图。注意到镀敷金属422的“过覆盖层”已在籽晶层418以上形成支座或柱。
图4M是通过诸如化学机械处理的传统籽晶刻蚀处理去除籽晶层418之后图4L的部分的侧视图。此处，已执行籽晶刻蚀而不用保护被镀敷的金属(即，在通过去除光刻胶420而暴露的籽晶层418和镀敷金属422两者上都执行籽晶刻蚀)，直到被暴露的籽晶层418被去除，从而使镀敷金属422的高度减少大约籽晶层418的厚度。
因此，由上可见，现在应了解本文所说明的技术是多用途的，并且不同的实现中，通过允许消除与使用掩膜将籽晶层仅施加到期望的区域的处理相关的处理步骤，或者通过减少处理不需要的过覆盖层所需步骤的数量，或者通过两者来减少成本。
虽然未特别说明，但应理解本方法意欲使用可以在现有技术中使用的任意籽晶层和金属的结合，每一种特定选择是预期用途的功能，而不是发明，其并本质上不依赖于特定金属。当然，应认识到用于籽晶层和镀敷的金属的具体选择可以影响所使用的“固体”光刻胶的类型和种类。
因此应理解本说明书(包括附图)仅是一些示意性实例的代表。为方便读者，上述说明集中在所有可能的实施例的代表性实例上，该代表性实例讲解了本发明的原理。本说明书没有试图详尽地列举所有可能的变形例。针对本发明的特有部分没有提出替换实施例，或针对某部分可以获得其他未说明的替换实施例都不被认为是否认那些替换实施例。一个普通的技术人员应了解多个未说明的实施例结合了本发明的一些原理和其他等同原理。

Claims (13)

1.一种用于在晶片上形成连接的方法，其特征在于，包括：
图形化位于所述晶片的籽晶层上的抗蚀剂以暴露所述籽晶层的一部分，其中通孔形成在所述晶片中，所述籽晶层覆盖所述通孔的侧壁和底部，被图形化的抗蚀剂伸出所述通孔的至少部分；
用金属层镀敷所述籽晶层的被暴露部分，其中所述金属层在所述籽晶层的上表面之上延伸；
去除所述抗蚀剂；并且
去除所述籽晶层的、通过去除所述抗蚀剂而暴露的部分。
2.如权利要求1所述的方法，其特征在于，镀敷所述籽晶层的所述被暴露的部分包括在所述籽晶层的所述被暴露的部分上执行无电镀敷处理。
3.如权利要求1所述的方法，其特征在于，镀敷所述籽晶层的所述被暴露的部分包括在所述籽晶层的所述被暴露的部分上执行电镀敷处理。
4.如权利要求1所述的方法，其特征在于，去除所述籽晶层的、通过去除所述抗蚀剂而暴露的部分包括同时去除部分所述金属层，使得所述金属层的厚度被减少的量至少等于所述籽晶层的厚度。
5.如权利要求1所述的方法，其特征在于，所述抗蚀剂被图形化为限定至少一个开口，所述开口被构造为沿所述晶片的表面限定集成电路通道的至少部分。
6.如权利要求1所述的方法，其特征在于，所述抗蚀剂被图形化为限定至少一个开口，所述开口被构造为限定柱状支座。
7.如权利要求1所述的方法，其特征在于，所述籽晶层被沉积在所述通孔中，并且所述抗蚀剂中的开口位于至少部分覆盖所述通孔的位置处。
8.如权利要求7所述的方法，其特征在于，所述被图形化的抗蚀剂是固体抗蚀剂，所述固体抗蚀剂被构造为覆盖所述通孔的所述开口的至少部分。
9.如权利要求7所述的方法，其特征在于，部分所述金属层在所述通孔的所述开口以外延伸，并且被构造为设置布线轨迹。
10.如权利要求1所述的方法，其特征在于，去除所述抗蚀剂包括暴露所述金属层的侧部分。
11.如权利要求1所述的方法，其特征在于，其中去除所述籽晶层的、通过去除所述抗蚀剂而暴露的部分包括同时刻蚀所述金属层，直到所述金属层的高度已被减少了至少所述籽晶层的厚度。
12.如权利要求1所述的方法，其特征在于，进一步包括在所述晶片上沉积所述籽晶层之前，在所述晶片上沉积绝缘体。
13.如权利要求1所述的方法，其特征在于，所述抗蚀剂是固体抗蚀剂。
CN200880004533XA 2007-02-15 2008-02-14 柱籽晶沉积处理 Active CN101632166B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/675,268 US7598163B2 (en) 2007-02-15 2007-02-15 Post-seed deposition process
US11/675,268 2007-02-15
PCT/US2008/053982 WO2008101093A1 (en) 2007-02-15 2008-02-14 Post-seed deposition process

Publications (2)

Publication Number Publication Date
CN101632166A CN101632166A (zh) 2010-01-20
CN101632166B true CN101632166B (zh) 2012-11-28

Family

ID=39512688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880004533XA Active CN101632166B (zh) 2007-02-15 2008-02-14 柱籽晶沉积处理

Country Status (6)

Country Link
US (1) US7598163B2 (zh)
EP (1) EP2111635A1 (zh)
JP (1) JP5476127B2 (zh)
KR (1) KR101118798B1 (zh)
CN (1) CN101632166B (zh)
WO (1) WO2008101093A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5302522B2 (ja) 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
WO2009023462A1 (en) * 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
US8264065B2 (en) * 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
KR101441632B1 (ko) * 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US11758666B2 (en) * 2020-09-14 2023-09-12 Innolux Corporation Manufacturing method of metal structure
US20230096301A1 (en) * 2021-09-29 2023-03-30 Catlam, Llc. Circuit Board Traces in Channels using Electroless and Electroplated Depositions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630051A (zh) * 2003-12-16 2005-06-22 精工爱普生株式会社 半导体装置的制造方法、半导体装置、电路基板、电子设备
US20050167812A1 (en) * 2003-01-15 2005-08-04 Fujitsu Limited Semiconductor device, three-dimensional semiconductor device, and method of manufacturing semiconductor device
CN1720354A (zh) * 2002-12-05 2006-01-11 英特尔公司 通过贵金属共镀形成铜互连结构的方法以及由此形成的结构

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JP3313432B2 (ja) * 1991-12-27 2002-08-12 株式会社東芝 半導体装置及びその製造方法
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5587119A (en) * 1994-09-14 1996-12-24 E-Systems, Inc. Method for manufacturing a coaxial interconnect
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6946716B2 (en) * 1995-12-29 2005-09-20 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips
US6310484B1 (en) * 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US5962922A (en) * 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6122187A (en) * 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
US6316737B1 (en) * 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6740576B1 (en) * 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
EP1405336A2 (en) * 2000-12-04 2004-04-07 Ebara Corporation Substrate processing method
US6512300B2 (en) * 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US7135777B2 (en) * 2002-05-03 2006-11-14 Georgia Tech Research Corporation Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof
US6939789B2 (en) * 2002-05-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP2004103911A (ja) * 2002-09-11 2004-04-02 Shinko Electric Ind Co Ltd 配線形成方法
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4114660B2 (ja) * 2003-12-16 2008-07-09 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US7157310B2 (en) * 2004-09-01 2007-01-02 Micron Technology, Inc. Methods for packaging microfeature devices and microfeature devices formed by such methods
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7348671B2 (en) * 2005-01-26 2008-03-25 Micron Technology, Inc. Vias having varying diameters and fills for use with a semiconductor device and methods of forming semiconductor device structures including same
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720354A (zh) * 2002-12-05 2006-01-11 英特尔公司 通过贵金属共镀形成铜互连结构的方法以及由此形成的结构
US20050167812A1 (en) * 2003-01-15 2005-08-04 Fujitsu Limited Semiconductor device, three-dimensional semiconductor device, and method of manufacturing semiconductor device
CN1630051A (zh) * 2003-12-16 2005-06-22 精工爱普生株式会社 半导体装置的制造方法、半导体装置、电路基板、电子设备

Also Published As

Publication number Publication date
WO2008101093A1 (en) 2008-08-21
US20080200022A1 (en) 2008-08-21
KR20090115203A (ko) 2009-11-04
JP2010519738A (ja) 2010-06-03
KR101118798B1 (ko) 2012-03-21
JP5476127B2 (ja) 2014-04-23
CN101632166A (zh) 2010-01-20
EP2111635A1 (en) 2009-10-28
US7598163B2 (en) 2009-10-06
WO2008101093B1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
CN101632166B (zh) 柱籽晶沉积处理
US10431718B2 (en) Substrate with topological features for steering fluidic assembly LED disks
US8673774B2 (en) Method for forming a via in a substrate
CN1581475B (zh) 互连结构的制造方法
CN102246299A (zh) 用于制作通路互连的方法
US20130228931A1 (en) Semiconductor apparatus manufacturing method and semiconductor apparatus
CN101359646B (zh) 半导体晶圆及半导体装置的制造方法
US11515205B2 (en) Conductive structures for contacting a top electrode of an embedded memory device and methods of making such contact structures on an IC product
CN104035056A (zh) 磁传感器及其制造方法
CN103050477A (zh) 电子器件及其制造方法
US7510960B2 (en) Bridge for semiconductor internal node
US20220189834A1 (en) Method for testing semiconductor elements
CN105789172A (zh) 晶片封装体及其制造方法
US20210175084A1 (en) Simultaneous Plating of Varying Size Features on Semiconductor Substrate
US9269610B2 (en) Pattern between pattern for low profile substrate
CN106098711A (zh) 晶片封装体及其制造方法
US20080157384A1 (en) Alignment Key of Semiconductor Device and Method of Manufacturing the Same
CN105742254A (zh) 晶片封装体及其制造方法
US6169664B1 (en) Selective performance enhancements for interconnect conducting paths
CN108122820B (zh) 互连结构及其制造方法
US10049991B2 (en) Method for forming at least one electrical discontinuity in an interconnection part of an integrated circuit, and corresponding integrated circuit
US7863181B2 (en) Method for manufacturing a device having a high aspect ratio via
US9812416B2 (en) Semiconductor arrangement and formation thereof
US8161635B1 (en) Methods for forming a single cap via in pad of substrate
US8889506B1 (en) Structure and method for interconnect spatial frequency doubling using selective ridges

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant