CN1720354A

CN1720354A - 通过贵金属共镀形成铜互连结构的方法以及由此形成的结构

Info

Publication number: CN1720354A
Application number: CN200380105242.7A
Authority: CN
Inventors: 瓦莱利·迪宾
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2002-12-05
Filing date: 2003-11-06
Publication date: 2006-01-11
Also published as: AU2003287704A1; TWI255873B; US20040108217A1; EP1567695A1; TW200422440A; WO2004053202A1; US20050230263A1

Abstract

一种形成铜互连的方法，包括在设置在衬底上的介电层中形成开口，在该开口上形成阻挡层，在该金属层上形成籽晶层，以及通过电镀和/或无电镀沉积在该籽晶层上形成铜－贵金属合金层。该铜－贵金属合金层改善了铜互连的电特性和可靠性。

Description

通过贵金属共镀形成铜互连结构的方法以及由此形成的结构

技术领域

本发明涉及微电子器件加工领域，尤其涉及利用电镀和/或无电镀(electroless)技术形成铜互连结构的方法以及由此形成的结构。

背景技术

正如在本领域中所公知的，晶体管是所有集成电路的积木。现代集成电路确实互连了数百万密集配置的晶体管，所述晶体管执行各种各样广泛的功能。为了在电路元件的密度上获得如此显著的提高，已经要求微电子生产商按比例缩小电路元件的物理尺寸，以及利用将电路元件连接成为功能电路的多级互连结构。

一种这样的互连工艺已知为镶嵌(damascene)工艺(图5)，其中，在衬底200之上沉积介电层202和202′。在介电层202、202′中蚀刻通路(via)204、204′和槽(trench)206、206′。然后，金属层208、208′(例如铜或铝)形成在通路204、204′和槽206、206′之上。此工艺可以被重复，以获得通过槽和通路的金属化多层互连。

在镶嵌结构中利用铜金属具有很多优点，例如相对于以前使用的金属(如铝)具有较低的电阻。一种用于在镶嵌结构中沉积铜的技术是通过无电镀沉积，无电镀沉积因其较低的成本和高质量的沉积而具有吸引力。在无电镀中，金属沉积是通过在含有还原剂的水性溶液中的化学还原反应发生，其中，不需要提供外部电源。但是，为了无电镀地沉积金属，无电镀沉积需要活化非传导表面(例如通过提供籽晶层)。

但是，存在与在镶嵌结构中使用铜作为互连金属相关联的问题。一个这样的问题是，铜容易扩散或者漂移(drift)到介电层202、202′中(再参照图5)，从而在邻近的电路元件间形成短路。因此，必须用扩散阻挡层(例如钽、氮化钽、氮化钛(TiN)或钨化钛(TiW))包封铜互连结构。不幸的是，扩散阻挡层的加入会提高铜互连结构的有效介电常数，结果，这导致阻—容(RC)迟滞的增加，使得器件的电性能下降。

另一个与铜金属化相关联的问题是铜很容易被氧化，尤其在随后的处理步骤中。被氧化了的铜使铜互连的电子和机械性能下降。因此，一般采用密封的包封层来为铜层提供抗腐蚀性，这样的包封材料可以包括碳化硅(SiC)和氮化硅(SiN)。该包封层也可以作为蚀刻终止处，这防止在随后的处理步骤中铜层的过分蚀刻。但是，该包封层也可能增加铜互连结构的有效介电常数。

还有，铜金属化遭遇到的另一个问题是铜原子以高电流密度(current density)电迁移，结果，这导致在金属互连结构中的空隙(void)。一种减少电迁移数量的方法是使金属铜与铝、锡、铟或者硅形成合金；但是，这可能显著地提高铜的电阻。

因此，存在对改善的铜互连制造工艺以及结构的需要，所述制造工艺和结构提高铜的抗腐蚀性和/或抗氧化性，提高抗电迁移性，和/或降低铜互连结构的有效介电常数。

附图说明

尽管说明书结论部分的权利要求书特别指出和清楚主张了那些被认为是本发明的内容，当结合附图一起阅读时，本发明的优点可以比较容易地从以下对本发明的描述中发现，其中：

图1a-1f显示了当实施本发明的方法的实施方案时，可以形成的多个结构的剖视图。

图2显示了当实施本发明的方法的实施方案时，可以形成的结构的剖视图。

图3显示了当实施本发明的方法的又一个实施方案时，可以形成的结构的剖视图。

图4是根据本发明的实施方案的工艺流程图。

图5是本领域中已知的镶嵌互连结构的剖视图。

具体实施方案

在以下详细的描述中，将参照通过图示方式显示可以在其中实施本发明的实施方案的附图。这些实施方案以足够详细的方式被描述，以使本领域的技术人员能够实施本发明。应当可以理解，本发明的各种实施方案尽管不同，但并不必互相排斥。例如，连同一个实施方案一起描述的特定的特征、结构或者特性，在没有背离本发明的精神和范围的情况下，可以在其他实施方案中实现。另外，应当可以理解，在每个所公开的实施方案中，在没有背离本发明的精神和范围的情况下，可以修改单个元件的位置和排列。因此，以下的详细描述不应作为限制性的；本发明的范围应仅以所附的权利要求书来定义，并与权利要求书所享有的全部等同物范畴一起来恰当地解释。在图形中，同样的数字在所有几个视图中表示同样或相似的功能性。

描述一种制作铜互连结构的方法。该方法包括，在置于衬底上的介电层中形成开口，在该开口之上形成阻挡层，在该金属层之上形成籽晶层，以及通过电镀和/或无电镀沉积在该籽晶层上形成铜-贵金属合金层，其中，该铜-贵金属合金层改善了铜互连结构的电特性和可靠性。然后，蚀刻终止(stop)层或者包覆(cladding)层可以形成在该铜合金层上。

在本发明的方法的实施方案中，如图1a-1f所示，介电层104形成在衬底102上(图1a)。衬底102可以包括材料如硅、绝缘硅、锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或者锑化镓。虽然，在此描述了可以形成衬底的材料的几个实施例，但是，任何可以当作基底，且微电子器件可以被创建在其上的材料都落入本发明的精神和范围之内。

介电层104形成在衬底102上。本领域技术人员将领会到，介电层104也可以由各种不同材料、厚度或者多层材料形成。通过图示和非限制的方式，介电层104可以包括二氧化硅(优选)，有机材料或无机材料。虽然，在此描述了可以被用来形成介电层104的材料的几个实施例，但是，该层可以由用来隔离和绝缘不同金属层的其他材料制作。

介电层104可以使用传统的沉积方法形成在衬底102上，例如化学气相沉积(“CVD”)、低压化学气相沉积(“LPCVD”)、物理气相沉积(“PVD”)、原子层沉积(“ALD”)。优选使用CVD工艺。在这样的工艺中，金属氧化物前体(例如金属氯化物)和水蒸气可以以选定的流速送入到CVD反应器内，然后该反应器在选定的温度和压力下操作以在衬底102和介电层104之间产生原子级光滑界面。CVD反应器应该以足够长的时间操作以形成具有所期望厚度的介电层104。在大多数应用中，介电层104大约一微米厚，更优选地，在大约6,000埃和大约8,000埃之间。

根据本领域技术人员已知的传统镶嵌技术，介电层104可以有至少一个形成在其中的开口105(图1b)，该开口包括至少一个通路(via)106，以及至少一个槽107，其可以被用来连接到微电子器件中的其他金属层(未显示)。由于这样的步骤对本领域技术人员是熟知的，在此将不再更详细地描述。

在开口105形成以后，阻挡层108被沉积在开口105上(图1c)。本领域技术人员将领会到，阻挡层108可以由各种不同的材料、厚度或者多层材料形成。通过图示并且非限制的方式，阻挡层108可以使用传统技术来沉积，例如PVD，ALD，传统的CVD，低压CVD或者本领域技术人员已知的其他此类方法。在目前优选的实施方案中，该阻挡层可以包括以下材料中的任何一种：钽、钨、钛、钌、钼以及它们与氮、硅和碳的合金。虽然在此描述了几种可以被用来形成阻挡层108的材料的实施例，但是该层可以由用作防止金属扩散越过阻挡层108的其他材料来制成。阻挡层108可以在大约10埃至大约500埃的范围内。优选为较薄的阻挡层108(在大约10埃和50埃之间)，因为薄的阻挡层对铜互连结构的总电阻的贡献较小。

然后，籽晶层110可以可选择地形成在阻挡层108上(图1d)，并且可以只包括铜，或者包括铜与锡、铟、镉、铝、镁的合金，或者铜与贵金属(例如银、钯、铂、铑、钌、金、铱和锇)的合金，或者该籽晶层110可以只包括贵金属。本领域技术人员将领会到，籽晶层110可以由各种不同的材料、厚度或者多层材料形成。在目前优选的实施方案中，籽晶层110的厚度在大约10埃和2,000埃之间，并且包括铜-贵金属合金。在籽晶层110中的贵金属的原子百分比优选在大约10％或者更低，并且最优选为在大约0.1％和4％的原子百分比之间。籽晶层110可以使用传统沉积方法(例如传统CVD、低压CVD、PVD、ALD或者本领域技术人员已知的其他此类方法)形成在阻挡层108上。虽然在此描述了几个可以被用来形成籽晶层110的材料的实施例，但是籽晶层110可以由其他材料制成，所述其他材料用来活化该扩散阻挡层表面以使其为铜的无电镀沉积或者电镀做好准备。

在优选实施方案中，铜沉积工艺可以使用本领域熟知的传统铜电镀工艺进行，其中，通过使用直流电镀工艺将铜填入单镶嵌或者双镶嵌结构(见图4)。首先，为铜118的电镀提供表面(阻挡层108或者籽晶层110)。接着，将该表面暴露给电镀液119。然后，铜合金层112形成在表面120上。另外，如果该表面为籽晶层110，籽晶层110可以被电镀工艺所使用(consumed)，以至于籽晶层110可以变成与铜合金层112是连续的，如图1f所示，这在本领域是公知的。另外，应理解到，铜的电镀可以直接形成在阻挡层上，因为籽晶层是可选择的，因此在本发明的实施方案中可以不出现该籽晶层(见图1f)。

在目前优选的实施方案中，电镀液可以包括铜离子、硫酸、氯离子、添加剂(例如抑制剂，如聚乙二醇，以及抗抑制剂，如二硫化物)、贵金属离子、贵金属以及配位剂(例如硫代硫酸盐和过氧化硫酸氢盐)。虽然在此描述了几个可以包括电镀液的材料的实施例，但是该溶液可以包括用来将铜沉积在贵金属合金的表面上(例如阻挡层108或者籽晶层110)的其他材料(图1e和1f)。

可替换地，铜的沉积可以使用无电镀沉积工艺进行，该沉积工艺包括通过金属盐和化学还原剂的相互作用的膜的任何自催化(如不需要外部电源供应)沉积。首先，如本领域所知，为了产生活化的表面(即容易进行无电镀沉积工艺的表面)，准备或者处理该表面(如阻挡层108)是必需的。为无电镀沉积提供表面活化的方法可以包括接触置换(contactdisplacement)，其中用包含铜的接触置换液浸泡或者喷洒该表面，或者包括利用籽晶层，例如籽晶层110。在无电镀沉积期间，籽晶层110(见图1c)可以用作为活化表面，无电镀沉积形成在其上面。籽晶层110作用为一个区域，该区域控制来自无电镀沉积工艺中的已沉积金属的布局(placement)，因为来自无电镀沉积液的金属仅沉积在籽晶层110上。结果，无电镀沉积方法固有的选择性带来了较高质量的金属化膜，因为其改善了无电镀沉积的金属层的均匀性和连续性。

接着，在已经为无电镀沉积提供活化表面(在本发明本实施方案中的籽晶层110)后，通过包括将该活化层浸入无电镀沉积液或者喷洒无电镀沉积液在该活化表面上的方法，将该活化层暴露给无电镀沉积液。最后，金属(例如本发明中的铜合金层112)被无电镀沉积在该活化表面上。

铜合金层112可以包括以下合金：铜银、铜钯、铜铂、铜铑、铜钌、铜金、铜铱以及铜锇。合金中贵金属的百分比大约为4％原子量，最优选在大约0.1％和4％原子量之间。将贵金属结合到铜合金层112中提高了铜的抗腐蚀性，因为贵金属的不活跃性，铜合金层112比纯铜较少倾向于氧化。铜合金层112还比纯铜具有较好的抗电迁移性，因为贵金属的低溶解性促进了贵金属对铜合金层112的晶粒边界的填充，并且促进了对铜层112与阻挡层108和蚀刻终止层114(该层可以在后面的步骤中沉积，见图2)造成的界面的填充。这防止了电迁移主要故障路径(短路等)的产生，否则故障路径可能发生在沿微粒边界和界面一带。另外，贵金属的抗氧化性防止了故障路径通过有裂缝或者有气孔的氧化铜，该氧化铜可以形成在铜合金层112的上表面，以及可能形成在阻挡层108与介电层104的界面处。至此，形成铜互连结构113的方法已经被公开(图1e和1f)。

根据本发明的方法，可以领会到，多层金属化可以沉积在铜互连结构113的顶部(如图2和图3所示)。在铜合金层112、112′如先前所述形成以后，蚀刻终止层114、114′可以形成在铜合金层112、112′之上(图2)。蚀刻终止层114、114′可以包括碳化硅、氮化硅、氮化碳硅以及其他在本领域中已知的此类材料。本领域技术人员将领会到，蚀刻终止层114、114′可以由各种不同的材料、厚度或者多层材料形成。虽然，在此描述了可以被用于形成蚀刻终止层114、114′的材料的几个实施例，但是该层可以由其他材料制成，所述其他材料在随后的工艺步骤，例如在随后的平板印刷、蚀刻以及清洁工艺步骤中，用来阻止蚀刻铜合金层112。因为此类的工艺步骤为本领域所熟知，将不在此详细描述。通过图示并且非限制的方式，可以使用传统技术，例如PVD、ALD、传统CVD、低压CVD或者其他本领域技术人员已知的此类方法沉积蚀刻终止层114、114′。蚀刻终止层114、114′能够在大约100埃至大约1000埃的范围内。优选为较薄的蚀刻终止层114、114′，因为较薄的层对铜互连结构总的介电常数的贡献较小。

在另一个实施方案中，包覆层116、116′可以被无电镀沉积在铜合金层112、112′上而不是在蚀刻终止层114、114′上(图3)。包覆层116、116′可以包括贵金属或者它们与耐熔(refractory)金属(例如银钨、钯钨)的合金。另外，包覆层116、116′可以包括无电镀沉积的钴镍与耐熔金属以及/或者它们的类金属(metalloid)(如硼或磷)的合金。该包覆层的使用允许完全取消蚀刻终止层，因为由于铜合金层112、112′以及包覆层116、116′的高抗腐蚀性，不再需要蚀刻阻止功能。蚀刻终止层的取消降低了铜合金层的有效介电常数，改善了晶体管器件的电性能和速度。

如上所述，无电镀沉积贵金属-铜合金金属化结构的使用提高了铜的抗腐蚀性和抗氧化性，提高了抗电迁移性，并且降低了铜互连结构的有效介电常数。因此，大大地增强了微电子器件的可靠性和速度。应当可以理解，本发明包括了单镶嵌和双镶嵌两种结构，以及多层金属化结构。

虽然前面的描述已具体化可以被用于在本发明的方法中的某些步骤和材料，但是本领域的技术人员将领会到，可以进行许多修改和替换。因此，所有此类的修改、变化、替换以及附加物被视为落入由所附的权利要求书定义的本发明的精神和范围内。另外，在衬底顶部(例如硅片)制作多金属层结构以生产硅器件为本领域所熟知。因此，可以领会到，在此提供的图形仅仅图示了与本发明的实施有关的部分示范性微电子器件。因而，本发明不限于在此所述的结构。

Claims

1.一种镀铜的方法，包括：

通过电镀在表面镀上铜合金层，其中所述合金层基本上包括铜和贵金属。

2.如权利要求1的方法，其中所述铜合金层通过电镀形成。

3.如权利要求1的方法，其中所述铜合金层通过无电镀沉积形成。

4.如权利要求1的方法，其中所述表面包括籽晶层或阻挡层。

5.如权利要求2的方法，其中所述籽晶层包括少于约10％原子量的所述贵金属。

6.如权利要求1的方法，其中所述贵金属占少于约4％原子量的所述铜合金层。

7.如权利要求1的方法，其中所述贵金属基本上包括选自由银、钯、铂、铑、钌、金、铱、锇或其组合组成的组的物质。

8.一种形成铜互连的方法，包括：

在置于衬底上的介电层里形成开口；

在所述开口上形成阻挡层；

在所述阻挡层上形成籽晶层；以及

在所述籽晶层上形成铜合金层，其中所述铜合金包括铜和贵金属。

9.如权利要求8的方法，其中所述铜合金层通过电镀形成。

10.如权利要求8的方法，其中所述铜合金层通过无电镀沉积形成。

11.如权利要求8的方法，其中所述贵金属占少于约4％原子量的所述铜合金层。

12.如权利要求8的方法，其中所述籽晶层包括少于约10％原子量的所述贵金属。

13.如权利要求8的方法，其中所述贵金属基本上包括选自由银、钯、铂、铑、钌、金、铱、锇或其组合组成的组的物质。

14.如权利要求8的方法，其中所述籽晶层基本上包括选自由铜、锡、铝、镁、银、钯、铂、铑、钌、金、铱、锇或其组合组成的组的物质。

15.如权利要求8的方法，其中所述介电层中的所述开口为镶嵌结构。

16.如权利要求8的方法，其中所述阻挡层包括基本上选自由钽、钨、钛、钌、氮化钽、氮化钨、氮化钛、氮化钌、硅化钽、硅化钨、硅化钛、硅化钌、碳化钽、碳化钨、碳化钛、碳化钌或其组合组成的组的物质。

17.如权利要求8的方法，还包括形成蚀刻终止层。

18.如权利要求17的方法，其中所述蚀刻终止层基本上包括选自由碳化硅、氮化硅或其组合组成的组的物质。

19.如权利要求18的方法，其中所述蚀刻终止层通过化学气相沉积形成并且小于约1000埃厚。

20.如权利要求8的方法，还包括形成包覆层。

21.如权利要求20的方法，其中所述包覆层基本上包括选自由银、钯、铂、铑、钌、金、铱、锇、钨或其组合组成的组的物质。

22.如权利要求21的方法，其中所述包覆层通过无电镀沉积形成。

23.如权利要求22的方法，其中所述包覆层基本上包括选自由钴、镍、钨、钛、钽、钼、锆、铼、硼、磷或其组合组成的组的物质。

24、一种铜互连，包括：

具有开口的介电层；

在开口上的阻挡层；以及

在所述阻挡层上的铜合金层，其中所述铜合金层基本上包括铜和贵金属。

25、如权利要求24的方法，其中所述贵金属占少于大约4％原子量的所述铜合金层。

26、如权利要求25的铜互连，还包括在所述铜合金层上形成包覆层。

27、如权利要求26的铜互连，其中包覆层基本上包括选自由银、钯、铂、铑、钌、金、铱、锇、钨或其组合组成的组的物质。

28、如权利要求24的铜互连，还包括在所述铜合金层上形成蚀刻终止层。

29、如权利要求28的铜互连，其中所述蚀刻终止层基本上包括选自由碳化硅、氮化硅或其组合组成的组的物质。