CN101772830A - 使用直接铜镀制造电子器件的方法 - Google Patents

使用直接铜镀制造电子器件的方法 Download PDF

Info

Publication number
CN101772830A
CN101772830A CN200880101397A CN200880101397A CN101772830A CN 101772830 A CN101772830 A CN 101772830A CN 200880101397 A CN200880101397 A CN 200880101397A CN 200880101397 A CN200880101397 A CN 200880101397A CN 101772830 A CN101772830 A CN 101772830A
Authority
CN
China
Prior art keywords
crystal layer
conformal
copper
deposition
ruthenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880101397A
Other languages
English (en)
Inventor
衡石·亚历山大·尹
弗里茨·瑞德克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101772830A publication Critical patent/CN101772830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及半导体器件的金属化的方法和结构。本发明的一个方面是形成具有铜金属化的半导体器件的方法。在一个实施方式中，该方法包括提供具有对于铜的扩散阻挡层的图案化的晶片；在该扩散阻挡层上沉积无铜种晶层，其对空隙填充铜的直接的电化学沉积有效。该种晶层是由保形沉积工艺和由非保形沉积工艺形成的。该方法进一步包括在该种晶层上电镀铜空隙填充。本发明的另一个方面包括使用根据本发明的各实施方式的方法和结构制造的电子器件。

Description

使用直接铜镀制造电子器件的方法
交叉引用
本发明涉及申请序列号为11/641,364，申请日为2006年12月18日，文档号为XCR-001，名称为“METHODS AND SYSTEMSFOR BARRIER LAYER SURFACE PASSIVATION”，申请人为YezdiDORDI、John BOYD、Fritz REDEKER、William THIE、TiruchirapalliARUNAGIRI和Hyungsuk Alexander YOON的美国专利申请；申请序列号为11/382,906，申请日为2006年5月25日的美国专利申请；申请序列号为11/427,266，申请日为2006年6月28日的美国专利申请；申请序列号为11/461,415，申请日为2006年7月27日的美国专利申请；申请序列号为11/514,038，申请日为2006年8月30日的美国专利申请；申请序列号为10/357,664，申请日为2003年2月3日的美国专利申请；申请序列号为10/879,263，申请日为2004年6月28日的美国专利申请；以及申请序列号为10/607,611，申请日为2003年6月27日的美国专利申请；所有这些专利和/或专利申请都通过此参考全部并入此处。
背景技术
本发明涉及使用铜金属化(metallization)对半导体器件(比如集成电路、存储单元等)金属化的改进的方法和系统；更准确地说，本发明涉及硅集成电路的铜基(copper-based)金属化的方法和系统。
半导体器件制造的一个重要部分是器件的金属化，以将各器件元件电性连接起来。对于许多这样的器件，优选的金属化包括铜金属连线的使用。使用铜金属连线的金属化系统还必须使用阻挡(barrier)材料以将铜与电子器件的对铜敏感的区域隔离。铜金属化的一些常用的阻挡层是比如钽、比如氮化钽、以及比如钽和氮化钽的结合层这样的材料。
使用铜的金属化系统的常用的制造工艺牵涉到铜在阻挡层上的沉积。通常，铜的种晶层被沉积在该阻挡层上；该铜的种晶层之后是铜空隙填充(gapfill)层，该铜空隙填充层提供巨量铜(bulkcopper)以填充沟槽和通孔而进行金属化。沉积该铜空隙填充的一种优选的处理工艺是电化学镀，电化学镀通常使用铜的种晶层。
用于铜金属化的标准技术中产生的一个问题是，许多优选的阻挡材料(比如钽和氮化钽)，如果曝露在空气中一个较长的时间段的话，可能在该阻挡层的表面上形成氧化物(比如氧化钽和氮氧化钽)。已经知道，如果在该阻挡层上存在氧化物的话，铜在阻挡层上作为种晶层进行的无电沉积会被抑制。另外，铜不粘着于该阻挡层上的氧化物，而是粘着于纯净的阻挡金属或金属富集的阻挡层表面，比如钽和氮化钽上的钽富集表面。
标准技术产生的另一个问题是，新器件技术的要求包括使用更薄的铜层作为种晶层。这些种晶层通常是由物理气相沉积工艺沉积的，物理气相沉积工艺有很差的梯级覆盖率(step coverage)，并且对沟槽和通孔产生突出部(overhang)，这会使得通孔和沟槽的开口明显变窄。这些问题中的每一个都会导致电镀的空隙填充铜的质量的下降。由物理气相沉积的铜沉积产生的突出部可能导致电镀的铜的夹断(pinch off)，可能在该空隙填充铜中留下充满液体的空隙。用更薄的铜层作为种晶层的要求可能导致待涂覆(coated)的特征的侧壁上的非常薄的铜层。该铜层沿着侧壁甚至是不连续的，并且可能进一步导致空隙填充铜中空隙的形成。种晶层的新要求导致的质量很差的铜空隙填充可能对使用这种铜金属化系统的电子器件的可靠性产生明显的影响。
显然，有许多需要高性能、高可靠性电子器件的应用。使用铜金属化制造电子器件的标准技术中产生的问题表明，需要有一些方法和结构，能使得使用铜金属化的电子器件制造具有更好的性能和更好的可靠性。更准确地说，需要不要求标准技术的铜种晶层来沉积铜空隙填充铜金属化系统。还需要能够避免与阻挡材料上的氧化物的形成有关的问题的金属化工艺。
发明内容
本发明涉及制造半导体器件的方法和结构。本发明寻求克服使用铜金属化来制造半导体器件(比如集成电路、存储单元等)的标准技术的一种或多种缺陷。
本发明的一个方面是一种制造具有铜金属化的半导体器件的方法。在一个实施方式中，该方法包括提供具有对于铜的扩散阻挡层的图案化的晶片；在该扩散阻挡层上沉积无铜种晶层，其对空隙填充铜的直接电化学沉积有效。该种晶层部分是由保形沉积工艺而部分是由非保形沉积工艺形成的。该方法进一步包括在该种晶层上电镀铜空隙填充。本发明的另一个方面是用于制造使用铜金属化的半导体器件的种晶层结构。本发明的又一个方面包括使用下文揭示的方法制造的半导体器件。
应当理解，本发明不限于在下面的实施方式中以及在附图中所阐明的对构造的细节和对元件的布置的应用。本发明有其它的实施方式而且可以用多种方式实现和执行。另外，应当理解，本文的语句和用词是为了说明的目的，不应当被认为是限制性的。
因此，本领域的技术人员可以理解，本揭示所基于的构想可以很容易地用作其它结构、方法和系统的基础，以执行本发明的各个方面。因此，重要的是，权利要求应当被认为包括这些等同的构造，只要它们不背离本发明的精神和范围。
附图说明
图1是本发明的一个实施方式的工艺流程图。
图2是本发明的一个实施方式的工艺流程图。
图3A是根据本发明的一个实施方式，待处理的衬底(substrate)的图示。
图3B是根据本发明的一个实施方式，被部分处理过的图3A的衬底的图示。
图3C是根据本发明的一个实施方式，被部分处理过的图3A的衬底的图示。
图3D是根据本发明的一个实施方式，被部分处理过的图3A的衬底的图示。
图3E是根据本发明的一个实施方式，被处理过的图3A的衬底的图示。
熟练的技术人员可以看出，各图中的元件是为了清楚简明的目的进行描绘的，不一定是按比例绘制的。例如，各图中一些元件的尺寸可能相对于其它元件被夸大了，以助于增进对本发明的各实施方式的理解。
具体实施方式
本发明涉及使用阻挡层和铜连线的半导体器件金属化。下面会讨论本发明的实施方式的操作，主要是在硅集成电路的过渡金属阻挡层和铜金属连线的情况下进行讨论。然而，应当理解，按照本发明的各实施方式可以被用于其它的需要直接形成铜空隙填充(没有铜种晶层)的金属化系统。
在下面对各附图的描述中，在指示各图中共有的大体相同的元件和步骤时，使用相同的参考数字。
现在参考图1，其中显示了根据本发明的一个实施方式的工艺流程图20。工艺流程20显示为了集成电路金属化，在过渡金属阻挡层上沉积铜空隙填充层的方法。工艺流程图20包括步骤25、步骤30和步骤35。
步骤25提供图案化的集成电路晶片(wafer)。可选地，该集成电路晶片可以是半导体晶片，比如硅晶片。作为替代，该集成电路晶片可以是用除了半导体以外的材料制成的晶片，比如玻璃晶片、比如蓝宝石(sapphire)晶片或用于支持集成电路的其它材料。在该晶片上形成的图案包括特征，比如沟槽，比如通孔，以连接金属化。该图案可以是由一个或多个工艺形成的，包括一个或多个光刻工艺、沉积工艺、蚀刻工艺和平坦化(planarization)工艺。
步骤30包括用于直接铜空隙填充沉积的种晶层的沉积。该种晶层部分是由保形沉积工艺沉积的，部分是由非保形沉积工艺沉积的。优选地，沉积该种晶层以有效地基本上阻止或延迟阻挡层的氧化。本发明的实施方式的优选种晶层包含除了铜以外的元素。更准确地说，本发明的实施方式的优选种晶层是无铜种晶层。为了本揭示的目的，术语“无铜”在这里被定义为大体上不含铜或者主要包含除了铜以外的元素。而且，本发明的优选实施方式使用还对氧化物的形成有抵抗力并且在处理过程中不会形成干扰接下来的空隙填充金属的沉积的表面氧化物的种晶层。
步骤35包括该空隙填充金属的沉积。根据本发明的一个优选实施方式，该空隙填充金属包含铜。优选地，执行工艺流程20从而在该阻挡层和该种晶层之间基本上不存在氧化物，以及从而在该种晶层和该空隙填充金属之间基本上不存在氧化物。根据本发明的各优选实施方式，该空隙填充金属包含由电化学镀沉积的铜。
作为本发明的一些实施方式的一个可选项的一个进一步的步骤(图1中未示)包括在形成阻挡层之后处理该阻挡层的表面。处理该阻挡层的表面可以是用多种方式执行的。执行该步骤以预制(prepare)该阻挡层的表面以进行接下来的处理步骤。处理该阻挡层的表面主要是为了改善表面粘着性或改善对该阻挡层上沉积的层的接触电阻。依照本发明的一个实施方式，处理该阻挡层的表面是通过使该阻挡层的表面经受含氢等离子体完成的。该含氢等离子体可被配置为除去该阻挡层表面上的污染物以便将该阻挡层表面上的金属氧化物分解从而在该阻挡层的表面上产生金属富集表面。处理该阻挡层的表面的合适的含氢等离子体的一个实施例在申请序列号为11/514,038，申请日为2006年8月30日的共同持有的美国专利申请中有所描述，其内容皆由引用纳入此处。
对于本发明的各实施方式，该扩散阻挡层有足以基本上阻止半导体器件中使用的空隙填充金属扩散的特性。合适的扩散阻挡层的一些例子包括但不限于，碳氮化钽(tantalum carbon nitride)、氮化钽、氮化钛、氮硅化钛(titanium silicon nitride)、氮化钨和碳氮化钨(tungsten carbon nitride)。具有铜金属化的半导体器件的优选的扩散阻挡层使用包含钽(比如氮化钽)的化合物。
本发明的实施方式的种晶层优选地包括抗氧化导电体，比如抗氧化金属。合适的种晶层的一些例子包括但不限于，铼、锇、铱、钴、镍、铂和钯。
本发明的各实施方式可以使用能够提供可控保形沉积和可控非保形沉积的各种沉积工艺实现，以形成种晶层。已经知道，通过选择恰当的材料和工艺条件的组合，可以使用比如原子层沉积和化学气相沉积等工艺来完成保形沉积。至于如何执行该原子层沉积工艺和至于如何执行该化学气相沉积工艺，还有许多可选项。已经知道，通过选择恰当的材料和工艺条件的组合，可以使用化学气相沉积完成非保形沉积。原子层沉积和化学气相沉积的一般工艺是本领域熟知的。根据本发明的各实施方式，有多种工艺可以选择以形成种晶层。
实现非保形沉积以实现本发明的各实施方式的另一个可选项包括使用传统的非保形沉积工艺，比如视线(line-of-sight)沉积工艺。传统的非保形沉积工艺的一些例子包括但不限于溅射、真空蒸发和其它的物理气相沉积工艺。物理气相沉积的一般工艺是本领域熟知的。根据本发明的各实施方式，有多种工艺可以选择以形成种晶层。
本发明的各实施方式可以使用能够提供适于本发明的各实施方式的种晶层的任何类型的沉积工艺或其组合。本发明的各实施方式的具体可选项的一些例子如下：该保形沉积工艺包括原子层沉积。该保形沉积工艺包括化学气相沉积。该非保形沉积工艺包括物理气相沉积。该非保形沉积工艺包括金属蒸发或溅射。该保形沉积工艺是由原子层沉积完成的，而该非保形沉积工艺是由化学气相沉积完成的。该保形沉积工艺是由原子层沉积完成的，而该非保形沉积工艺是由物理气相沉积完成的。
对于本发明的一个优选实施方式，该非保形沉积工艺在场区(field areas)上比在图案化的特征中产生更厚的沉积。换句话说，沉积该种晶层的非保形部分以使其在该衬底的上表面上更厚而不会使在特征中(也就是说，沿着特征的侧壁和底部)沉积的种晶层的厚度增加到明显足以妨碍该特征的空隙填充。而且，本发明的各优选实施方式使用用于沉积该种晶层的非保形部分的材料和工艺从而在通孔和沟槽的开口的突出部沉积物不会使得该开口窄到明显妨碍该特征的空隙填充。更准确地说，执行该非保形沉积工艺以减少沟槽和通孔的突出部沉积物的量。突出部沉积物的减少使得空隙填充铜中出现夹断和形成空隙的机会减少。
该种晶层的保形部分的厚度由在衬底上(特别是在将要接收空隙填充金属的特征中)提供基本上连续的覆盖所需的厚度决定，从而足量的空隙填充金属可以被电化学沉积在该特征中。优选地，该种晶层的厚度足以允许铜空隙填充的直接电化学镀，而不需要包含铜的种晶层。
该种晶层的非保形部分的厚度是由该种晶层的电阻率决定的。根据本发明的各实施方式的种晶层是无铜种晶层，用来代替包含铜的种晶层。铜是一种良好的导电体，通常具有比根据本发明的各实施方式的种晶层的优选材料明显更低的导电率。选择该种晶层的非保形部分的厚度以对衬底提供与使用铜种晶层的衬底的电阻大致相同的电阻。对于本发明的一个优选实施方式，该非保形沉积工艺增加了无铜种晶层的厚度以至于该无铜种晶层具有适于电化学镀空隙填充铜的电阻。换句话说，在步骤30中形成的种晶层足够厚到消除了对包含铜的种晶层的需要，而步骤35包括在步骤30中形成的该种晶层上沉积电镀铜空隙填充层。电化学镀是一种熟知的湿法工艺。合适的电化学镀工艺和设备的一个实施例在专利序列号为11/494,997，申请日为2006年7月28日，名称为“APPARATUS ANDMETHOD FOR DEPOSITING AND PLANARIZING THIN FILMSOF SEMICONDUCTOR WAFERS”，发明人为Ravkin等人的美国专利中有所描述，其内容通过参考全部并入此处。
作为本发明的一些实施方式的可选项，该种晶层的保形部分的沉积和该种晶层的非保形部分的沉积可以是使用同一个工艺模块完成的。换句话说，可以执行一部分的沉积，然后马上沉积另一部分，而不从工艺室中除去晶片。替代地，使用为保形沉积特别配置的工艺模块，并使用为非保形沉积特别配置的第二工艺模块，也会获得合适的结果。
依照本发明的一个实施方式，该保形沉积部分是在该非保形沉积部分之前沉积的。根据本发明的另一个实施方式，该非保形沉积部分是在沉积该保形沉积部分之前沉积的。
现在参考图2，其中显示了根据本发明的一个优选实施方式的工艺流程图50。工艺流程图50显示了一种使用钌作为集成电路金属化的种晶层而沉积铜空隙填充层的方法。工艺流程图50包括步骤55、步骤60和步骤65。
步骤55提供图案化的集成电路晶片，该晶片包括氮化钽阻挡层以阻止空隙填充铜的扩散。可选地，该集成电路晶片可以是半导体晶片，比如硅晶片。作为替代，该集成电路晶片可以是用除了半导体以外的材料制成的晶片，比如玻璃晶片、比如蓝宝石晶片或用于支持集成电路的其它材料。在该晶片上形成的图案包括特征，比如沟槽，比如通孔，以连接金属化，如在嵌入或双嵌入(dualdamascene)结构中所使用的。图案可以是由一个或多个工艺形成的，包括一个或多个光刻工艺、沉积工艺、蚀刻工艺和平坦化工艺。
步骤60包括钌的原子层沉积以产生保形部分，以及钌的化学气相沉积以产生非保形部分。钌被沉积在阻挡层上。优选地，完成钌的该原子层沉积从而可以有效地基本上阻止或延迟该阻挡层的氧化。作为本发明的一些实施方式的一个可选项，该种晶层包含基本上纯净的钌而不是掺杂有另一种金属的钌。
步骤65包括空隙填充铜的沉积。优选地，执行工艺流程50以便在该阻挡层和钌的原子层沉积之间基本上不存在氧化物。
作为本发明的一些实施方式的一个可选项的一个进一步的步骤(图2中未示)包括在形成阻挡层之后处理该阻挡层的表面。处理该阻挡层的表面可以是用多种方式执行的。执行该步骤以预制该阻挡层的表面以进行接下来的处理步骤。处理该阻挡层的表面主要是为了改善表面粘着性或改善对该阻挡层上沉积的层的接触电阻。依照本发明的一个实施方式，处理该阻挡层的表面是通过使该阻挡层的表面经受含氢等离子体完成的。该含氢等离子体可被配置为除去该阻挡层表面上的污染物以便将该阻挡层表面上的金属氧化物分解从而在该阻挡层的表面上产生金属富集表面。处理该阻挡层的表面的合适的含氢等离子体的一个实施例在申请序列号为11/514,038，申请日为2006年8月30日的共同持有的美国专利申请中有所描述，其内容皆由引用纳入此处。
钌的原子层沉积的一般工艺是本领域熟知的。对于步骤60的通过原子层沉积的钌沉积，有多种工艺可以选择。执行通过原子层沉积的钌沉积以提供钌的保形层从而基本上阻止氮化钽层的氧化。优选地，由原子层沉积沉积的钌是基本上连续的，并有一定的厚度，该厚度足以允许沿着晶片上的沟槽和通孔的侧壁和底面直接进行铜的电化学镀，而不需要包含铜的种晶层。
对于本发明的一个优选实施方式，通过原子层沉积的钌沉积使用基本上不氧化氮化钽阻挡层的沉积化学物质。用于通过原子层沉积的钌沉积的示例性的工艺化学物质使用前体钌化合物，比如但不限于，二(环戊二烯基)钌(II)、二(乙基环戊二烯基)钌(II)、二(异丙基环戊二烯基)钌(II)、二(甲基环戊二烯基)钌(II)和(2，4-二甲基戊二烯基)(乙基环二烯基)钌。ALD钌的一种优选化学物质是二(乙基环戊二烯基)钌(II)+氧或二(乙基环戊二烯基)钌(II)+氢基团。从商业供应商，比如密苏里州圣路易斯的Sigma-Aldrich公司，可以获得多种钌的化合物。
钌的化学气相沉积的一般工艺是本领域熟知的。对于步骤60的CVD钌沉积，有多种工艺可以选择。进行通过化学气相沉积的钌沉积以在该晶片的上表面形成厚的钌层，而基本上不增加在该晶片上形成的沟槽和通孔中沉积的钌的厚度。换句话说，沉积CVD的钌以使其为非保形涂层，该非保形涂层基本上不会沉积到该晶片上形成的沟槽和通孔中。需要更厚的钌层以便该钌层的电阻足够低到允许在该钌上进行铜空隙填充的直接电化学镀。这意味着，不需要包含铜的种晶层以沉积该空隙填充铜。使用非保形沉积工艺来制造厚的钌层减少了沟槽和通孔的突出部的量，并因而减少了在该空隙填充铜中出现夹断和形成空隙的可能性。
用于CVD钌沉积的示例性工艺化学物质使用前体钌化合物，比如但不限于，上面所示的用于钌的原子层沉积的化合物。通过原子层沉积沉积该钌种晶层的一部分的结果是，可以基本上保护氮化钽阻挡层不被氧化。这意味着附加的工艺化学物质(包括氧或含氧化合物的使用)适于钌的非保形沉积。可被用于钌种晶层的非保形部分的沉积的附加的工艺化学物质包括但不限于，钌乙酰丙酮酸(II)、三(四甲基庚二酮酸)钌(III)、三羟基环戊二烯基钌(I)和十二羟基三钌(0)。用于化学气相沉积的钌化合物是可以从供应商处(比如密苏里州圣路易斯的Sigma-Aldrich公司)用商业方式获得的。
作为本发明的一些实施方式的一个可选项，通过原子层沉积的钌沉积和通过化学气相沉积的钌沉积可以使用同一个工艺模块完成。换句话说，可以执行通过原子层沉积的钌沉积，然后马上执行通过化学气相沉积的钌沉积，而不必从工艺室中移除晶片。然而，使用为钌的原子层沉积配置的工艺模块和使用为钌的化学气相沉积配置的第二工艺模块也会得到合适的结果。
根据本发明的另一实施方式，钌的化学气相沉积是在钌的原子层沉积之前执行的。根据本发明的一个优选实施方式，钌的原子层沉积是在钌的化学气相沉积之前执行的。
在一个优选实施方式中，步骤60中的钌沉积足够厚到可以充当铜沉积的种晶层。换句话说，该种晶层的非保形部分(通过化学气相沉积沉积的)结合该种晶层的保形部分(通过原子层沉积沉积的)提供了具有适于电化学镀空隙填充铜的电阻的沉积。步骤65包括在步骤60中形成的钌上沉积电镀后的铜空隙填充层。电化学镀是一种熟知的湿法工艺。适于本发明的各实施方式的电化学镀工艺的一个实例在专利号为7,153,400，申请日为2003年6月27日的共同持有的美国专利中进行了描述，其内容通过此参考全部并入此处。
为了进一步说明图2中所示的工艺流程，现在参考图3A、图3B、图3C、图3D和图3E，其中显示了根据图2所示的工艺流程50处理过的图案化的器件晶片的一部分的横截面侧视图。图3A显示了将要根据图2所示的工艺流程进行处理的图案化的器件晶片100A。器件晶片100A包括半导体晶片110或用于器件制造的其它衬底和具有图案化的特征(比如沟槽或通孔120)的电介质层115。可以在电介质层115中形成沟槽或通孔120，以形成用于电子器件金属化的嵌入或双嵌入结构。
图3B显示了图案化的器件晶片100B，其与图3A所述的图案化的器件晶片基本上相同。器件晶片100B包括半导体晶片110或用于器件制造的其它衬底和具有图案化的特征(比如沟槽或通孔120)的电介质层115。图案化的器件晶片100B还包括通过原子层沉积沉积的氮化钽层125。沉积氮化钽层125以使得其可以作为铜空隙填充的有效的扩散阻挡层。氮化钽层125的沉积是由原子层沉积完成的，以提供基本上保形的覆盖率，其为一致的而且基本上连续的。
图3C显示了图案化的器件晶片100C，其与图3B所述的图案化的器件晶片基本上相同。器件晶片100C包括半导体晶片110或用于器件制造的其它衬底、具有图案化的特征(比如沟槽或通孔120)的电介质层115和通过原子层沉积沉积的作为金属化扩散阻挡层的氮化钽层125。图案化的器件晶片100C还包括ALD钌130，其是钌种晶层的原子层沉积部分。该钌种晶层是用于直接电化学镀铜空隙填充的无铜种晶层。ALD钌130的沉积是由原子层沉积完成的，以提供基本上保形的覆盖率，其为一致的而且基本上连续的。对ALD钌130使用原子层沉积的另一个好处是对厚度控制的高度控制，这是原子层沉积的特性。
图3D显示了图案化的器件晶片100D，其与图3C所述的图案化的器件晶片基本上相同。器件晶片100D包括半导体晶片110或用于器件制造的其它衬底、具有图案化的特征(比如沟槽或通孔120)的电介质层115、通过原子层沉积沉积的作为金属化扩散阻挡层的氮化钽层125和ALD钌130，该ALD钌130是钌种晶层的原子层沉积部分。图案化的器件晶片100D还包括CVD钌135，该CVD钌135是钌种晶层的非保形化学气相沉积部分。该钌种晶层是用于直接电化学镀铜空隙填充的无铜种晶层。依照本发明的一个实施方式，该钌种晶层包括两个部分：ALD钌130和CVD钌135。
CVD钌135的沉积是由化学气相沉积完成的，使用提供基本上非保形的覆盖率的工艺条件。优选地，CVD钌135的一致的沉积物在该器件晶片的上表面上形成，但是在特征(比如通孔和沟槽)中的附加的沉积被最小化或基本上被阻止。这意味着，可以在该器件晶片的上表面上形成一厚层CVD钌135，而不会将特征中的钌的数量增加到足以妨碍该特征中的电化学镀铜空隙填充。沉积足够多的CVD钌135以使得该器件晶片的电阻足够低到可以在该钌种晶层上直接电镀铜空隙填充。
图3E显示了图案化的器件晶片100E，除了还具有电化学镀的铜空隙填充140之外，其基本上与图3D所述的图案化的器件晶片相同。图3E显示了在该特征中的填充空隙的铜和表面上的过载的铜。对图案化的器件晶片100E的进一步处理可包括熟知的工艺步骤，可包括过载材料的除去和平整化、金属化钝化和进一步的处理以完成电子器件的制造。
本发明的另一个实施方式是用于在半导体器件结构中铜金属化的电化学镀的种晶层。图3E显示了该种晶层的图示，其中显示了如上所述的图案化的器件晶片100E的横截面侧视图。该种晶层包含该种晶层的一部分的保形的沉积物(在图3E中显示为ALD钌130)和该种晶层的一部分的非保形沉积物(在图3E中显示为CVD钌135)。
应当理解，图3E中所示的种晶层是使用钌作为该种晶层的材料的一个优选实施方式；然而，本发明的其它实施方式可包括使用除了钌以外的材料作为种晶层。根据本发明的一个优选实施方式，图3E所示的种晶层是在氮化钽扩散阻挡层上形成的。作为本发明的其它实施方式的替代方式，该种晶层可以被沉积在其它的阻挡层上，比如但不限于，钽、氮化钨、碳氮化钨、氮化钽、碳氮化钽、氮化钛、氮硅化钽、氮化钛、氮硅化钛及其组合。根据本发明的一个优选实施方式，该阻挡层是铜金属化的扩散阻挡层。
根据该种晶层的一个实施方式，该沉积物的保形部分是通过原子层沉积或化学气相沉积形成的，而该沉积物的非保形部分是通过化学气相沉积或物理气相沉积形成的。适于本发明的一些实施方式的物理气相沉积工艺的实例包括但不限于，金属蒸发和溅射。
可用于执行本发明的实施方式的工艺步骤的设备和系统存在多种可选项。实现本发明的实施方式的一种特别有用的系统和设备装置是一种可控环境处理系统，比如在申请序列号为11/641,364，申请日为2006年12月18日，文档号为XCR-001，名称为“METHODS AND SYSTEMS FOR BARRIER LAYER SURFACEPASSIVATION”，申请人Yezdi DORDI、John BOYD、Fritz REDEKER，William THIE、Tiruchirapalli ARUNAGIRI和Hyungsuk AlexanderYOON等人的共同持有的美国专利申请；申请序列号为11/382,906，申请日为2006年5月25日的美国专利申请；申请序列号为11/427,266，申请日为2006年6月28日的美国专利申请；申请序列号为11/461,415，申请日为2006年7月27日的美国专利申请；申请序列号为11/514,038，申请日为2006年8月30日的美国专利申请；申请序列号为10/357,664，申请日为2003年2月3日的美国专利申请；申请序列号为10/879,263，申请日为2004年6月28日的美国专利申请；以及申请序列号为10/607,611，申请日为2003年6月27日的美国专利申请；所有这些专利和/或专利申请都通过此参考全部并入此处。
在上面的说明中，参考具体实施方式对本发明进行了描述。然而，本领域的普通技术人员可以看出，可以进行各种修改和改变而不背离下面权利要求中所阐明的本发明的范围。相应地，说明书和附图被认为是说明性的而非限制性的，而所有这些修改意在包含于本发明的范围内。
上面参考具体实施方式描述了一些好处、其它的优点和问题的解决方案。然而，这些好处、优点、问题的解决方案和可能使得这些好处、优点或解决方案变得更明确的任何一种或多种元件不应当被解释为任何或所有权利要求中关键的、必需的或必要的特征或元件。
此处所用的术语“包含”、“包括”、“具有”、“至少一个”或其任何其他的变形，都意在涵盖非排除性的内涵。例如，包含一系列元件的工艺、方法、产品或装置并不一定仅仅限于那些元件，而是可以包括其他的没有明显列出或者隐含在这些工艺、方法、产品或装置中的元件。而且，除非明确表示相反意见，“或”指的是包含性的“或”而非排除性的“或”。例如，条件A或B可通过下述任何一个满足：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)和A和B两者都为真(或存在)。
进一步，除非明确作出相反表示，至少一个应当被解释为意味着“一个或多个”。例如，包含一系列元件中的一个或多个的工艺、方法、产品、或装置，且如果该元件中的一个或多个包含一个子目录的子元件，那么该子元件也和该元件被认为是同样的方式。例如，A和B的至少一个可以通过下述任何一个满足：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)和A和B两者都为真(或存在)。

Claims (36)

1.一种形成具有铜金属化的半导体器件的方法，该方法包含：
提供具有对于铜的扩散阻挡层的图案化的晶片；
在该扩散阻挡层上沉积无铜种晶层，其对空隙填充铜的直接的电化学沉积有效，该种晶层是由保形沉积工艺和由非保形沉积工艺形成的；以及
在该种晶层上电镀铜空隙填充。
2.根据权利要求1所述的方法，其中该扩散阻挡层包含氮化钽。
3.根据权利要求1所述的方法，其中该扩散阻挡层包含氮化钨、碳氮化钨、碳氮化钽、氮化钛或氮硅化钛。
4.根据权利要求1所述的方法，其中该种晶层包含从由铼、锇、铱、钴、镍、铂和钯组成的组中挑选出的抗氧化金属。
5.根据权利要求1所述的方法，其中该种晶层包含钌。
6.根据权利要求1所述的方法，其中该种晶层是基本上纯净的钌。
7.根据权利要求1所述的方法，其中该种晶层是钌而该扩散阻挡层包含氮化钽。
8.根据权利要求1所述的方法，其中该保形沉积工艺包含原子层沉积。
9.根据权利要求1所述的方法，其中该保形沉积工艺包含化学气相沉积。
10.根据权利要求1所述的方法，其中该非保形沉积工艺包含物理气相沉积。
11.根据权利要求1所述的方法，其中该非保形沉积工艺包含金属蒸发或溅射。
12.根据权利要求1所述的方法，其中该保形沉积工艺是由原子层沉积完成的而该非保形沉积工艺是由化学气相沉积完成的。
13.根据权利要求1所述的方法，其中该保形沉积工艺是由原子层沉积完成的而该非保形沉积工艺是由物理气相沉积完成的。
14.根据权利要求1所述的方法，其中该非保形沉积工艺在场区上方比在图案化的特征中产生更厚的沉积物。
15.根据权利要求1所述的方法，其中该非保形沉积工艺产生具有适于电化学镀空隙填充铜的电阻的沉积物。
16.一种制造具有铜金属化的半导体器件的方法，该方法包含：
提供图案化的半导体器件晶片；
使用原子层沉积以沉积对于铜的氮化钽扩散阻挡层；
通过原子层沉积沉积钌种晶层以形成该种晶层的保形部分，并通过化学气相沉积沉积该钌种晶层而形成该种晶层的非保形部分从而该种晶层对于空隙填充铜的直接电化学沉积是有效的；以及
在该钌种晶层上电镀铜空隙填充层。
17.根据权利要求16所述的方法，其中该原子层沉积和化学气相沉积不包含含氧化合物或氧。
18.根据权利要求16所述的方法，进一步包含在沉积该钌种晶层之前在含氢等离子体中处理该阻挡层表面。
19.根据权利要求16所述的方法，其中该原子层沉积不包含含氧化合物或氧并且是在该化学气相沉积之前执行的。
20.一种用于半导体器件结构中铜金属化的电化学镀的种晶层，其包含该种晶层的一部分的保形沉积物和该种晶层的一部分的非保形沉积物。
21.根据权利要求20所述的种晶层，其中该种晶层包含钌。
22.根据权利要求20所述的种晶层，其中该种晶层是沉积在对于铜的扩散阻挡层上的。
23.根据权利要求20所述的种晶层，其中该种晶层是沉积在包含氮化钽的阻挡层上的。
24.根据权利要求20所述的种晶层，其中该种晶层是沉积在包含钽、氮化钨、碳氮化钨、氮化钽、碳氮化钽、氮化钛、氮硅化钛或其组合的阻挡层上的。
25.根据权利要求20所述的种晶层，其中该保形沉积物是由原子层沉积形成的。
26.根据权利要求20所述的种晶层，其中该非保形沉积物是由化学气相沉积形成的。
27.根据权利要求20所述的种晶层，其中该非保形沉积物是由物理气相沉积形成的。
28.根据权利要求20所述的种晶层，其中该非保形沉积物是由金属蒸发或溅射形成的。
29.根据权利要求20所述的种晶层，其中该保形沉积物是由原子层沉积形成的而该非保形沉积物是由化学气相沉积形成的。
30.根据权利要求20所述的种晶层，其中该保形沉积物是由原子层沉积形成的而该非保形沉积物是由物理气相沉积形成的。
31.根据权利要求20所述的种晶层，其中该保形沉积物是由原子层沉积或化学气相沉积形成的而该非保形沉积物是由化学气相沉积或物理气相沉积形成的。
32.根据权利要求20所述的种晶层，其中该非保形沉积物在场区上方比在该半导体器件的图案化的特征中的更厚。
33.根据权利要求20所述的种晶层，其中该非保形沉积物具有足够低到可以电化学镀空隙填充铜的电阻。
34.一种使用权利要求1的方法制造的半导体器件。
35.一种使用权利要求16的方法制造的半导体器件。
36.一种使用权利要求20的种晶层制造的半导体器件。
CN200880101397A 2007-06-04 2008-06-02 使用直接铜镀制造电子器件的方法 Pending CN101772830A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/810,287 2007-06-04
US11/810,287 US8058164B2 (en) 2007-06-04 2007-06-04 Methods of fabricating electronic devices using direct copper plating
PCT/US2008/065472 WO2008151104A1 (en) 2007-06-04 2008-06-02 Methods of fabricating electronic devices using direct copper plating

Publications (1)

Publication Number Publication Date
CN101772830A true CN101772830A (zh) 2010-07-07

Family

ID=40088792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880101397A Pending CN101772830A (zh) 2007-06-04 2008-06-02 使用直接铜镀制造电子器件的方法

Country Status (6)

Country Link
US (2) US8058164B2 (zh)
KR (2) KR20100028069A (zh)
CN (1) CN101772830A (zh)
SG (1) SG182143A1 (zh)
TW (1) TWI443233B (zh)
WO (1) WO2008151104A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102787338A (zh) * 2011-04-19 2012-11-21 罗门哈斯电子材料有限公司 在半导体上镀铜
CN111933575A (zh) * 2019-05-13 2020-11-13 霍尼韦尔国际公司 穿硅通孔制造

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026605B2 (en) * 2006-12-14 2011-09-27 Lam Research Corporation Interconnect structure and method of manufacturing a damascene structure
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
US8058164B2 (en) 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
KR20100032644A (ko) * 2008-09-18 2010-03-26 삼성전자주식회사 선택적 플라즈마 처리를 이용한 반도체 소자의 금속배선 형성방법
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
US9558997B2 (en) * 2012-12-28 2017-01-31 Globalfoundries Inc. Integration of Ru wet etch and CMP for beol interconnects with Ru layer
US10971398B2 (en) * 2018-10-26 2021-04-06 International Business Machines Corporation Cobalt interconnect structure including noble metal layer
SG11202111959YA (en) * 2019-05-01 2021-11-29 Lam Res Corp Protection of seed layers during electrodeposition of metals in semiconductor device manufacturing
US11361992B2 (en) * 2019-10-08 2022-06-14 Eugenus, Inc. Conformal titanium nitride-based thin films and methods of forming same
US20240088071A1 (en) * 2022-09-14 2024-03-14 Applied Materials, Inc. Methods for forming metal gapfill with low resistivity

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW314654B (en) * 1996-09-07 1997-09-01 United Microelectronics Corp Manufacturing method of conductive plug
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6169024B1 (en) * 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
US7105434B2 (en) * 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
TW550707B (en) * 2001-04-27 2003-09-01 Promos Technologies Inc Tantalum carbide nitride diffusion barrier for copper metallization process
WO2003060959A2 (en) * 2002-01-10 2003-07-24 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
US6812143B2 (en) * 2002-04-26 2004-11-02 International Business Machines Corporation Process of forming copper structures
US7153400B2 (en) * 2002-09-30 2006-12-26 Lam Research Corporation Apparatus and method for depositing and planarizing thin films of semiconductor wafers
US7135408B2 (en) * 2002-10-30 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal barrier integrity via use of a novel two step PVD-ALD deposition procedure
US6787453B2 (en) * 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US7297190B1 (en) * 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7704367B2 (en) * 2004-06-28 2010-04-27 Lam Research Corporation Method and apparatus for plating semiconductor wafers
US7306662B2 (en) * 2006-05-11 2007-12-11 Lam Research Corporation Plating solution for electroless deposition of copper
US7191787B1 (en) * 2003-02-03 2007-03-20 Lam Research Corporation Method and apparatus for semiconductor wafer cleaning using high-frequency acoustic energy with supercritical fluid
US7592259B2 (en) * 2006-12-18 2009-09-22 Lam Research Corporation Methods and systems for barrier layer surface passivation
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US20060283716A1 (en) * 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US7300860B2 (en) * 2004-03-30 2007-11-27 Intel Corporation Integrated circuit with metal layer having carbon nanotubes and methods of making same
JP4370206B2 (ja) * 2004-06-21 2009-11-25 パナソニック株式会社 半導体装置及びその製造方法
US20060060301A1 (en) * 2004-09-17 2006-03-23 Lazovsky David E Substrate processing using molecular self-assembly
JP4447438B2 (ja) * 2004-11-29 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7438949B2 (en) * 2005-01-27 2008-10-21 Applied Materials, Inc. Ruthenium containing layer deposition method
US7273814B2 (en) * 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
DE102005023122A1 (de) * 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
US8058164B2 (en) 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102787338A (zh) * 2011-04-19 2012-11-21 罗门哈斯电子材料有限公司 在半导体上镀铜
CN102787338B (zh) * 2011-04-19 2016-02-24 罗门哈斯电子材料有限公司 在半导体上镀铜
CN111933575A (zh) * 2019-05-13 2020-11-13 霍尼韦尔国际公司 穿硅通孔制造

Also Published As

Publication number Publication date
TWI443233B (zh) 2014-07-01
US20120056325A1 (en) 2012-03-08
SG182143A1 (en) 2012-07-30
KR20100028069A (ko) 2010-03-11
TW200912050A (en) 2009-03-16
KR20130041368A (ko) 2013-04-24
US8058164B2 (en) 2011-11-15
WO2008151104A1 (en) 2008-12-11
US20080299772A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
CN101772830A (zh) 使用直接铜镀制造电子器件的方法
US5969422A (en) Plated copper interconnect structure
US6713373B1 (en) Method for obtaining adhesion for device manufacture
US7694413B2 (en) Method of making a bottomless via
TWI502646B (zh) 鈷金屬障壁層
CN102124559B (zh) 用于金属互连的共形粘附促进衬垫
US20040084773A1 (en) Forming a copper diffusion barrier
US8508018B2 (en) Barrier layers
CN1720354A (zh) 通过贵金属共镀形成铜互连结构的方法以及由此形成的结构
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
CN101016638A (zh) 用于在非铜可镀层上直接电镀铜的方法
CN102971840A (zh) 用于金属化的方法、器件和材料
CN101099235A (zh) 具有包覆层的互连结构及其制造方法
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
CN1742368A (zh) 在图形化的电介质上形成包含催化剂的层膜的方法
US20080284036A1 (en) Structure for optimizing fill in semiconductor features deposited by electroplating
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
CN101471283A (zh) 半导体器件及形成其金属互联层的方法
US9490211B1 (en) Copper interconnect
US20080164613A1 (en) ULTRA-THIN Cu ALLOY SEED FOR INTERCONNECT APPLICATION
US6511609B2 (en) Cu seed layer deposition for ULSI metalization
KR100735481B1 (ko) 구리 배선 구조 및 그 형성 방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100707