CN1742368A - 在图形化的电介质上形成包含催化剂的层膜的方法 - Google Patents

在图形化的电介质上形成包含催化剂的层膜的方法 Download PDF

Info

Publication number
CN1742368A
CN1742368A CNA2003801091597A CN200380109159A CN1742368A CN 1742368 A CN1742368 A CN 1742368A CN A2003801091597 A CNA2003801091597 A CN A2003801091597A CN 200380109159 A CN200380109159 A CN 200380109159A CN 1742368 A CN1742368 A CN 1742368A
Authority
CN
China
Prior art keywords
layer
catalysis material
barrier layer
deposition
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801091597A
Other languages
English (en)
Other versions
CN1320632C (zh
Inventor
M·诺珀
A·普罗伊塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1742368A publication Critical patent/CN1742368A/zh
Application granted granted Critical
Publication of CN1320632C publication Critical patent/CN1320632C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

通过电镀过程可在下面材料的表面区域上形成金属层，由于在沉积下面材料期间通过CVD、PVD或ALD至少部分地沉积或搀入催化剂，所以该电镀过程被催化激活。用这种方法，在金属化结构的高纵横比通孔中可形成优异的金属晶种层。

Description

在图形化的电介质上形成包含催化剂的层膜的方法
技术领域
本发明一般涉及集成电路制造领域，更特别地，涉及通过诸如无电镀(electroless plating)的湿法化学沉积过程在诸如沟槽和通孔的图形化的电介质(patterned dielectric)上形成金属层。
背景技术
在集成电路中，诸如晶体管、电容器、电阻器等的巨量电路元件形成在适当的基片之内或之上，通常是在基本上平坦的构造中。由于集成电路的大量电路元件及所需要的复杂布局(layout)，通常可能无法将单个电路元件的电连接建立在制备有电路元件的相同层(level)内，而是需要一个或多个额外的“布线(wiring)”层，也称为金属化层(metallization layers)。这些金属化层通常包括提供层内(inner-level)电连接的金属线，并且还包括多个层间(inter-level)连接，也称为通孔，其中金属线和通孔也可通称为互连(interconnects)。
由于现代集成电路中电路元件的特征尺寸不断缩小，使得特定芯片区域中的电路元件数目，亦即封装密度，也增加，所以需要更大量增加电互连的数目，以提供所期望的电路功能。因此，堆叠金属化层的数目可能会随着每芯片区域中电路元件数目的变大而增加。由于制造多个金属化层需要解决极富挑战性的问题，诸如复杂的铝基微处理器所需要的十二个堆叠金属化层的机械、热与电可靠性，越来越多的半导体制造商用可允许更高电流密度并因此可减小互连尺寸的金属来取代熟知的金属化金属铝。例如，通常认为铜是取代铝的可行的候选金属，因为同铝相比，铜具有更高的电迁移阻力和显著更低的电阻率的优异特性。尽管有这些优点，然而铜也会表现出有关半导体设备中加工和处理铜的大量缺点。举例而言，通过成熟的沉积方法，诸如化学气相沉积(CVD)和物理气相沉积(PVD)，可能无法有效地将铜大量地施加到基片上，并且由于铜会形成非挥发性(non-volatile)反应产物的特性，所以通过常用的各向异性蚀刻步骤可能无法将铜有效地图形化。因此，在制造包含铜的金属化层时，优选使用所谓的镶嵌技术(damascene technique)，其中先施加介电层，然后图形化以定义沟槽和通孔，该沟槽和通孔随后以铜填充。铜的另一个主要缺点是它在二氧化硅及其它介电材料中易于扩散的倾向。
因此有必要与铜基的金属化一起使用所谓的阻挡材料(barriermaterial)，以基本上避免铜向外扩散至周围的介电材料内，因为铜可能会轻易迁移到敏感的半导体区域，从而显著地改变其特性。由于沟槽与通孔的尺寸目前接近约0.1μm和更小的宽度或直径以及约5或更高的通孔纵横比(aspect ratio)，因此，使阻挡层可靠地沉积在通孔与沟槽的所有表面上并随后基本上没有空隙(voids)地将其以铜填充是制备现代集成电路中最富挑战性的问题之一。
目前，形成铜基的金属化层是通过将适当的介电层图形化并通过诸如溅射沉积的先进PVD技术来沉积阻挡层，例如包含钽和/或氮化钽。对于在具有5或甚至更高纵横比的通孔内沉积10至50nm的阻挡层而言，通常使用增强的溅射工具。该工具提供了在靶原子(target atoms)溅射离开靶之后将所期望部分的靶原子电离的可能性，由此在某种程度上可控制通孔内的底部覆盖率(coverage)及侧壁覆盖率。之后，将铜填入通孔与沟槽内，其中已证实电镀(electroplating)是可行的过程技术，因为同CVD和PVD的速率相比，在所谓的由下至上的方式(bottom-upregime)中，其中以基本上无空隙的方式从底部开始填充开口，电镀能以高沉积率填充通孔与沟槽。一般地，在电镀金属时，在待电镀的表面与电镀液(plating solution)之间必须施加外电场。由于用于制造半导体的基片可能是在限制的区域处接触，通常是在基片的周边处，因此不得不提供覆盖基片及将要接收金属的表面的导电层。尽管先前沉积在图形化的电介质上的阻挡层可作为电流分布层，然而，由于结晶性(crystallinity)、均匀性(uniformity)与附着(adhesion)特性，目前在后续电镀过程中需要所谓的铜晶种层(seed layer)，以获得具有所需电性能和机械性能的铜沟槽与通孔。使用同用于沉积阻挡层基本上相同的过程工具通过溅射沉积来典型地施加铜晶种层。
对于下一代器件中0.1μm及更小的通孔尺寸而言，溅射沉积具有如阻挡层及晶种层所要求的高保形度(high degree of conformity)的超薄金属层可能会成为限制因素，因为上述先进溅射工具的覆盖率特性在没有显著改变这些工具的情况下可能无法进一步地提高，而此种改变似乎不是简单的开发。特别是晶种层的沉积可能无法通过PVD用简单的方式加以进行，因为这里晶种层的均匀性——与阻挡层“仅”要求对开口内表面的充分及完全覆盖相反——在某种程度上会决定后续电镀过程的均匀性。此外，当制备适于阻挡层的超薄层膜的PVD技术用来形成晶种层时，可能会导致电阻增大，由此降低后续电镀过程的初始沉积率。
在印刷线路板工业中，通常使用无电铜沉积在一般不导电的图形化结构上形成铜层。该无电沉积需要使电镀液所含试剂的化学反应主动开始(active initiation)，以还原铜并在结构上沉积铜层。该主动开始可通过催化材料，或者如同目前印刷线路板中所使用的那样通过包含胶体(colloids)的电镀液来实现。虽然包含胶体的电镀液可成功地用来涂覆具有数十微米(μm)的通孔的印刷板，但由于下列原因，该沉积方法相当不适合复杂集成电路的金属化层。胶状电镀液可能会轻易形成尺寸可能远超过所感兴趣电路的特征尺寸的团簇(clusters)。此外，电镀铜的附着性能不符合半导体工业的要求，因为过量的铜(excess copper)通常是通过化学机械抛光加以去除的，该化学机械抛光需要铜具有高机械稳定性以及对邻接材料的高附着力。因此，团簇的形成，即便其尺寸可维持在临界水平以下，和减小的附着力一起，可能会使铜线及通孔承受更强的电迁移效应，从而导致相应的方法并不是所期望的。
鉴于上述情形，因此希望提供一种通过无电沉积能有效形成诸如铜和/或铜合金层的金属层的技术，由此避免或至少减轻以上所确定问题中的一个或多个。
发明内容
本发明一般涉及通过无电镀沉积在图形化结构上形成金属层的改进技术，其中通过CVD和/或PVD和/或原子层沉积(ALD)，至少在图形化结构的表面部分上提供催化材料，也就是，激活在电镀液中还原欲沉积金属的化学反应的材料。该化学沉积的金属层于是可作为电镀过程的晶种层，该电镀过程将大量金属(bulk metal)填入图形化结构的沟槽与通孔内。
根据本发明的一个示意性实施例，在图形化电介质上形成金属层的方法包括在至少暂时包含催化材料的气态沉积环境下，在图形化电介质上沉积第一材料层。将第一材料层暴露于包含待沉积金属的离子的电镀液，其中搀入到(incorporated)第一材料层中的催化材料使得还原金属离子并在第一材料层上形成金属层的反应开始。
根据本发明的另一个实施例，形成金属化层的方法包括通过化学气相沉积、物理气相沉积及原子层沉积中的至少一种，在图形化结构的表面部分上沉积催化材料。此外，通过使用电镀液的无电镀沉积在图形化结构上形成金属层，其中催化材料使电镀液的试剂之间的反应开始。
根据本发明的又一个示意性实施例，集成电路内的金属化结构包括其中形成有开口的介电层及填入开口的金属。此外，金属与介电层之间的至少一个界面包含铂、钯、银、铜及钴中的至少一种。
根据本发明的另一个示意性实施例，集成电路内的金属化结构包括其中形成有开口的介电层及填入开口的金属。此外，在金属与介电层之间形成阻挡层，其中金属与阻挡层之间的至少一个界面包含铂、钯、银、铜及钴中的至少一种。
附图说明
通过参照下面的说明和附图可了解本发明，其中相同的参考数字代表相同的组件，以及其中：
图1a-1c示意了根据本发明示意性实施例在不同制备阶段期间的含铜金属化结构的横截面图；
图2示意了一个用于CVD或ALD的沉积工具，该沉积工具可用来形成如图1a-1c所示的金属化结构；及
图3示意了一个PVD沉积工具，适当配置该沉积工具以形成用于形成图1a-1c所示的金属化结构的催化材料层。
虽然本发明易受到不同的变更和其它形式的影响，但是其特定的实施例已在图中示例显示并在此给予了详细说明。然而，应了解的是，此处对特定实施例的说明并不是要限制本发明于所公开的特定形式，相反，本发明意在涵括由随附的权利要求所界定的落在本发明精神和范围之内的所有变更、等效及选择。
具体实施方式
下面说明本发明的示意性实施例。为了清楚起见，本说明书并未将实际实施本发明的所有特征都作了说明。当然，应当了解，在开发任何此种实际的实施例时，必须做出许多与实施相关的决定以达到开发者的特定目标，诸如符合与系统相关和与商业相关的限制条件，而这些限制条件会随着实施的不同而有所变化。此外，应当了解，这种开发努力可能是复杂而又耗时的，然而，对从本发明的公开中获益的本领域的普通技术人员而言，不过是一种常规的工作。
现在参照附图来说明本发明。虽然图中的半导体器件的不同区域和结构具有非常准确、明显的外形与轮廓，但是本领域的技术人员知道，实际上，这些区域和结构并不象图中所示的那么准确。此外，相比于所制造的器件上的那些特征或区域的尺寸，图中所画出的种种特征和掺杂区的相对尺寸可能会被夸大或缩小。因此，附图只是用以说明与解释本发明的示意性实施例。应以相关领域的技术人员所认定的意义来理解和解释本文中的词汇与措词。本文前后一致使用的术语和措词并非暗示该术语或措词的特别的定义，也就是与本领域的技术人员理解的普通惯用的含义所不同的定义。如果一个术语或措词具有特别的含义，也就是不同于技术人员所理解的含义时，本说明书将会以定义的方式来清楚地阐明这样一个特别的定义，直接且明确地提供该术语或措词的特别的定义。
本发明是基于这样一个概念，即通过使用诸如CVD、PVD及ALD的先进沉积技术，可将催化材料搀入到介电层中或形成在电介质上的阻挡层中，其中，然而，催化材料的沉积不一定要在覆盖率与均匀性方面符合严格的要求，因为与电镀浴(plating bath)相接触的表面的微量催化材料已足以使还原反应开始并沉积金属。以这种方式，可产生高度保形的金属层，由此避免了前述使用胶状电镀液的无电镀过程的缺点，其中金属层于是可作为沉积大量金属的后续电镀过程的晶种层。由于无电沉积的晶种层的优异保形性与均匀性，因此同基于PVD沉积的晶种层的过程相比，可以优异的均匀性进行后续电镀过程。此外，同高度复杂的先进CVD和ALD技术相比，根据本发明的晶种层是以更高的沉积率形成的，因此缩短了形成金属化层的总过程时间，同时高度保形的无电沉积能使器件尺寸按比例缩小至0.1μm及更小。
应进一步注意的是，在下列示意性实施例中，金属化层包括铜和适当的介电材料，诸如二氧化硅或，对于先进半导体器件而言，低-k介电材料，因为尤其是铜和低-k电介质的结合似乎代表了进一步发展集成电路的最有潜力的方式。然而，本发明的原理并不限于具有直径约为0.1μm及更小的通孔的器件，而是可应用于任何半导体器件，只要金属层的电镀沉积是CVD、PVD或ALD所实现的“干法”沉积的有潜力的替代方法。此外，本发明也可结合铜以外的金属加以应用，诸如铜合金、锡、铅等。因此，不应认为本发明限于在此所公开的任何特定实施例，除非这些限制在随附的权利要求中明确提出。
参考图1a-1c、2和3，现在更详细地说明本发明的另外示意性实施例。在图1a中，金属化结构100包括其上形成有第一介电层102的基片101，该第一介电层102包括金属线104，该金属线104包括例如包含铜的金属区103、第一阻挡层105及第二阻挡层106。金属线104仅仅是示意性的，因为它代表镶嵌方案的典型结构。然而，金属线104可代表需要形成连接到电路元件本身的通孔或沟槽的任何电路元件。第二介电层107，例如包含二氧化硅或低-k材料，形成在第一介电层102上，其中连接到金属区103的通孔108形成在第二介电层107内。阻挡层109形成在介电层107上及通孔108的内表面区域110上。阻挡层109可包括一个或多个子层，以提供所需的阻挡和附着特性。例如，阻挡层109可包括钽层和/或氮化钽层，具有能可靠地完全覆盖表面区域110，特别是通孔108的底角111的厚度。
阻挡层109至少在背离表面区域110的表面部分包含催化材料112，其中选择催化材料以便能使沉积后续金属层的电镀液中所含的金属盐与还原剂之间的化学反应开始，其将说明如下。如果要通过无电镀来沉积铜或铜合金，催化材料可包含铂和/或钯和/或铜和/或银和/或钴等。在某些实施例中，催化材料112可提供为阻挡层109上的基本上连续的层膜，而在其它实施例中，将微量的催化材料112搀入到阻挡层109中，以使阻挡层109的至少一个表面相对于阻挡材料而言包含约0.01或更高化学计量比(stoichiometric ratio)的催化材料112。
在另一个示意性实施例中，当欲沉积到通孔108内的金属充分附着到介电层107上并且基本上不会在升高的温度下扩散时，阻挡层109可代表介电层或第二介电层107的表面层。例如，氮化硅相对于铜的扩散提供优异的阻挡性能，并且当氮化硅相对较高的k所引起的寄生电容不会成为问题时，可用来作为介电扩散阻挡物。
形成金属化结构100的典型工艺流程可包括下列过程。在制备第一介电层102内的金属线104之后，通过例如CVD沉积第二介电层107，其中在形成介电层107之前可沉积额外的蚀刻终止层(未显示)。随后，通过适当的光刻与各向异性蚀刻技术形成通孔108。之后，通过适当的沉积技术形成阻挡层109，这将参考图2和3更详细地说明。
图2示意了沉积工具200，配置该沉积工具200以通过化学气相沉积来沉积金属层。工具200包括具有连接到泵源(pump source)203的出口202的过程室201，调整该泵源203以积极维持过程室201内所期望的压力。基片架204配置在淋浴头(shower head)205下方，该淋浴头205通过入口207连接到前体(precursor)与载气源206。配置基片架204与过程室201，以分别在欲处理的基片上与室201内建立所期望的温度，由此得到基片上所需的沉积条件及室201内适当的沉积环境。为了方便起见，并没有显示诸如散热器和/或加热器的相应装置。此外，淋浴头205可包括等离子激发装置(means)(未显示)，以产生等离子增强CVD过程所需的等离子环境。
在操作时，将基片，诸如其上形成有图形化介电层107的基片101，安装在基片架204上，并操作泵源203以建立使特定的前体维持在它的蒸发状态下所需要的压力。例如，阻挡层109可形成为氮化钛层，因此可从金属有机前体沉积。在其它实施例中，阻挡层109可基本上包含氮化钽，可通过源206提供适当的氮化钽前体。由于可事先确定一组给定参数的沉积率，因此可进行沉积阻挡层109的主要阻挡材料的过程，直到达到所期望的阻挡层109厚度，特别是在底角111处。然后，将包含催化材料112的前体添加到沉积环境中，以便继续沉积阻挡层109，同时在其表面部分搀入催化材料。包含催化剂的前体的适当候选物是形式为Pt(hfac)2(hexafluoroacetylacetonate platinum，六氟乙酰丙酮铂)的络合物，或相似的化合物，其中铂为钯所取代。如前所述，仅可将少量的包含催化剂的前体与包含阻挡材料的前体相混合，因为极微量的催化剂112已经就可以在后续电化学过程中充分激活阻挡层109的表面。在其它实施例中，沉积阻挡层109使其具有所需厚度，之后，在适合于所使用的包含催化剂的前体的沉积环境下沉积催化材料112。由于可能不需要阻挡层109上催化材料112的连续层膜，因此在一个实施例中，催化材料112的沉积可在停止沉积阻挡层109之后立刻进行，而不需精心清洗(purging)过程室201或甚至使用另一个沉积工具。适当的压力和/或温度条件可在供应包含催化剂的前体期间建立，或可在沉积阻挡物之后且在供应包含催化剂的前体之前加以调整。由于仅需要微量的催化剂112，因此沉积时间可在约1-10秒的范围内。例如，催化材料112相对于诸如阻挡层109的下面材料的表面覆盖率约为5-15％，以及在某些实施例中约为10％，就足以在后续电镀过程中提供所需的激活特性。选择包含催化剂的前体的量以获得所期望的表面覆盖度。
在其它实施例中，催化材料112可提供为基本上连续的层膜，并因此可形成阻挡层109的表面部分。当催化材料相对于阻挡层109上待形成的金属显示出优异的附着和/或阻挡特性时，该实施例可能较为有利。
在其它实施例中，对于金属化结构100的不同形貌(topographies)以及常常在铜金属线中用作阻挡层的某些阻挡材料，诸如氮化钽，有关层膜沉积的保形性而不产生粒子(particles)及其电阻率的限制可能无法有效满足。在这些情况下，原子层沉积(ALD)技术可代表较优异的候选技术，因为它甚至能够在高纵横比的通孔中生长具有优异保形性的薄膜，而基本上不产生任何粒子，所述粒子否则会通过CVD中所使用的反应气体的混杂而引起。此外，ALD与等离子增强ALD由于过程的数字本性(digital nature)因而能在原子尺度上控制层膜的厚度，其中每个沉积循环都需要连续提供至少两种反应物，所述至少两种反应物然后在基片表面上反应以沉积所期望的阻挡材料，诸如氮化钽。对于ALD过程或等离子增强ALD过程，原则上可使用类似于参考图2所述的沉积工具，因此在下列说明中称之为沉积工具200。
在第一循环期间，利用诸如氩的载气，在适当的压力下将诸如TBTDET((Net2)3Ta)的氮化钽前体供应到基片101。之后，可进行清洗步骤，接着供应还原气体，或者，在等离子增强ALD过程中，可通过等离子体产生还原自由基(radicals)。例如，可建立氢或氨等离子体以在金属化结构100上形成钽层或氮化钽层。之后，可进行另一清洗步骤，并可重复上述序列直到获得所期望的厚度。下一步，一旦建立了适当的沉积温度和压力，就可将包含催化剂的前体，诸如Pt(hfac)或Pd(hfac)，引入过程室内。于是，在阻挡层109上形成了催化材料112的层膜，该层膜可能是或不是连续的(取决于催化剂沉积的持续时间)。
在其它实施例中，可将催化剂原子，诸如由等离子体产生的铂或钯原子，搀入到阻挡层109中，以形成后续电化学沉积铜的激活表面。在另一个实施例中，可以在存在微量的包含催化剂的前体时进行最终沉积循环中的一个或多个，导致上面所指定的表面覆盖率，由此将极微量的催化剂112搀入到层膜109中，而不显著地影响层膜109的沉积动力学以及阻挡特性。例如，可在供应阻挡物前体期间和/或在供应还原剂期间和/或在间歇进行的清洗步骤期间，添加微量的包含催化剂的前体。因此，除了额外供应少量的包含催化剂的前体气体之外，可选择过程参数来进行沉积阻挡层109的过程，以获得较优异的过程性能和/或阻挡层109的增强特性。搀入催化剂的沉积时间可从约10-30秒变化。
参考图3将说明其它实施例，其中通过诸如溅射沉积的物理气相沉积(PVD)来形成阻挡层109与催化材料。在图3中，溅射沉积工具300包括过程室301，该过程室301包括连接到适当泵源(未显示)的出口302和连接到前体气体与载气源(未显示)的入口307。基片架304配置在电离装置303的下游，配置该电离装置303以电离原子并将它们导向安装在基片架304上的基片，该基片架304电连接到接地电位。等离子激发装置306位于溅射靶305附近，在一个实施例中，该溅射靶305包含诸如钽的阻挡材料的组分(component)308，其中诸如铂、钯等的催化材料309分布在那里。阻挡材料308与催化剂309之间的比率可从约100∶5变化。至少在靶305的表面部分，催化剂309可基本上均匀地分布，其中术语“均匀分布”涉及靶305的整体规模并用来描述催化剂原子基本上均匀的释出(release)，也就是，对于溅射工具300一组给定的操作条件而言，基本上恒定数目的催化剂原子溅射离开靶305。因此，只要溅射率对于给定的工具操作条件而言基本上是恒定的，就可连续地或以离散的量来提供催化材料309，其中对于给定工具操作条件而言，催化剂原子在沉积环境中所占的分数由靶305中的阻挡材料308与催化材料309的比率所确定。
在其它实施例中，靶305可由包含阻挡材料308的一个或多个部分和包含催化材料309的一个或多个部分形成，其中一个或多个阻挡材料部分308和一个或多个催化剂部分309的表面积比率基本上确定了通过轰击靶305所释出的溅射原子的比率。在一个实施例中，可将催化剂材料309配置在基本上为圆盘形的靶305的周边，并可操作可能结合有磁铁配件(magnet assembly)(未显示)的等离子激发装置306，以调整击中靶305周边的粒子量，由此控制所释出的催化剂材料309的量。在另一个实施例中，靶305可包括可控的屏蔽物(未显示)，用以覆盖催化材料309的一个或多个部分，从而调整所释出的催化原子的量。
应了解，沉积工具300仅为示意性质，因此可使用任何其它适当的溅射工具。例如，可用中空的阴极构造来配备某些常规的工具，其中形成该阴极，也就是靶，以获得接近基片架304的原子和离子的高瞄准度(high degree of collimating)。在其它工具中，可将任何类型的瞄准仪配置在靶305和基片架304之间，以使靶离子基本上垂直地撞击到基片上，如同具有高纵横比通孔与沟槽的电路形貌所需的那样。在这些工具中，可将催化材料309又或改为(additionally or instead)提供在瞄准仪上，由此简化了靶305的构造，因为靶305所需要的催化材料309更少或甚至没有。在其它溅射工具中，可将阻挡材料308与催化材料309涂在相应的线圈上以产生等离子体。关于催化材料309的配置，可应用上面参考图3所示的靶305所给出的相同准则。
在操作期间，调整过程参数，诸如供应到等离子激发装置306的功率、供应到电离装置303的功率、室301中的压力等，以获得具有所需方向性的靶离子和/或原子轰击。由于根据一个或多个上述实施例的催化材料309的配置，因此特定百分率的该催化材料也出现在包围基片架304的环境中，因而也出现在包围放置在其上的诸如基片101的基片的环境中。所以，也沉积了催化材料309并搀入到阻挡层109中，从而形成部分112，在某些实施例中，部分112可基本上均匀地分布在阻挡层109的整体厚度中。
在其它实施例中，如上所述，可通过例如暂时遮蔽靶305的一个或多个包含催化剂的部分来控制催化材料309的释出。因此，可在沉积过程的最后阶段期间有利地沉积催化材料309，以便阻挡层109中的催化材料112基本上形成在它的表面区域，由此提供所需的催化性能，而不过度影响阻挡层109的整体特性。
在另一个实施例中，可在例如包含氮的适当前体气体存在时沉积阻挡层109，以便在阻挡层109中形成氮化物层或氮化物子层。同样地，可一直(permanently)或在最后阶段期间添加包含催化剂材料309的适当前体气体，诸如表面积增加的类似多孔态的铂、钯、银、铜、钴，以搀入催化剂309并在阻挡层109中形成部分112。可通过添加到室301沉积环境中的包含催化剂的前体的量，也就是流速，和/或供应包含催化剂的前体的持续时间，来控制搀入到阻挡层109中的催化剂309的量。在一个实施例中，在沉积催化剂309期间，可用约10-100sccm的流速来添加包含铂或钯的hfac络合物，对于类似CVD的过程，时间持续在约2-10秒的范围内，而对于类似ALD的过程，时间持续在约10-30秒的范围内，其中维持室301中的压力远低于约0.15Torr的包含催化剂的前体的蒸气压。在一个实施例中，利用成熟的过程参数来进行阻挡层109的沉积，直到获得所期望的成分和厚度，以确保阻挡层109的所需特性和质量。之后，添加包含催化剂的前体，以基本上在阻挡层109的表面形成部分112，由此保持层膜109的阻挡特性。
应注意，本发明并不限于以钽层、钛层、氮化钽层或氮化钛层作为阻挡层109，而是可应用于目前与将来金属化结构所需要的任何适当的层膜或层膜堆叠。然后可根据所考虑的沉积过程，来使用包含催化剂的适当溅射靶和/或包含催化剂的适当前体。在某些情况下，取决于阻挡层堆叠的复杂性，可能方便或需要将阻挡层109的沉积分成两个或更多个沉积步骤，以至于只需要使最后的沉积步骤适合于将催化材料添加到阻挡层109即可。在其它实施例中，将催化材料的沉积作为相应形成序列的最后步骤被认为是适当的，该形成序列包括用于形成阻挡层109的一或多个步骤，该阻挡层109基本上在表面区域中包含催化材料112。在一个特定的实施例中，沉积催化材料以形成催化部分112的最后步骤是在与形成阻挡层109或其一部分的先前步骤相同的过程室中进行的，而不需破坏真空。例如，当沉积室包括等离子激发装置时，对于溅射沉积、等离子增强CVD及等离子增强ALD通常是这种情况，可建立包含催化剂的等离子环境，并且阻挡层109可由催化剂而“掺杂”，其中，例如，可通过等离子特性及施加到等离子体与基片之间的偏压来控制催化剂离子的量和/或穿透深度(penetrationdepth)。用这种方法，可将所期望量的催化剂搀入到阻挡层109中可控的深度，这对于具有10nm或甚至更小的阻挡层厚度的高度复杂的金属化结构可能是有利的。通过控制所搀入的催化剂的量和/或深度，层膜109的阻挡与附着性能可基本上不受负面影响。
取决于形成阻挡层109的过程序列，在某些实施例中，可能适于结合两个或更多个上述沉积技术，也就是，CVD、ALD及PVD，其中，在这些技术的一个或多个中，可用如上所述的方式形成催化部分112。
参考图1b，金属化结构100包括金属层113，诸如铜层，在一个特定实施例中，该金属层113作为后续沉积过程的晶种层。通过将金属化结构100暴露于包含欲沉积金属的盐及还原剂的电解液浴(electrolyte bath)(未显示)，而用无电沉积形成金属层113。例如，对于铜层，可使用任何目前可用及认可的浴液成分，诸如铜、EDTANaOH和HCHO，或是铜、酒石酸钾钠(KNa tartrate)、NaOH、HCHO。由于阻挡层109中的催化部分112，所以沉积反应自动开始并导致具有优异结晶度的高度均匀的金属沉积。可通过调整金属化结构100暴露于电解液浴的持续时间而轻易地控制金属层113的厚度。相比于用来形成例如高纵横比通导孔中的铜晶种层的常规沉积方法，诸如溅射沉积或CVD，通过无电镀可获得显著更高的沉积率，同时仍提供溅射沉积几乎难以达到的保形度。
为了最优化金属层113的形成过程，可进行多次试运转以确定阻挡层109中催化剂材料112的适当的量和类型，该适当的量和类型能导致具有所期望的金属层113保形度和质量的快速反应。例如，如参考图1a所指定的层膜109中铂和阻挡材料的比率，使得能在直径为0.1μm及更小和深度为1μm及甚至更大的通孔内部，在约5-20秒的时间段内，形成厚度在约2-50nm范围内的铜层。
图1c示意了通过金属电镀填充通孔108，由此在结构100的上部形成过量金属层114之后的金属化结构100。可通过成熟的“由下至上”的电镀沉积技术来实现金属填充过程，其中金属化结构100插入在可包含适当添加剂的电镀浴(未显示)中，以确保金属的高度不保形沉积在通孔108中基本上没有空隙和接缝。由于层膜113所提供的基本上均匀的厚度和由此得到的电流分布，因此，作为晶种层的金属层113甚至可以提高电镀过程的填充能力。接着可通过任何适当的过程，诸如CMP，来去除过量金属层114，其中，由于同通过溅射沉积在高纵横比通孔中所形成的晶种层相比，金属层113的特性改进了，因此填入通孔108内的金属的机械稳定性可展现出与不用电化学形成晶种层的常规金属化序列基本上相同的质量，或甚至可显示出较优异的稳定性。如前所述，可调整阻挡层109中催化层部分112的形成，以便在CMP过程及任何后续过程步骤期间基本上不会减损阻挡层109的附着性能。
尽管上述示意性实施例涉及通过用金属层113作为晶种层的电镀过程来形成金属化结构，由于电镀过程中成熟的“由下至上”的技术，因此特别有利于具有尺寸在深亚微米级别特征的先进微结构，但是应了解，也可通过无电沉积来形成金属层114，其中，层膜113可在第一沉积步骤期间或在填充通孔108的单一沉积步骤的第一阶段期间形成，特别是当金属化结构100的形貌较不重要时。
上面所公开的特定的实施例仅仅用于示意，因为可以用不同而又等效的方式来修改和实施本发明，而这些方式对于已从本说明中获益的本领域的技术人员而言是显而易见的。例如，上面提出的过程步骤可以用不同的顺序来进行。另外，除了下面的权利要求中说明的之外，并不欲对其中所示的构建或设计的细节作限制。因此，很明显，可以改变或修改上面所公开的特定的实施例，而所有此等变化都被认为是在本发明的精神和范围之内。因此，在此寻求如下面的权利要求的保护。

Claims (15)

1.一种在形成在基片上的图形化电介质107上形成金属层的方法，所述方法包括：
在至少暂时包含催化材料112的气态沉积环境下，在所述图形化电介质上沉积第一材料层109；及
将所述第一材料层109暴露于包含欲沉积金属的离子的电镀液，其中，搀入到所述第一材料层109中的所述催化材料112使得还原金属离子并在所述第一材料层上形成金属层的反应开始。
2.如权利要求1所述的方法，其中，所述催化材料112包含铂、钯、银、铜和钴中的至少一种。
3.如权利要求1所述的方法，其中，沉积所述第一材料层109包括通过使所述第一材料的原子以及，至少暂时地，催化剂的原子溅射离开靶来建立所述气态沉积环境。
4.如权利要求3所述的方法，其中，所述催化材料112基本上均匀地分布在所述靶中。
5.如权利要求3所述的方法，其中，所述催化材料112提供在所述靶的一个或多个不同部分上。
6.如权利要求1所述的方法，其中，沉积所述第一材料层109包括通过使所述第一材料的原子溅射离开靶并供应包含所述催化材料的前体，来建立所述气态沉积环境。
7.如权利要求1所述的方法，进一步包括调整所述气态沉积环境中所述第一材料与所述催化材料的原子比率。
8.如权利要求1所述的方法，其中，沉积所述第一材料层包括通过供应一种或多种前体气体来建立所述气态沉积环境，所述前体气体中的至少一种包含所述催化材料。
9.如权利要求8所述的方法，进一步包括通过控制供应所述包含催化材料的前体气体的流速和持续时间中的至少一项，来控制搀入到所述第一材料层中的催化材料112的量。
10.如权利要求9所述的方法，其中，所述包含催化材料112的前体气体是在沉积了预定厚度的所述第一材料层109之后供应的。
11.如权利要求6或9所述的方法，其中，所述包含催化材料的前体气体是在停止沉积所述第一材料层之后供应的。
12.如权利要求8所述的方法，其中，用数字控制方式连续供应至少两种不同的前体气体，来沉积所述第一材料层。
13.如权利要求1所述的方法，其中，所述第一材料层109包括阻挡层，所述阻挡层基本上防止所述金属扩散到由所述阻挡层所覆盖的基片部分内。
14.如权利要求1所述的方法，进一步包括通过电镀在所述金属层上形成第二金属层，其中所述金属层作为晶种层。
15.如权利要求1所述的方法，其中，所述金属层包含铜。
CNB2003801091597A 2003-01-23 2003-12-22 在图形化的电介质上形成包含催化剂的层膜的方法 Expired - Lifetime CN1320632C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10302644A DE10302644B3 (de) 2003-01-23 2003-01-23 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
DE10302644.4 2003-01-23
US10/602,192 2003-06-24

Publications (2)

Publication Number Publication Date
CN1742368A true CN1742368A (zh) 2006-03-01
CN1320632C CN1320632C (zh) 2007-06-06

Family

ID=32730566

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801091597A Expired - Lifetime CN1320632C (zh) 2003-01-23 2003-12-22 在图形化的电介质上形成包含催化剂的层膜的方法

Country Status (4)

Country Link
US (1) US6951816B2 (zh)
CN (1) CN1320632C (zh)
DE (1) DE10302644B3 (zh)
TW (1) TWI345591B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113273318A (zh) * 2018-10-16 2021-08-17 艾瑞科公司 用于直接连接到pcb的嵌入式ic芯片的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067295A1 (en) * 2003-09-25 2005-03-31 Dory Thomas S. Deep via seed repair using electroless plating chemistry
US7253104B2 (en) * 2003-12-01 2007-08-07 Micron Technology, Inc. Methods of forming particle-containing materials
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
US20090181526A1 (en) * 2005-03-30 2009-07-16 Tomohiro Okumura Plasma Doping Method and Apparatus
DE102006001253B4 (de) 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
CN102059942B (zh) * 2009-11-11 2013-05-29 比亚迪股份有限公司 一种混合动力驱动系统
US9435035B2 (en) 2010-01-15 2016-09-06 Byd Company Limited Metalized plastic articles and methods thereof
CN102071424B (zh) * 2010-02-26 2012-05-09 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
US9190319B2 (en) * 2013-03-08 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure
JP6139298B2 (ja) * 2013-06-28 2017-05-31 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969422A (en) 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US6461675B2 (en) 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
US6479902B1 (en) * 2000-06-29 2002-11-12 Advanced Micro Devices, Inc. Semiconductor catalytic layer and atomic layer deposition thereof
GB0025989D0 (en) * 2000-10-24 2000-12-13 Shipley Co Llc Plating catalysts
JP4083968B2 (ja) 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
US20020064592A1 (en) * 2000-11-29 2002-05-30 Madhav Datta Electroless method of seed layer depostion, repair, and fabrication of Cu interconnects
JP4905618B2 (ja) * 2001-05-31 2012-03-28 株式会社東芝 配線形成用材料、配線形成用スパッタリングターゲット、配線薄膜及び電子部品
US6824666B2 (en) * 2002-01-28 2004-11-30 Applied Materials, Inc. Electroless deposition method over sub-micron apertures
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113273318A (zh) * 2018-10-16 2021-08-17 艾瑞科公司 用于直接连接到pcb的嵌入式ic芯片的制造方法

Also Published As

Publication number Publication date
TWI345591B (en) 2011-07-21
US20040145062A1 (en) 2004-07-29
TW200422421A (en) 2004-11-01
DE10302644B3 (de) 2004-11-25
CN1320632C (zh) 2007-06-06
US6951816B2 (en) 2005-10-04

Similar Documents

Publication Publication Date Title
CN1320632C (zh) 在图形化的电介质上形成包含催化剂的层膜的方法
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US7737028B2 (en) Selective ruthenium deposition on copper materials
US5969422A (en) Plated copper interconnect structure
US5833820A (en) Electroplating apparatus
JP5503147B2 (ja) 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
US7279423B2 (en) Forming a copper diffusion barrier
US6492268B1 (en) Method of forming a copper wiring in a semiconductor device
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
JP2023182638A (ja) 銅配線のためのシード層
US6423201B1 (en) Method of improving the adhesion of copper
US7479687B2 (en) Deep via seed repair using electroless plating chemistry
CN1284203A (zh) 消除金属化学汽相淀积期间的边缘效应的方法
KR101098568B1 (ko) 패터닝된 유전체 위에 촉매 함유 층을 형성하는 방법
US20060063379A1 (en) Forming a combined copper diffusion barrier and seed layer
Gupta et al. Deposition technologies of materials for cu-interconnects
KR100735481B1 (ko) 구리 배선 구조 및 그 형성 방법
US7465652B2 (en) Method of forming a catalyst layer on the barrier layer of a conductive interconnect of a semiconductor device
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
WO2007078790A1 (en) Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070606

CX01 Expiry of patent term