TWI345591B - A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst - Google Patents

A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst Download PDF

Info

Publication number
TWI345591B
TWI345591B TW093101347A TW93101347A TWI345591B TW I345591 B TWI345591 B TW I345591B TW 093101347 A TW093101347 A TW 093101347A TW 93101347 A TW93101347 A TW 93101347A TW I345591 B TWI345591 B TW I345591B
Authority
TW
Taiwan
Prior art keywords
layer
deposition
catalytic material
barrier layer
deposited
Prior art date
Application number
TW093101347A
Other languages
English (en)
Other versions
TW200422421A (en
Inventor
Markus Nopper
Axel Preusse
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200422421A publication Critical patent/TW200422421A/zh
Application granted granted Critical
Publication of TWI345591B publication Critical patent/TWI345591B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1345591 玖、發明說明 【發明所屬之技術領域】 本發明大體上係有關製造積體電路之領域，更詳卞 之，係㈣藉由濕式化學沈積法（例如無電鑛覆）於圖案口化 介電質（例如溝槽與導孔）上形成金屬層。 【先前技術】 在積體電路中，通常以實質上為平面配置的方式，將 大量的電路元件（例如電晶體、電容器、電阻器等）形成於 適當基材内或形成於其;F· . 成基材上。由於積體電路的大量電路元 件及所需要的複雜佈局，通常可能I 收/ 、❷了此無法將個別電路元件的 電性連接建立在其上已製有電踗开 衣,％路7L件的相同層内，因此 要一或多個額外的“配線，，層（也稱為 W钓金屬化層）。此等 化層通常包括提供層内電性連接 ' 數個層間連接（也稱為導孔），苴 匕枯複 通稱為互連。 ”中此冬金屬線與導孔也可 使得電路元件的特徵尺寸不斷縮小， 1之付符疋曰日片區域的電路亓杜奴η ‘ 疋件數目（亦即封裝密度）也隨之 增加’所以需要甚至更Α量增加電性互連的數目， 期望的電路功能。因此，堆聂 # H u ρ ^ ^ 且金屬化層的數目可能會隨著 母…域的電路元件數目變大而增加。由 金屬化層需要解決極富挑戰性 雜料處报哭祕+ 4 ^，例如以鋁為主的複 雜微處理器所需要之達十二 電性可靠度，半導體屬化層的機械、熱與 丁守to I坆者逐漸以可容 恭古々 因此可減少互連尺寸的金屬來取代已為五：I“又、’ 代己為吾人所熟知的金屬 925】2修正版 5 ^45591 化金屬鋁。例如，銅為一般視為用以取代鋁之可行的候選 金屬，因為和鋁相比時，鋼具有較高的電遷移阻力及顯著 較低電阻率的較優異特性。儘管有這些優點，然而銅也會 ‘ 表現出與半導體設備中之鋼加工處理有關的若干缺點。舉 - 例而言，藉由已建立的沈積方法（例如化學蒸氣沈積（CVD) _. 及物理络氣沈積（PVD)) ’可能無法有效地將銅大量敷設至 基材上，且由於銅會形成非揮發性反應產物的特性，所以 ’ 藉由常用的非等向蝕刻步驟可能無法使銅有效地圖案化。鲁籲 因此，在製造含銅金屬化層的過程中，較佳為使用所謂的 金屬鑲嵌技術，其中先敷設介電層，然後使其圖案化以定 義溝槽與導孔，接著以銅填充這些溝槽與導孔。銅的另一 · 項主要缺點為在二氧化矽及其他介電材料中有容易擴散的 傾向。 · 由於接下來銅可能容易移動至敏感的半導體區域而顯 著改變其特性，因此需要使用所謂的阻隔材料，結合以銅 為主的金屬化作用，以實質上避免銅任意向外擴散至周圍φφ 的介電材料内。由於溝槽與導孔的尺寸一般接近大約 〇·1μιη的寬度或直徑，甚至很少有約5或更高的導孔縱橫 - 比，因此使阻隔層確實沈積在導孔與溝槽的所有表面上及 ： 接著在貧質上沒有空隙的情況下以銅填充已成為製造新式 積體電路的最大挑戰性問題之一。 目前，形成以銅為主的金屬化層係藉由使適當介電層 圖案化及藉由先進PVD技術（例如濺射沈積）沈積阻隔層 (例如由鈕及/或氮化钽所組成者）加以進行。對於在具有5 92512修正版 6 1345591 或甚至更高縱橫比的導孔内沈積10至5〇nm的阻隔層而 &，通常使用增強型濺射工具。此種工具係提供在標靶原 子濺射離開標靶之後，使該標靶原子之期望部分離子化的 可能性，藉此在某種程度上控制導孔内的底部覆蓋率及側 壁覆蓋率。之後’將銅填入導孔與溝槽内，其中已證實電 鍍為可行的處理技術，因為在所謂由下而上的方式（立係以 實質上無空隙的方式於底部開始填充開口）中，和cvd與 PVD的速率相比，電鐘能以古、士 b 乂间沈積速率填充導孔與溝槽。 -般而言，在電鑛金屬的過程中，在欲鑛表面與鑛覆溶液 之間必須施加外電場。心可使半導體製造用基材在限制 區域處（通常是該基材之周邊處）接觸，因此導電層會覆蓋 該基材及欲接受必須形成之金屬的表面。儘管之前沈積在 圖案化介電質上的阻隔層可作為現行分布層，然而目前證 明鐘於結晶性、均勻性盘Π,. ^ . 』Γ生與附者特性，在後續電鍍製程中需 :::的銅晶種層以獲得具有所需電性和機械性質的銅溝
Mn^ T B i係藉使用實質上與用於沈積阻隔 層相同的處理工具之濺射沈積加以敷設。 ^於未來裝置世代之ϋ1μ1Ώ及更小的導孔尺寸而言， 賤射沈積可能會變成一項的…度之超薄金屬層的 具的覆蓋率特性二制因*，因為上述先進濺射工 法進-步地料，此種改良 ^兄下了叱無 別是晶種層的沈積可能“ 疋間早的開發而已。特 行，這裡的晶C用pvd的簡單方法加以進 改—不同於阻隔層“只，，要求充分及 92512修正版 7 1345591 rt* 7L· 王覆二開口之内表面一在某種程度上會決定下列電鐘製 程的均勻性。此外，當製造適合作為阻隔層之超薄層的 PVD技術用於形成晶種層時，可能會導致電阻增加，而降 低後續電鍍製程的初始沈積速率。 在印刷線路板工業中，無電銅沈積常用於一般非導電 圖案化結構上形成銅層。此無電沈積需要鑛覆溶液中所含 試劑的化學反應之活化起始作用，以還原銅並於基材上沈 積銅層。該起始作用可藉由催化材料，或者藉由如目前用 於印刷線路板之含有膠體的鍍覆溶液加以完成。雖然含有 膠體的錢覆溶液可成功地應用於塗覆具有數十叫之導孔 的印刷板’但由於下列原因，所以此沈積方法相當不適合 複雜積體電路的金屬化層。膠體鍍覆溶液容易形成具有大 何能遠超過重要電路特徵尺寸的聚集物。此外’鐘銅的 附者性質不符合半導體工業的要求’因為過量的銅通常藉 :化學機械研磨加以移除，此研磨需要高度機械安定性及 =鄰接材料㈣相當程度的銅附著力。因此，聚集物的 而m便其尺切料在臨界值以下，仍會降低附著力， :“吏鋼線及導孔承受更大的電遷移效應，使得結果 不為吾人所期望。 效形因此吾人希望提供藉由無電沈積能有 ==層(例如銅及/或銅合金層)之技術，藉此避免或 夕^或多項以上所確認的問題。 【發明内容】 本七明大體上係針對藉由無電链覆沈積於圖案化結構 92512修正版 8 1345591 CVD'PVD或ALD所完成的‘‘乾式 礼式沈積之具有潛力的選擇 時的任何半導體裝置。此外，士政 z丄人 此外’本發明也可結合銅以外的金 屬（例如銅合金、錫、糾莖、^ 、一 场鉛專）加以應用。因此，本發明不應 視為限於本文中所揭示的任何 ^ J特疋具體貫例，除非此等限 制為後附申請專利範圍中所明確提出者。 現在將參考第la5 £ 至1c 2和3圖，更詳細說明本發明 之另外的例示具體营你丨。力货 貫1〗在第1 a圖_，金屬化結構丨〇〇 包括具有其上方形成篦一公， 心攻弟"電層1 〇2 (此介電層包括由例 如含有銅的金屬區域103所叙成之金屬線ι〇4)的基材 101、第Ρ且隔層105及第二阻隔層1〇6。金屬線⑽僅說 明代表金屬鑲嵌結構中的典型级 主、，，。構然而，金屬線1 〇4可 代表需要形成連接至電路元件本身之導孔或溝槽的任何電 =件。第一介電層1〇7 (例如包括二氧化矽或低让材料） 係形成於第一介電居卜，甘土 丨冤層102上，其中連接至金屬區域103之 導孔108係形成於當-介雷爲ιλ， 取於弟一；丨包層107内。阻隔層1〇9係形 於介電層107上及導孔1〇8的 鬥录面區域110上。阻隔厗 109可包括一或多個子層，以提供所需之阻隔與附著特曰 性。例如’阻隔層109可包括具有厚度能確實 面區域110,特別是導孔108之底部轉 表 或氮化鈕層。 “轉角ill處的钽層及， 阻隔層1〇9包括至少位於面向離開表面區域η 面部分的催化材料1 1 2，盆中役摇外拙 π抖112 -中遠擇㈣化材料以便能起始 用方；沈積後續今屆成 石译薄 之間的化學含的金屬鹽與還原劑 丁反應U如下。在藉由無電鎮覆沈積 92512 特 12 1345591 要阻隔層109上的催化姑 材枓112之連續層，因此在草一且 體貫例中催化材料1 i 2 Α、+ 4 ρ H 停止沈積阻隔層109之 後直接進盯而不需費心、.主 · '月洗（PUrglng)製程艙201或甚至使 用另一個沈積器。在供旛人姐π佐王使 在供應3催化劑之前驅物期間可建立適 备的屋力及/或溫度條杜，彳 又條件，或可在阻隔物沈積
催化劑之前驅物之前加以㈣。““ ^£· S 乂調正由於僅需要微量的催化劑 112,因此沈積時間可在大約…〇秒的範圍"如， :有大約5至15%，在某些具體實例中為大約1〇%之催化 材科U2對於下層材料（如阻隔層1〇9)的表面覆蓋率可足 以，於後續鐘覆製程中所需的活化特性。選擇含催化劑 之剛驅物的量以獲得期望的表面覆蓋度。 在其他具體實例中，催化材料112可形成為實質連續 層並因此可形成阻隔層1G9的表面部分。#催化材料表現 出對於阻隔層109上所形成之金屬的較優異附著特性及/ 或阻隔特性時，此具體實例可能較為有利。 在其他具體實例中，關於不產生粒子的層沈積均勻性 及其電阻率的限制可能無法有效滿^金屬化結肖⑽的各 種形貌以及在銅金屬線中常用來作為阻隔層#某些阻隔材 料（例如氮化钽）。在這些情形中，由於甚至在高縱橫比的 導孔中，在貫質上不產生任何粒子的情況下，能生長具有 優異均勻性的薄膜，因此原子層沈積（ALD)技術可代表較 優異的候選技術，上述粒子係由於CVD中所使用的反應氣 體互混而以別的方式產生。此外，ALD與電漿增強型ald 由於其製程的數位性質（digital nature)因此能使層厚度控 92512修正版 15 1345591 氣體以外，可選擇製程參數來進行阻隔層109的沈積製 程’以獲得較優異的製程性能及/或阻隔層1 09的強化特 性。攙入催化劑的沈積時間可在大約1 〇至3 〇秒的範圍。 參考第3圖說明其他具體實例’其中藉由物理蒸氣沈 積（PVD)(例如濺射沈積）形成阻隔層1 〇9與催化材料。在第 3圖中，濺射沈積器300包括含有出口 3 〇2及入口 307的 製程艙301’該出口連接至適當泵源（未圖示），而該入口連 接至則驅物氣體與載體氣體源（未圖示）。基材座3 〇 4係配 置在離子化構件303下游，配置此構件以便使原子離子化 並將其導向安裝在基材座304上之基材，該基材座係電性 連接至接地電位。電漿激發構件3 〇6係位於濺射標靶3〇5 附近，在某一具體貫例中此標靶係由含有阻隔材料（例如钽 的成分3 0 8所組成，其中分布於該標靶内的是催化材料3 〇 9 (例如鉑、鈀等）。阻隔材料3〇8與催化劑3〇9之間的比可 在大約1 00 : 5的範圍。可使催化劑3〇9至少在標靶 的表面部分處實質上均句地分布，其中術語“均勻分布，，係 涉及標托305的整體規模並用來敘述催化_子的實質均 勻釋出’換言之對於已知一組操作條件的錢射沈積器则 而言，滅射離開標乾305的催化劑原子實質上為固定數 目。因此’只要已知沈積器之操作條件的賤射 不變，便可連續或以離散量提供催化材料309,而其中在 已知沈積器之操作條件的沈藉f 卞旳沈積環i兄中的催化劑原子分 由標靶305中的阻隔材料3 y甘仙目_ 一 /崔化材枓309的比所決定。 在其他具肢貫例中，標靶3〇5 田浪^材料308所組 925]2修正版 17 1345591 成的一或多個部分及催化紝 材枓所組成的一或多個部分 所形成，其中一或多個p且 夕回阻隔材料部分308及一或多個催仆 材料部分309的表面稽吐者奸， $ 槓比只質上會決定藉轟擊標靶305所 釋出的政射原子比。於—具體實例中’可將催化材料3〇9 配置在實質上為圓盤形標乾305的周《，可操作可能結合 有磁鐵配件(未圖示)之電毁激發構件306,以調整擊中標靶 3 0 5周邊的粒子量，葬此恤庄丨仰 : 猎此控制釋出催化材料3〇9的量。 另一具體實例中，標說、 苗 標乾305可包括可控制遮罩（未圖示）， :-5夕固邠分的催化材料來調整釋出催化原子 的里。 :瞭解沈積器300僅為說明性質，因此可 :二IT:器。例如，可將某些…射器裝上空心陰 盾八中形成該陰極（亦即標乾）以獲得接近基材座304 型的晦準儀配置在桿二’可將任何類 標…實質上材座3°4之間’以達到使 槽之電路形貌的基材有高縱橫比的導孔與溝 309 。在吳些濺射器中，可將催化材料 結構簡化至更少或甚至藉此使標乾305的 料3〇9。在1他娘射。。^乾305之中不需要任何催化材 3〇9被h /、 可將阻隔材料308與催化材料 的配置二用於產生電漿的對應線圈上。關於催化材料309 提出=:準:應用如以上參考第3圖所示一所 在操作過程中，嘴致制&心 凋正衣私麥數（例如供應至電漿激發構 925丨2修正版 18 1345591 或畫巴的hfac錯合物達到大約2至1 0秒之範圍内的時間間 隔’而對於用以沈積催化物309之類似ALD的方法而言， 其時間間隔大約為10至30秒，其中製程艙301中的壓力 係適當維持在大約〇. 1 5 Torr之含催化劑之前驅物的蒸氣 壓以下。於一具體實例中，利用已建立的製程參數進行阻 隔層109的沈積，直到獲得期望的組成及厚度為止，以確 保阻隔層1 09所要求的特性和品質。之後，添加含有催化 劑之前驅物，以實質上在阻隔層丨〇9的表面處形成部分 11 2 ’藉此保持層1 〇9的阻隔特性。 應注意的是不應將本發明限制在以鈕層、鈦層、氮化 鈕層或氮化鈦層作為阻隔層109，而可和現行與未來金屬 化結構所需要的任何適當層或層堆疊一起應用。根據所需 的沈積方法，可使用包含催化劑及/或含催化劑之前驅物的 適當滅射標b在某些情形中’可能方便或需要將阻隔層 1 09的沈積分成兩個或更多個沈積步驟，其取決於阻隔層 堆疊的複雜性而定，以致於只需要使最終沈積步驟適合^ 催化材料添加至阻隔層1〇9即可。在其他具體實例中，可 考慮將適合進行催化材料沈積者作為包括—或多個形成阻 隔層⑽之步驟的對應形成順序之最終步驟，該阻隔層實 質上在表面區域中含有催化材料112。於一特定具體實例 中：沈積催化材料以形成催化部分112的最終步驟係於與 形成阻1 09或其部分之先前步驟相同的製程驗中進 行:而不需破壞其真^例如，#沈積室包括電I激發構 件k ’此通常為濺射沈積 '電漿增強型cvd及電漿增強型 92512修正版 20 1345591 ALD的情形，可建立含有催化劑的電襞環境，而阻隔層ι〇9 可能會“摻雜’’催化劑，其中，例如可藉由電浆特性及電漿 與基材之間所施加的偏壓來控制催化劑離子的量及/或滲 入深度。用這種方法’可以以可控制的深度將期望量的催 化劑攙入阻隔層109中，如此可能有利於具有i〇nm或甚 至更j的阻隔層尽度之南度複雜的金屬化結構。藉由控制 攙入催化劑的量及/或深度，層1〇9的阻隔與附著性質可實 質上不受負面影響。 取決於形成阻隔層109的處理順序，在某些具體實例 中，可能適合結合兩個或更多個上述沈積技術（亦即cVD、 ALD及PVD)，其中，在一或多個此等沈積技術中，可用 如上述之方法形成催化部分112。 參考第lb圖，金屬化結構丨00包括金屬層丨丨3 (例如 銅層）’此金屬層於一特定具體實例中作為後讀沈積製程之 晶種層。藉由使金屬化結構i 00與含有欲沈積之金屬鹽及 還原劑的電解質浴（未圖示）接觸之無電沈積形成金屬層 113。例如，對於銅層而言，可使用目前有效及認可的浴组 成物’如銅、EDTA、NaOH和HCHO ’或是銅、酒石酸钟 鈉、NaOH、HCHO。由於阻隔層109中的催化部分112， 因此會自動起始沈積反應並導致具有較優異結晶度的高均 勻性金屬沈積。可藉由調整金屬化結構1 〇〇與電解質浴接 觸的時間間隔而容易地控制金屬層113的厚度。和用以形 成例如高縱橫比的導孔中之銅晶種層的習知沈積方法（例 如激射沈積或CVD)相比，可藉由無電鍍覆獲得顯著較高 21 925丨2修正版 1345591 的沈積速率，同時還能提供實際使用濺射沈積所難以達到 的高均勻度。 為了使金屬層11 3的形成製程最佳化，可進行複數個 測試運轉以決定阻隔層1〇9中能導致金屬層113之期望均 勻度和品質的快速反應之催化劑材料112的適當劑量和種 類。例如，如參考第la圖所指定之層1〇9中鉑和阻隔材料 的比，能在0.1 μηι直徑或更小及丨μπι或甚至更大深度的 ·· 導孔内部，以大約5至20秒的時間間隔，形成具有厚度在 大約2至50 nm之範圍内的銅層。 ·· 第圖係概要表示藉由金屬電鍍填充導孔1〇8而在結 構1 〇〇的表面上形成過量金屬層Π4之後的金屬化結構 1〇〇可藉由已建立之“由下而上，，的電鍍沈積技術完成此金 屬填充製程，#中該金屬化結構1〇〇係置入可含有適當添 加劑以確保高度保形沈積金屬而實質上在導孔ι〇8中沒有 空隙和接縫的電鍍浴（未圖示）中。由於層113所提供的實 貝均勻厚度及藉此得到的電流分布’目此作為晶種層之金 屬層113甚至可提高電鍍製程的填充能力。接著可藉由任 何適當方法(例如CMP)移除過量金屬層】14，苴中和藉由 滅射沈積於高縱橫比的導孔中所形成的晶種層相比二於 =層"3的改良特性’因此填入導孔ι〇8之金屬的機械 …可展現出與不含電化學形成晶種層之習知金屬化順 序大體上相同的品質’或甚至可顯示出較優異的安定性。 如先前所指’可調整阻隔層1〇9中催化層部分ιΐ2的形成， 以便於CMP製程及任何後續製程步驟期間實質上不會減 925丨2修正版 22 ^591 損阻隔層1 09的附著性質。 儘官上述例示具體實例涉及藉使用金屬層】丨3作為曰—曰 種層之電鍍製程形成金屬化結構，由於 : 的“由下而上，，技術，因此特別有利於具有深次微 的先進微結構，但應瞭解亦可藉由無電沈積形成金屬層 114’其中層113可在第一沈積步驟期間或是在用以填充導 孔1 08之早一沈積步驟的第—階段時，特別是當金屬化結 構100的形貌較不嚴格要求時形成。 ° 以上所揭示之特定具體實例僅作為說明之用，如同孰 習此項技術者所顯而易見，本發明可用不同但卻等效的 式加以修飾及實施，而得到本文中所教示的效益。例如， 上述製程步驟可以不同順序加以實施。此外’除了下列申 請專利範圍所述者以外，並不希望限制本文中所示之架構 或設計的細節。因此顯而易見以上所揭示之特定具體實例 Ζ加以改變或修飾，且此等變化全部均視為
•I 疇與精神的範圍内。故太令祕尹+ 乾 “ 固門故本文所尋求之保S範圍係如下列申 6月專利範圍所提出者。 【圖式簡單說明】 參考說明書之敘述並結合附圖可瞭解本發明，附圖中 相同的參考數字等同於相同的元件，其中： 在各I:'至】C圖係概要表示根據本發明之例示具體實例 衣造階段期間之含銅金屬化結構的橫剖面圖； 第2圖係概要圖示f v η —、A τ。 可用w斤 〇之沈積器，此沈積器 /、如第]a至丨c圖所示之金屬化結構丨及 925]2修正版 23 1345591 t 蠓 第3圖係概要描繪pvD沈積器，此沈積器係適當配備 以形成用於形成第】固^ ra 至1 c圖所不之金屬化結構的催化材 料層。 儘管本發明之特定具體 以表示並於本文中詳細敘述 式。然而，應瞭解本文中特 本發明限制在已揭示的特定 如後附申請專利範圍所界定 内的所有修飾、等效及替代 實例係已利用圖式中的實例加 ’但仍容許各種修飾及替代形 定具體實例之敘述並非用來將 形式上’相反地，應涵蓋落入 之本發明的精神與範疇之範圍 方案。
925] 2修正版 24

Claims (1)

1345591 3年 > 月曰修正本 附件3 拾、申請專利範圍： 1. 一種於基材上所形成的圖案化介電質上形成金屬層之 方法’該方法包括： 在氣態沈積氣氛下’於該圖案化介電質上沈積第— 材料層，該氣態沈積氣氛至少暫時性地包含催化材料· 使該第一材料層與包含欲沈積之金屬離子的鍍覆 谷液接觸，其中攙入該第一材料層之該催化材料係起始 還原金屬離子的反應並於該第一材料層上形成金屬層: 及 s * 形成第二金屬層於該金屬層上，其中該金屬層係 作為種晶層D 如申明專利fc圍第！項之方法，其中，該催化材料包括 鉑、鈀、銀、銅及鈷的其中至少一種。 3. 如申請專利範圍第 法’其中，沈積該第-材料 丨曰匕《由使該第-材料的原子與至 .化劑原子濺射離開庐使催 一“宙 以形成該氣態沈積氣氛。 4. 如申请專利範圍 ^ . ,, . v 項之方法，其中，該催化材料係實 質上均勻分布於該標靶中。 1 5. 如申請專利範圍第 置於該標靶之&，其中，該催化材料係設 或多個相異部分上。 6. 如申請專利範圍第 層包括藉由使該 方法，其中，沈積該第一材料 含有該催化材料之，。枓的原子濺射離開標靶及供應 7. 如申請專利範圍^ %物’以形成該氣態沈積氣氛》 項之方法，復包括調整該氣態沈積 92512修正版 26 1345591 弟W1U1347號导利甲請索 99年12月17日修正替換頁' 氣氛中該f一材料與該#化材料的原子的比_ 8.如申請專利範圍第1項之方 " a A ^ 万法，其中，沈積該第一材料 曰由供應-或多種前親物氣體以形成該氣態沈 積氣氛，藉此該前驅物氣體之其中至少—種包含該催化 材料。 9. 如申請專利範圍第8項之方法，復包括藉由控制供應該 • +有催化材料之前驅物氣體的流速及供應時間的其中 至乂項，以控制攙入該第一材料層之催化材料的量。 10. 如:請專利範圍第9項之方法，其中，該含有催化材料 之前驅物氣體係於沈積預定厚度之該第一材料層之後 供應.。 11.如申請專利範圍第9或6項之方法，其中，該含有催化 材料之前驅物氣體係於停止沈積該第一材料層之後供 應。 修12.如申請專利範圍第8項之方法，其中，以數位控制方式 連續供應至少兩種相異的前驅物氣體，以沈積該第一材 料層。 13. 如申請專利範圍第1項之方法，其中，該第一材料層包 括阻隔層，該阻隔層係實質上防止該金屬擴散至由該阻 隔層所覆蓋的基材部分内。 14. 如申請專利範圍第1項之方法，其中，藉由電鍍形成該 第二金屬層》 15. 如申請專利範圍第丨項之方法，其中，該金屬層包括銅。 16. ~種形成金屬化層之方法，包括： 27 92512修正版 第93101347號專利申請案 99年12月17日修正替換頁 藉由化學蒸氣沈積、物理蒸氣沈積、原子層沈積及 電聚處理之其中至少一種，於圖案化結構的表面部分上 沈積催化材料； 藉使用鍍覆溶液之無電鍍覆沈積於該圖案化結構 上形成金屬層，其中該催化材料係起始該鍍覆溶液之試 劑之間的反應；及 形成第二金屬層於該金屬層上’其中該金屬層係 作為晶種層。 =申-月專利範圍第16項之方法’復包括於該圖案化結 構上沈積阻隔層。 18.如申請專利範圍第17項之方法丹〒β 由與該催化材料相同的沈積技術加以沈積。 19·如申請專利範圍第18項之方 i 由< —a ，、甲，該阻隔層係H ::錢積加以沈積’藉此至少在該阻隔層沈積海 ' 子在含有該催化材料之前驅物。 20.如申請專利範圍第18項之方法，其中 由減射/尤積加以沈積，藉此使至少部分 該催化材料。 刀 ，該阻隔層係藉 的濺射標乾包括 . 圍第2。項之方法’其中，藉由選擇控 成該催化材料的密度及控制由催化材料所力 部分的暴露表面積之其中至少—項，以調整 射沈積％境令的阻隔材料原 22·如申請專利範圍…之方法、催二材❹^ 由淹射沈積加以沈積，藉此含有41:阻隔層係: 令这催化材料之前驅物 92512修正版 28 1345591 第93101347號專利申請案 99年12月17曰修正替換^ 體係於沈積該阻隔層期間供應。 23.如申請專利範圍第18項之方法，其中，該阻隔層係藉 由原子層沈積加以沈積’藉此至少在該阻隔層沈積結束 時’存在含有該催化材料之前驅物。 24.如申請專利範圍第17項之方法，其中，該催化材料係 於沈積該阻隔層之後沈積。 鲁25.如申請專利範圍第24項之方法，其中，該催化材料係 於不破壞在沈積該阻隔層期間所建立之真空的情況下 沈積。
29 92512修正版
TW093101347A 2003-01-23 2004-01-19 A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst TWI345591B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10302644A DE10302644B3 (de) 2003-01-23 2003-01-23 Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
US10/602,192 US6951816B2 (en) 2003-01-23 2003-06-24 Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst

Publications (2)

Publication Number Publication Date
TW200422421A TW200422421A (en) 2004-11-01
TWI345591B true TWI345591B (en) 2011-07-21

Family

ID=32730566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093101347A TWI345591B (en) 2003-01-23 2004-01-19 A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst

Country Status (4)

Country Link
US (1) US6951816B2 (zh)
CN (1) CN1320632C (zh)
DE (1) DE10302644B3 (zh)
TW (1) TWI345591B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067295A1 (en) * 2003-09-25 2005-03-31 Dory Thomas S. Deep via seed repair using electroless plating chemistry
US7253104B2 (en) 2003-12-01 2007-08-07 Micron Technology, Inc. Methods of forming particle-containing materials
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
US20090181526A1 (en) * 2005-03-30 2009-07-16 Tomohiro Okumura Plasma Doping Method and Apparatus
DE102006001253B4 (de) * 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
CN102059942B (zh) * 2009-11-11 2013-05-29 比亚迪股份有限公司 一种混合动力驱动系统
US9435035B2 (en) 2010-01-15 2016-09-06 Byd Company Limited Metalized plastic articles and methods thereof
CN102071424B (zh) * 2010-02-26 2012-05-09 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
US9190319B2 (en) * 2013-03-08 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure
JP6139298B2 (ja) * 2013-06-28 2017-05-31 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
US20200120811A1 (en) * 2018-10-16 2020-04-16 Averatek Corporation Method of manufacture for embedded ic chip directly connected to pcb
JP7492969B2 (ja) 2019-02-21 2024-05-30 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969422A (en) 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US6461675B2 (en) 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
US6479902B1 (en) * 2000-06-29 2002-11-12 Advanced Micro Devices, Inc. Semiconductor catalytic layer and atomic layer deposition thereof
GB0025989D0 (en) * 2000-10-24 2000-12-13 Shipley Co Llc Plating catalysts
JP4083968B2 (ja) 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
US20020064592A1 (en) * 2000-11-29 2002-05-30 Madhav Datta Electroless method of seed layer depostion, repair, and fabrication of Cu interconnects
JP4905618B2 (ja) * 2001-05-31 2012-03-28 株式会社東芝 配線形成用材料、配線形成用スパッタリングターゲット、配線薄膜及び電子部品
US6824666B2 (en) * 2002-01-28 2004-11-30 Applied Materials, Inc. Electroless deposition method over sub-micron apertures
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film

Also Published As

Publication number Publication date
CN1742368A (zh) 2006-03-01
US20040145062A1 (en) 2004-07-29
US6951816B2 (en) 2005-10-04
DE10302644B3 (de) 2004-11-25
CN1320632C (zh) 2007-06-06
TW200422421A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
TWI345591B (en) A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US7737028B2 (en) Selective ruthenium deposition on copper materials
TWI443233B (zh) 利用直接銅電鍍方式製造電子裝置之方法
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
US7622382B2 (en) Filling narrow and high aspect ratio openings with electroless deposition
US6284652B1 (en) Adhesion promotion method for electro-chemical copper metallization in IC applications
JP2004531053A (ja) 銅バイアにおける高抵抗バリア原子薄層
KR101581050B1 (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
US20070066081A1 (en) Catalytic activation technique for electroless metallization of interconnects
EP0818817A2 (en) Aluminium hole filling using ionized metal adhesion layer
JP4339152B2 (ja) 配線構造の形成方法
JP2023182638A (ja) 銅配線のためのシード層
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
TWI223867B (en) Method for forming a metal interconnect on a substrate
US7479687B2 (en) Deep via seed repair using electroless plating chemistry
WO2002017388A2 (en) Method of improving the adhesion of copper
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
JP3820329B2 (ja) 半導体基板のめっき方法
JP5214092B2 (ja) 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
TWI320063B (en) Method and system for forming a variable thickness seed layer
JP2001015517A (ja) 半導体装置及びその製造方法
US7238617B2 (en) Method for fabricating semiconductor device to minimize terminal effect in ECP process
JP2001144089A (ja) 半導体装置の製造方法
TW200915486A (en) Method of forming a metal wiring

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees