CN106098711A - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN106098711A
CN106098711A CN201610268560.4A CN201610268560A CN106098711A CN 106098711 A CN106098711 A CN 106098711A CN 201610268560 A CN201610268560 A CN 201610268560A CN 106098711 A CN106098711 A CN 106098711A
Authority
CN
China
Prior art keywords
layer
perforation
laser
wafer encapsulation
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610268560.4A
Other languages
English (en)
Inventor
李士仪
温英男
刘建宏
姚皓然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN106098711A publication Critical patent/CN106098711A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electromagnetism (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种晶片封装体及其制造方法。晶片封装体包含：一晶片，具有一导电垫、以及相对的一第一表面与一第二表面，其中导电垫位于第一表面下；一激光阻挡层，位于第一表面上并覆盖该导电垫；一第一穿孔，自第二表面朝第一表面延伸，并暴露激光阻挡层；一绝缘层，位于第二表面下与第一穿孔中，且绝缘层具有相对于第二表面的一第三表面；一第二穿孔，自第三表面朝第一表面延伸，并通过第一穿孔以暴露激光阻挡层；以及一导电层，位于第三表面下并延伸至第二穿孔中接触激光阻挡层。本发明不仅能够节省制程的时间与机台的成本，还可提升晶片封装体侦测时的准确度。

Description

晶片封装体及其制造方法
技术领域
本发明是有关一种晶片封装体及其制造方法。
背景技术
指纹感测装置(finger print sensor)或射频感测装置(RF sensor)需利用平坦的感测面来侦测信号。若感测面不平整，会影响感测装置侦测时的准确度。举例来说，当指头按压于指纹感测装置的感测面时，若感测面不平整，将难以侦测到完整的指纹。
此外，上述的感测装置在制作时，会先于晶圆中形成硅穿孔(ThroughSilicon Via；TSV)，使焊垫从硅穿孔裸露。接着，会以化学气相沉积法(Chemical Vapor Deposition；CVD)在焊垫上与硅穿孔的壁面上形成绝缘层。之后，还需通过图案化制程于焊垫上的绝缘层形成开口。一般而言图案化制程包含曝光、显影与蚀刻制程。在后续制程中，重布线层便可形成在绝缘层上并电性连接绝缘层开口中的焊垫。
然而，化学气相沉积与图案化制程均需耗费大量的制程时间与机台的成本。
发明内容
本发明的一态样提供一种晶片封装体，包含：一晶片，具有一导电垫，以及相对的一第一表面与一第二表面，其中导电垫位于第一表面；一激光阻挡层，位于第一表面上并覆盖该导电垫；一第一穿孔，自第二表面朝第一表面延伸，并暴露激光阻挡层；一绝缘层，位于第二表面下与第一穿孔中，且绝缘层具有相对于第二表面的一第三表面；一第二穿孔，自第三表面朝第一表面延伸，并通过第一穿孔以暴露激光阻挡层；以及一导电层位于第三表面下并延伸至第二穿孔中接触激光阻挡层。
根据本发明部分实施方式，还包含：一保护层，位于第三表面与导电层下，保护层具有一开口暴露出导电层；以及一外部导电连结，位于开口中并接触导电层。
根据本发明部分实施方式，第二穿孔的孔径小于第一穿孔的孔径。
根据本发明部分实施方式，导电层包含一晶种层以及一金属层。
根据本发明部分实施方式，第二穿孔的一孔壁为一粗糙面。
根据本发明部分实施方式，激光阻挡层的材质为铜。
根据本发明部分实施方式，激光阻挡层的厚度为3微米至20微米。
根据本发明部分实施方式，绝缘层的材质为环氧树脂。
根据本发明部分实施方式，导电层在绝缘层的第三表面下的厚度大于导电层在第二穿孔的一孔壁上的厚度。
根据本发明部分实施方式，导电层在第二穿孔的孔壁上的厚度大于导电层在激光阻挡层下的厚度。
本发明的另一态样提供一种晶片封装体的制造方法，包含下述步骤：提供一晶圆，晶圆包含一导电垫、以及相对的一第一表面与一第二表面，其中导电垫位于该第一表面下；接着形成一激光阻挡层于第一表面上并覆盖导电垫，之后再形成一支撑件于第一表面上并覆盖激光阻挡层；然后形成一第一穿孔自第二表面朝第一表面延伸，以暴露激光阻挡层，并形成一绝缘层于第二表面下并填满第一穿孔，其中绝缘层具有相对第二表面的一第三表面；再使用一激光移除部分绝缘层以形成一第二穿孔，其中激光通过第一穿孔并停止于激光阻挡层；最后形成一导电层于第三表面与第二穿孔中的激光阻挡层下。
根据本发明部分实施方式，还包含：形成一保护层于绝缘层的第三表面与导电层下；以及图案化保护层以形成一开口暴露导电层。
根据本发明部分实施方式，还包含形成一外部导电连结于开口中并接触导电层。
根据本发明部分实施方式，还包含移除支撑件，并沿着一切割道切割晶圆、绝缘层与保护层，以形成一晶片封装体。
根据本发明部分实施方式，使用激光移除绝缘层时，激光对准第一穿孔。
根据本发明部分实施方式，形成导电层的步骤包含先形成一晶种层于第三表面下与第二穿孔中，接着形成一金属层于晶种层下。
根据本发明部分实施方式，以电镀形成激光阻挡层。
根据本发明部分实施方式，以印刷、涂布形成绝缘层。
根据本发明部分实施方式，形成支撑件于第一表面上后，还包含研磨晶圆的第二表面。
根据本发明部分实施方式，形成绝缘层于第二表面下并填满第一穿孔的步骤包含涂布、压印、制模或研磨绝缘层的第三表面。
本发明不仅能够节省制程的时间与机台的成本，还可提升晶片封装体侦测时的准确度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：
图1绘示根据本发明部分实施方式的一种晶片封装体的俯视图；
图2绘示根据本发明部分实施方式中，图1的晶片封装体沿线段A-A的剖面图；
图3绘示根据本发明部分实施方式中，图2的晶片封装体的局部放大图；
图4绘示根据本发明部分实施方式中晶片封装体的制造方法流程图；以及
图5A-5H绘示本发明部分实施方式中，图2的晶片封装体在制程各个阶段的剖面图。
其中，附图中符号的简单说明如下：
100：晶片封装体 140：导电层
110：晶片 142：晶种层
112：第一表面 144：金属层
114：第二表面 150：保护层
116：导电垫 152：开口
118：第一穿孔 160：外部导电连结
120：激光阻挡层 D1、D2：孔径
130：绝缘层 T1、T2、T3：厚度
132：第三表面 410～480：步骤
134：第二穿孔 500：晶圆
135：孔壁 510：支撑件
136：底部 520：切割道。
具体实施方式
将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。
请先参阅图1，图1绘示根据本发明部分实施方式的一种晶片封装体的俯视图，而图2绘示图1的晶片封装体沿线段A-A的剖面图。请同时参阅图1与图2，晶片封装体100包含一晶片110、一激光阻挡层120、一绝缘层130、一导电层140、一保护层150与一外部导电连结160。晶片110为一感测晶片，具有相对的一第一表面112与一第二表面114，其中第一表面112作为感测面。在本发明的部分实施例中，晶片110的材质为硅(silicon)、锗(Germanium)或III-V族元素，但不以此为限。一导电垫116位于晶片110的第一表面114下，激光阻挡层120位于第一表面114上并覆盖导电垫116。晶片的第二表面114具有一第一穿孔118自第二表面114朝第一表面112延伸，并暴露激光阻挡层120。
请继续参阅图1与图2，绝缘层130位于第二表面114上与第一穿孔118中，并覆盖在第一穿孔118中暴露出来的激光阻挡层120。其中，绝缘层130的材质为环氧树脂(epoxy)。绝缘层130还具有相对于第二表面114的一第三表面132，一第二穿孔134自第三表面132朝第一表面112延伸，且第二穿孔134通过第一穿孔118并暴露激光阻挡层120。其中此第二穿孔134为一激光穿孔，更详细的说，使用一激光贯穿第二表面114下以及第一穿孔118中的绝缘层130，以形成第二穿孔134，而激光阻挡层120作为激光的终点。通过激光的使用，第二穿孔134的孔径D2可小于第一穿孔118的孔径D1，对于微小化设计有所助益。
在本发明的部分实施例中，激光阻挡层120的材质可选用能阻挡激光的导电材料，例如铜。此外，激光阻挡层120还需具有足够的厚度以阻挡激光。在本发明的其他部分实施例中，激光阻挡层120在晶片110的第一表面112上的厚度为3微米至20微米。
请继续参阅图1与图2，导电层140位于绝缘层130的第三表面132上，且部分的导电层140位于第二穿孔134中，接触暴露于第二穿孔134中的激光阻挡层120。在本发明的部分实施例中，导电层140包含一晶种层142以及一金属层144，其中金属层144位于晶种层142下，且金属层144的厚度大于晶种层142。在本发明的其他部分实施例中，晶种层142与金属层144的材质为铜。保护层150位于绝缘层130的第三表面132与导电层140下，且保护层150具有一开口152暴露出导电层140。此外，外部导电连结160位于开口152中，并接触导电层140，外部导电连结160通过导电层140，激光阻挡层120电性连接至导电垫116。
在本发明的其他部分实施例中，外部导电连结160为焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。
在本发明的其他部分实施例中，晶片封装体100可以为指纹感测装置(finger print sensor)或射频感测装置(RF sensor)，但并不用以限制本发明。
图3绘示图2的晶片封装体100的局部放大图。如图2所示，在使用激光形成第二穿孔134时，激光阻挡层120作为激光的终点。虽有部分的激光阻挡层120被移除，但激光并无法贯穿激光阻挡层120。由于以激光形成第二穿孔134，第二穿孔134的孔壁135与底部136均为一粗糙面，且激光阻挡层120暴露于第二穿孔134的底部136。
在第二穿孔134形成后，接着形成导电层140于绝缘层130的第三表面132、第二穿孔134的孔壁135与底部136下，使得导电层140电性连接至激光阻挡层120。如前所述，导电层包含晶种层142与金属层144，例如先以物理气相沉积法形成晶种层142，再以电镀方式形成金属层144。因此，导电层140在绝缘层130的第三表面132下的厚度T1大于导电层140在第二穿孔134的孔壁135上的厚度T2，且导电层140在第二穿孔134的孔壁135上的厚度T2大于导电层140在第二穿孔134的底部136下的厚度T3。
请接着参阅图4，图4绘示根据本发明部分实施方式的晶片封装体的制造方法流程图。并同时参阅图5A-5H以进一步理解晶片封装体的制造方法，第5A-5H绘示图2的晶片封装体在制程各个阶段的剖面图。
请先参阅步骤410与图5A，提供一晶圆500，包含一导电垫116、以及相对的一第一表面112与一第二表面114，其中导电垫116位于第一表面112下。晶圆500意指切割后可形成多个图2的晶片110的半导体基板。
请继续参阅步骤420与图5B，形成一激光阻挡层120于第一表面112上并覆盖导电垫116，再形成一支撑件510于第一表面112上并覆盖激光阻挡层120。在此步骤中，可利用例如是溅镀(sputtering)、蒸镀(evaporating)、电镀(electroplating)或无电镀(electroless plating)的方式来形成激光阻挡层120。在本发明的部分实施例中，激光阻挡层120的材质为铜。而支撑件510可提供晶圆500支撑力，防止晶圆500在后续制程中因受力而破裂。在本发明的部分实施例中，在接合支撑件510与晶圆500后，可进一步研磨晶圆500的第二表面114，以减少晶圆500的厚度。
请继续参阅步骤430与图5C，形成一第一穿孔118自第二表面114朝第一表面112延伸，以暴露激光阻挡层120。形成第一穿孔118的方式例如可以是以微影蚀刻，但不以此为限。
请继续参阅步骤440与图5D，形成一绝缘层130于第二表面114下并填满第一穿孔118，其中绝缘层130具有相对第二表面114的一第三表面132。在此步骤中，印刷、涂布环氧树酯于晶圆600的第二表面114，而部分的环氧树脂会流入第一穿孔118中并填满第一穿孔118，以形成绝缘层130。在本发明的部分实施例中，在形成绝缘层130后，可依制程需求涂布、压印、制模或研磨绝缘层130的第三表面132，以减少绝缘层130的厚度。
请继续参阅步骤450与图5E，使用一激光移除部分的绝缘层130以形成一第二穿孔134，其中激光通过第一穿孔118并停止于激光阻挡层120。在此步骤中，激光对准第一穿孔118的位置发射，并贯穿第二表面114下与第一穿孔118中的绝缘层130。激光阻挡层120则作为激光的终点，使激光阻挡层120于第二穿孔134中暴露出来。由于激光对准第一穿孔118发射，因此第二穿孔134会通过第一穿孔118，或者说第二穿孔134被第一穿孔118环绕。
请继续参阅步骤460与图5F，形成一导电层140于第三表面132与第二穿孔134中的激光阻挡层120下。待第二穿孔134形成后，可先气相沉积一晶种层142覆盖绝缘层130的第三表面132、第二穿孔134的孔壁与第二穿孔133中的激光阻挡层120，接着使用化镀加电镀方式形成金属层144于晶种层142下。晶种层142除可提供导电功能外，另一重要目的是为提供后续电镀金属层144的成核层。在本发明的部分实施例中，晶种层142与金属层144的材质为铜。
请继续参阅步骤470与图5G，形成一保护层150于绝缘层130的第三表面132与导电层140下，并图案化保护层150以形成一开口152暴露导电层140。接着形成一外部导电连结160于此开口152中。可通过刷涂绝缘材料于绝缘层130的第三表面132与导电层140下，以形成保护层150。其中，绝缘材料可为环氧树脂。此外，部分的保护层150会填入第二穿孔134中，但未将第二穿孔134填满。接着，再图案化保护层150以形成开口152，使部分的导电层140从保护层150的开口152暴露出来后，再形成外部导电连结160于此开口152中。外部导电连结160可通过导电层140、激光阻挡层120与导电垫116电性连接。
在本发明的部分实施例中，可在形成保护层150后，即移除晶圆500的第一表面112上的支撑件510。在本发明的其他部分实施例中，可在形成外部导电连结160后，再移除晶圆500的第一表面112上的支撑件510。
最后请参阅步骤480与图5H，沿着一切割道520切割晶圆500、绝缘层130与保护层150，以形成一晶片封装体。沿着切割道520将晶圆500分割，以分离晶圆500上的多个晶片，形成如图2所示的晶片封装体100。
由上述本发明实施例可知，本发明具有下列优点。本发明的晶片封装体与其制备方法可省略已知化学气相沉积绝缘层与图案化绝缘层的制程。此外，使用激光还能缩小穿孔的孔径，对于微小化设计有所助益，进而节省制程的时间与机台的成本。且晶片的第一表面未经额外的加工，因此平坦性佳，可提升晶片封装体侦测时的准确度。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (20)

1.一种晶片封装体，其特征在于，包含：
晶片，具有导电垫、以及相对的第一表面与第二表面，其中该导电垫位于该第一表面；
激光阻挡层，位于该第一表面上并覆盖该导电垫；
第一穿孔，自该第二表面朝该第一表面延伸，并暴露该激光阻挡层；
绝缘层，位于该第二表面下与该第一穿孔中，该绝缘层具有相对于该第二表面的第三表面；
第二穿孔，自该第三表面朝该第一表面延伸，并通过该第一穿孔以暴露该激光阻挡层；以及
导电层，位于该第三表面下并延伸至该第二穿孔中接触该激光阻挡层。
2.根据权利要求1所述的晶片封装体，其特征在于，还包含：
保护层，位于该第三表面与该导电层下，该保护层具有开口暴露出该导电层；以及
外部导电连结，位于该开口中并接触该导电层。
3.根据权利要求1所述的晶片封装体，其特征在于，该第二穿孔的孔径小于该第一穿孔的孔径。
4.根据权利要求1所述的晶片封装体，其特征在于，该导电层包含晶种层以及金属层。
5.根据权利要求1所述的晶片封装体，其特征在于，该第二穿孔的孔壁与底面为粗糙面。
6.根据权利要求1所述的晶片封装体，其特征在于，该激光阻挡层的材质为铜。
7.根据权利要求1所述的晶片封装体，其特征在于，该激光阻挡层的厚度为3微米至20微米。
8.根据权利要求1所述的晶片封装体，其特征在于，该绝缘层的材质为环氧树脂。
9.根据权利要求1所述的晶片封装体，其特征在于，该导电层在该绝缘层的该第三表面下的厚度大于该导电层在该第二穿孔的孔壁上的厚度。
10.根据权利要求1所述的晶片封装体，其特征在于，该导电层在该第二穿孔的孔壁上的厚度大于该导电层在该激光阻挡层下的厚度。
11.一种晶片封装体的制造方法，其特征在于，包含：
提供晶圆，该晶圆包含导电垫、以及相对的第一表面与第二表面，其中该导电垫位于该第一表面下；
形成激光阻挡层于该第一表面上并覆盖该导电垫；
形成支撑件于该第一表面上并覆盖该激光阻挡层；
形成第一穿孔自该第二表面朝该第一表面延伸，以暴露该激光阻挡层；
形成绝缘层于该第二表面下并填满该第一穿孔，其中该绝缘层具有相对该第二表面的第三表面；
使用激光移除部分该绝缘层以形成第二穿孔，其中该激光通过该第一穿孔并停止于该激光阻挡层；以及
形成导电层于该第三表面与该第二穿孔中的该激光阻挡层下。
12.根据权利要求11所述的晶片封装体的制造方法，其特征在于，还包含：
形成保护层于该绝缘层的该第三表面与该导电层下；以及
图案化该保护层以形成开口暴露该导电层。
13.根据权利要求12所述的晶片封装体的制造方法，其特征在于，还包含形成外部导电连结于该开口中并接触该导电层。
14.根据权利要求13所述的晶片封装体的制造方法，其特征在于，还包含：
移除该支撑件；以及
沿着切割道切割该晶圆、该绝缘层与该保护层，以形成晶片封装体。
15.根据权利要求11所述的晶片封装体的制造方法，其特征在于，使用该激光移除该绝缘层时，该激光对准该第一穿孔。
16.根据权利要求11所述的晶片封装体的制造方法，其特征在于，形成该导电层的步骤包含：
形成晶种层于该第三表面下与该第二穿孔中；以及
形成金属层于该晶种层下。
17.根据权利要求11所述的晶片封装体的制造方法，其特征在于，以电镀形成该激光阻挡层。
18.根据权利要求11所述的晶片封装体的制造方法，其特征在于，以印刷、涂布形成该绝缘层。
19.根据权利要求11所述的晶片封装体的制造方法，其特征在于，形成该支撑件于该第一表面上后，还包含：
研磨该晶圆的该第二表面。
20.根据权利要求11所述的晶片封装体的制造方法，其特征在于，形成该绝缘层于该第二表面下并填满该第一穿孔的步骤包含：
涂布、压印、制模或研磨该绝缘层的该第三表面。
CN201610268560.4A 2015-04-28 2016-04-27 晶片封装体及其制造方法 Withdrawn CN106098711A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562153987P 2015-04-28 2015-04-28
US62/153,987 2015-04-28

Publications (1)

Publication Number Publication Date
CN106098711A true CN106098711A (zh) 2016-11-09

Family

ID=57205097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610268560.4A Withdrawn CN106098711A (zh) 2015-04-28 2016-04-27 晶片封装体及其制造方法

Country Status (3)

Country Link
US (1) US9831185B2 (zh)
CN (1) CN106098711A (zh)
TW (1) TWI603407B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975398A (zh) * 2021-10-12 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其芯片封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355043A (zh) * 2007-07-26 2009-01-28 精材科技股份有限公司 电子元件封装体及其制作方法
US20090050996A1 (en) * 2007-08-24 2009-02-26 Xintec Inc. Electronic device wafer level scale packages and fabrication methods thereof
US8460971B2 (en) * 2010-05-06 2013-06-11 Ineffable Cellular Limited Liability Company Semiconductor device packaging structure and packaging method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079207A1 (en) * 2013-04-23 2016-03-17 PS4 Luxco S.a.r..L. Semiconductor device and method for manufacturing same
TWI525673B (zh) * 2013-10-08 2016-03-11 精材科技股份有限公司 晶圓級晶片封裝體的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355043A (zh) * 2007-07-26 2009-01-28 精材科技股份有限公司 电子元件封装体及其制作方法
US20090050996A1 (en) * 2007-08-24 2009-02-26 Xintec Inc. Electronic device wafer level scale packages and fabrication methods thereof
US8460971B2 (en) * 2010-05-06 2013-06-11 Ineffable Cellular Limited Liability Company Semiconductor device packaging structure and packaging method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975398A (zh) * 2021-10-12 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其芯片封装方法
CN114975398B (zh) * 2021-10-12 2023-08-01 盛合晶微半导体(江阴)有限公司 一种封装结构及其芯片封装方法

Also Published As

Publication number Publication date
TW201639053A (zh) 2016-11-01
TWI603407B (zh) 2017-10-21
US9831185B2 (en) 2017-11-28
US20160322305A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
US5194402A (en) Method of producing microsensors with integrated signal processing
US20050150683A1 (en) Methods of fabricating substrates and substrate precursor structures resulting therefrom
US9768067B2 (en) Chip package and manufacturing method thereof
US8450619B2 (en) Current spreading in organic substrates
CN105789172A (zh) 晶片封装体及其制造方法
US8546801B2 (en) Semiconductor apparatus manufacturing method and semiconductor apparatus
US9721911B2 (en) Chip package and manufacturing method thereof
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
CN106098711A (zh) 晶片封装体及其制造方法
CN106098639A (zh) 晶片封装体及其制造方法
US9799571B2 (en) Methods for producing integrated circuits with interposers and integrated circuits produced from such methods
CN103545277B (zh) 半导体封装件及其制法
JP5821284B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
CN105742254B (zh) 晶片封装体及其制造方法
JP5107529B2 (ja) 半導体装置及びその製造方法
JP6120964B2 (ja) 半導体装置およびその製造方法
JP2016029731A (ja) 回路基板及びセンサー
US9812416B2 (en) Semiconductor arrangement and formation thereof
US20210233822A1 (en) Semiconductor device, pad structure and fabrication method thereof
RU2655460C2 (ru) Способ изготовления монолитных контактов и зондов
US20090001597A1 (en) Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
US7842613B1 (en) Methods of forming microelectronic packaging substrates having through-substrate vias therein

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20161109