CN114975398A - 一种封装结构及其芯片封装方法 - Google Patents

一种封装结构及其芯片封装方法 Download PDF

Info

Publication number
CN114975398A
CN114975398A CN202111200669.1A CN202111200669A CN114975398A CN 114975398 A CN114975398 A CN 114975398A CN 202111200669 A CN202111200669 A CN 202111200669A CN 114975398 A CN114975398 A CN 114975398A
Authority
CN
China
Prior art keywords
layer
wafer
semiconductor
electrically connected
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111200669.1A
Other languages
English (en)
Other versions
CN114975398B (zh
Inventor
韩新
尹佳山
周祖源
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202111200669.1A priority Critical patent/CN114975398B/zh
Publication of CN114975398A publication Critical patent/CN114975398A/zh
Application granted granted Critical
Publication of CN114975398B publication Critical patent/CN114975398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种封装结构及其芯片封装方法，该封装结构包括半导体层、第一重新布线层、沟槽、绝缘层、通孔、第二重新布线层、半导体组件及封装胶层，其中，半导体层包括多个电子元件及与电子元件电连接的电极，第一重新布线层与电极电连接，沟槽位于半导体层中，且沟槽的底部显露出电子元件；于半导体层的远离电极的面及远离电极的方向依次设置绝缘层、贯穿绝缘层的通孔、第二重新布线层、半导体组件及封装胶层，且第二重新布线层与电子元件电连接，第二重新布线层与半导体组件电连接。本发明于半导体层远离电极的一面设置底部显露出电子元件的沟槽，并将第二重新布线层通过通孔与电子元件电连接，实现了芯片的上下两面的导通，且简化了工艺。

Description

一种封装结构及其芯片封装方法
技术领域
本发明属于集成电路制造领域，涉及一种封装结构及其芯片封装方法。
背景技术
芯片封装是指安装具有安放、固定、密封、保护芯片和增强电热性能的作用半导体集成电路芯片用的外壳，且芯片封装能够实现内部芯片与外部电路之间的连接。随着集成电路的发展，芯片多功能化需求的出现，二维封装已经难以实现芯片封装尺寸的微小化，但是3D封装技术的出现使这个问题得到了解决。
目前，对于芯片的3D封装，主要是首先对半导体芯片晶圆进行切割以得到单个芯片，然后在单个芯片的垂直方向上叠放多个芯片以实现芯片的多功能化，同时可以缩小单个芯片的封装尺寸，但是难以实现正、反两面的导通，在芯片封装的过程中，为了实现芯片之间的良好通电，还需要采用导电通孔(Through InFO vias，TIV)工艺以形成导电性好的金属柱，造成了多功能化的芯片封装的工艺步骤复杂，生产成本高。
因此，急需寻求一种封装工艺步骤简单、生产成本低及无需TIV实现芯片两面导通的芯片封装方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种封装结构及芯片封装方法，用于解决现有技术中封装工艺步骤复杂、生产成本高及无TIV难以实现芯片两面导通的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片封装方法，包括以下步骤：
提供一晶圆，所述晶圆包括相对设置的第一表面及第二表面，所述晶圆中设有多个电子元件及与所述电子元件电连接的电极，所述电极显露于所述晶圆的第一表面，所述电子元件与所述晶圆的第二表面间隔预设距离；
形成与所述电极电连接的第一重新布线层于所述晶圆的第一表面，所述第一重新布线层至少一层介质层及至少一层导电互连层；
形成多个沟槽于所述晶圆中，所述沟槽从所述晶圆的第二表面开口，并往所述晶圆的第一表面方向延伸，所述沟槽的底部显露所述电子元件；
形成绝缘层于所述晶圆背离所述第一重新布线层的一面，所述绝缘层还覆盖所述沟槽的内壁；
于所述沟槽的底部形成贯穿所述绝缘层的通孔以显露所述电子元件；
形成与所述电子元件电连接的第二重新布线层于所述绝缘层背离所述晶圆的一面，所述第二重新布线层包括至少一层介质层及至少一层导电互连层；
将至少一半导体组件组装于所述第二重新布线层背离所述晶圆的一面，所述半导体组件与所述第二重新布线层电连接；
形成覆盖所述半导体组件的封装胶层于所述第二重新布线层背离所述晶圆的一面；
切割所述晶圆以得到多个封装结构。
可选地，所述晶圆包括衬底及位于所述衬底一表面的介电保护层，所述电子元件位于所述衬底中，所述电极位于所述介电保护层中。
可选地，在所述形成与所述电极电连接的第一重新布线层于所述晶圆的第一表面的步骤之后，及所述形成多个沟槽于所述晶圆中的步骤之前，还包括以下步骤：
形成与所述第一重新布线层电连接的导电凸块于所述第一重新布线层背离所述晶圆的一面；
将所述第一重新布线层设有所述导电凸块的一面通过粘附层键合于承载基板上。
可选地，在所述形成多个沟槽于所述晶圆中的步骤之前，还包括以下步骤：从所述晶圆的第二表面减薄所述晶圆。
可选地，形所述晶圆包括硅衬底，形成所述沟槽的方法包括Bosch深硅刻蚀。
可选地，在所述形成覆盖所述半导体组件的封装胶层于所述第二重新布线层表面的步骤之后，及所述切割所述晶圆以得到多个芯片封装体的步骤之前，还包括以下步骤：去除所述承载基板及所述粘附层。
本发明还提供一种封装结构，包括：
半导体层，包括相对设置的第一表面及第二表面，所述半导体层中设有多个电子元件及与所述电子元件电连接的电极，所述电极显露于所述半导体层的第一表面，所述电子元件与所述半导体层的第二表面间隔预设距离；
第一重新布线层，位于所述半导体层的第一表面并与所述电极电连接，所述第一重新布线层至少一层介质层及至少一层导电互连层；
多个沟槽，位于所述半导体层中，所述沟槽从所述半导体层的第二表面开口，并往所述半导体层的第一表面方向延伸，所述沟槽的底部显露所述电子元件；
绝缘层，位于所述半导体层背离所述第一重新布线层的一面，所述绝缘层还覆盖所述沟槽的内壁；
通孔，位于所述沟槽的底部并贯穿所述绝缘层以显露所述电子元件；
第二重新布线层，位于所述绝缘层背离所述半导体层的一面并与所述电子元件电连接，所述第二重新布线层包括至少一层介质层及至少一层导电互连层；
至少一半导体组件，组装于所述第二重新布线层背离所述半导体层的一面并与所述第二重新布线层电连接；
封装胶层，位于所述第二重新布线层背离所述半导体层的一面并覆盖所述半导体组件。
可选地，所述半导体层包括衬底及位于所述衬底一表面的介电保护层，所述电子元件位于所述衬底中，所述电极位于所述介电保护层中。
可选地，所述第二重新布线层中，位于底层的导电互连层填充进所述通孔中以与所述电子元件电连接。
可选地，所述封装结构还包括导电凸块，所述导电凸块设于所述第一重新布线层背离所述半导体层的一面，并与所述第一重新布线层电连接。
如上所述，本发明的封装结构及其芯片封装方法通过于所述晶圆的第二表面形成所述沟槽，所述沟槽的底部显露所述电子元件，并形成所述第二重新布线层，且所述第二重新布线层通过所述通孔与所述电子元件电连接，再于所述第二重新布线层的背离所述晶圆的一面组装所述半导体组件，实现了晶圆的所述第一表面与所述第二表面的导通，省去了实现封装结构上下两面的导通时于所述晶圆中形成贯穿所述晶圆的导电通孔及填充导电通孔的导电柱的步骤，简化了工艺步骤，节约了成本，且直接对所述晶圆进行封装，提高了封装效率，具有高度产业利用价值。
附图说明
图1显示为本发明的芯片封装方法的流程图。
图2显示为本发明的芯片封装方法中提供的晶圆的剖面结构示意图。
图3显示为本发明的芯片封装方法形成第一重新布线层及导电凸块后所呈现的剖面结构示意图。
图4显示为本发明的芯片封装方法形成粘附层与承载基板后所呈现的剖面结构示意图。
图5显示为本发明的芯片封装方法减薄晶圆的第二表面后所呈现的剖面结构示意图。
图6显示为本发明的芯片封装方法形成沟槽后所呈现的剖面结构示意图。
图7显示为本发明的芯片封装方法形成绝缘层后所呈现的剖面结构示意图。
图8显示为本发明的芯片封装方法刻蚀绝缘层以形成通孔后所呈现的剖面结构示意图。
图9显示为本发明的芯片封装方法形成第二重新布线层底层导电互连层后所呈现的剖面结构示意图。
图10显示为本发明的芯片封装方法形成第二重新布线层底层的介质层及凹槽后所呈现的剖面结构示意图。
图11显示为本发明的芯片封装方法形成第二重新布线层顶层的导电互连层后所呈现的剖面结构示意图。
图12显示为本发明的芯片封装方法形成第二重新布线层顶层的介质层及凹槽后所呈现的剖面结构示意图。
图13显示为本发明的芯片封装方法组装半导体芯片组件后所呈现的剖面结构示意图。
图14显示为本发明的芯片封装方法形成封装胶层后所呈现的剖面结构示意图。
图15显示为本发明的芯片封装方法形成封装晶圆后所呈现的剖面结构示意图。
图16显示为本发明的芯片封装方法切割形成封装芯片后所呈现的剖面结构示意图。
元件标号说明
1 晶圆
10 衬底
101 电极
102 介电保护层
103 电子元件
104 沟槽
105 第一表面
106 第二表面
11 第一重新布线层
111 介质层
112 导电互连层
12 导电凸块
13 粘附层
14 承载基板
2 绝缘层
21 通孔
22 第二重新布线层
221 介质层
2211 凹槽
222 导电互连层
23 半导体组件
24 封装胶层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种封装结构制备方法，如图1所示，显示为所述芯片封装方法的流程图，包括以下步骤：
S1：提供一晶圆，所述晶圆包括相对设置的第一表面及第二表面，所述晶圆中设有多个电子元件及与所述电子元件电连接的电极，所述电极显露于所述晶圆的第一表面，所述电子元件与所述晶圆的第二表面间隔预设距离；
S2：形成与所述电极电连接的第一重新布线层于所述晶圆的第一表面，所述第一重新布线层至少一层介质层及至少一层导电互连层；
S3：形成多个沟槽于所述晶圆中，所述沟槽从所述晶圆的第二表面开口，并往所述晶圆的第一表面方向延伸，所述沟槽的底部显露所述电子元件；
S4：形成绝缘层于晶圆背离所述第一重新布线层的一面，所述绝缘层还覆盖所述沟槽的内壁；
S5：于所述沟槽的底部形成贯穿所述绝缘层的通孔以显露所述芯片；
S6：形成与所述电子元件电连接的第二重新布线层于所述绝缘层背离所述晶圆的一面，所述第二重新布线层包括至少一层介质层及至少一层导电互连层；
S7：将至少一半导体组件组装于所述第二重新布线层背离所述晶圆的一面，所述半导体组件与所述第二重新布线层电连接；
S8：形成覆盖所述半导体组件的封装胶层于所述第二重新布线层背离所述晶圆的一面；
S9：切割所述晶圆以得到多个封装结构。
首先请参阅图2，执行所述步骤S1：提供一晶圆1，所述晶圆1包括相对设置的第一表面105及第二表面106，所述晶圆1中设有多个电子元件103及与所述电子元件103电连接的电极101，所述电极101显露于所述晶圆的第一表面105，所述电子元件103与所述晶圆的第二表面106间隔预设距离。
作为示例，所述晶圆1包括衬底10及位于所述衬底10一表面的介电保护层102，所述电子元件103位于所述衬底10中，所述电极101位于所述介电保护层102中。
再请参阅图3至图6，执行所述步骤S2与所述步骤S3：形成与所述电极101电连接的第一重新布线层11于所述晶圆的第一表面105，所述第一重新布线层11至少一层介质层111及至少一层导电互连层112；形成多个沟槽104于所述晶圆1中，所述沟槽104从所述晶圆的第二表面106开口，并往所述晶圆的第一表面105方向延伸，所述沟槽104的底部显露所述电子元件103。
具体的，在所述第一重新布线层11中，所述介质层111与所述导电互连层112的层数及分布形貌可根据半导体芯片的具体情况进行选择，在此不作限制。本实施例中，所述第一重新布线层11中包括4层介质层111及4层导电互连层112。
具体的，所述介质层111的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料，形成所述介质层111的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，也可以是其他合适的方法。
具体的，所述导电互连层112的材质包括铜、铝、镍、金、银及钛中的一种，也可以是其他适合的导电材料，形成所述导电互连层112的方法包括化学气相沉积、物理气相沉积、溅射、电镀及化学镀中的一种，也可以是其他适合的方法。
作为示例，如图3与图4所示，在所述形成与所述电极101电连接的第一重新布线层11于所述晶圆的第一表面105的步骤之后，及所述形成多个沟槽104于所述晶圆1中的步骤之前，还包括以下步骤：形成与所述第一重新布线层11电连接的导电凸块12于所述第一重新布线层11背离所述晶圆1的一面；将所述第一重新布线层11设有所述导电凸块12的一面通过粘附层13键合于承载基板14上，其中，图3显示为形成所述导电凸块12后所呈现的剖面结构示意图，图4显示为形成粘附层13与承载基板14后所呈现的剖面结构示意图。
具体的，所述导电凸块12的形状包括球状及柱状中的一种，也可以是其他适合的形状。
具体的，所述导电凸块12的材质包括铜、钛、金及锡中的一种，也可以是其他适合的导电材料，形成所述导电凸块12的方法包括焊接、焊球粘植或者其他适合的方法。
具体的，所述粘附层13用以将所述承载基板14与所述第一重新布线层11及所述导电凸块12粘合在一起。
具体的，所述粘附层13可以采用紫外固化、热固化或者其他适合的工艺固化成型，且所述粘附层13的材质包括热剥离胶、UV胶及激光解键合胶中的一种，或者其他适合的材料。
具体的，形成所述粘附层13的方法包括旋涂或者其他适合的方法，本实施例中，选用热剥离胶作为所述粘附层13的材料，采用旋涂工艺涂覆于所述承载基板14的一面，并将形成有所述导电凸块12的所述晶圆1的一面贴合至所述承载基板14的涂覆所述粘附层13的一面，然后采用紫外固化或工艺使其固化成型。
具体的，所述承载基板14用以防止进行后续封装工艺的过程中所述晶圆1发生破裂、翘曲、断裂等问题，所述承载基板14的材质包括玻璃、陶瓷及石英中的一种，或者其他适合的材料。本实施例中，采用玻璃作为所述承载基板14。
作为示例，如图5所示，在所述形成多个沟槽104于所述晶圆1中的步骤之前，还包括以下步骤：从所述晶圆的第二表面106减薄所述晶圆1。
具体的，减薄所述晶圆1的厚度可根据半导体芯片的具体情况进行设置，在此不作限制。
具体的，减薄所晶圆的第二表面106的方法包括化学机械研磨法或者其他适合的方法。本实施例中，采用化学机械研磨法研磨所述晶圆的第二表面106以减薄所述晶圆1。
作为示例，如图6所示，所述晶圆1包括硅衬底10，形成所述沟槽104的方法包括Bosch深硅刻蚀或者其他适合的方法。本实施例中，采用Bosch深硅刻蚀工艺刻蚀所述晶圆1以形成所述沟槽104，在刻蚀所述沟槽104的过程中，通过交替转换刻蚀气体与钝化气体实现边刻蚀与边钝化，以使所述沟槽104的侧壁垂直或尽量接近垂直，防止所述沟槽104的顶部开口相对于底部开口过大。
具体的，所述沟槽104的深宽比与可根据半导体芯片的具体情况进行设置，在此不做限制。
再请参阅图7与图8，执行所述步骤S4与所述步骤S5：形成绝缘层2于所述晶圆1背离所述第一重新布线层11的一面，所述绝缘层2还覆盖所述沟槽104的内壁；于所述沟槽104的底部形成贯穿所述绝缘层2的通孔21以显露所述电子元件103。
作为示例，如图7所示，形成所述绝缘层2的方法包括化学气相沉积及物理气相沉积中的一种，也可以是其他适合的方法。
具体的，如图8所示，形成所述绝缘层2后刻蚀所述沟槽104底部的所述绝缘层2以形成贯穿所述绝缘层2的所述通孔21。
具体的，刻蚀所述绝缘层2的方法包括湿法刻蚀、干法刻蚀及激光刻蚀的一种，也可以是其他适合的刻蚀方法。
再请参阅图9至图12，执行所述步骤S6：形成与所述电子元件103电连接的第二重新布线层22于所述绝缘层2背离所述晶圆1的一面，所述第二重新布线层22包括至少一层介质层221及至少一层导电互连层222。
具体的，所述导电互连层222与所述介质层221依次交替层叠形成。
作为示例，如图9与图11所示，形成所述第二重新布线层22中所述导电互连层222的方法包括采用化学气相沉积、物理气相沉积、蒸镀、溅射、电镀及化学镀中的至少一种，也可以是其他适合的方法。
具体的，所述导电互连层222的材质包括铜、铝、镍、金、银及钛中的至少一种，也可以是其他适合的导电材料。
具体的，如图10与图12所示，所述介质层221的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料，形成所述介质层221的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，也可以是其他合适的方法。
具体的，形成所述介质层221后，还包括于所述第二重新布线层22中的所述介质层221的远离所述晶圆1的一面形成凹槽2211，且所述凹槽2211的底面显露出所述导电互连层222。
具体的，形成所述凹槽2211的方法包括激光刻蚀或者其他适合的方法。
具体的，所述第二重新布线层22中所述导电互连层222的层数与所述介质层221的层数可根据半导体芯片与半导体组件的具体情况进行设置，在此不作限制。
再请参阅图13，执行所述步骤S7：将至少一半导体组件23组装于所述第二重新布线层22背离所述晶圆1的一面，所述半导体组件23与所述第二重新布线层22电连接。
具体的，将所述半导体组件23置于所述第二重新布线层22的远离所述晶圆1一侧的最外侧所述介质层221的远离所述晶圆1的表面，所述半导体组件23中的电极(未图示)与所述介质层221中的所述凹槽2211对应，且所述半导体组件23的电极通过所述凹槽2211与所述第二重新布线层22中的所述导电互连层222电连接。
具体的，使所述半导体组件23的电极与所述导电互连层222电连接的方法包括焊接或者其他适合的方法。
再请参阅图14至图16，执行所述步骤S8与所述步骤S9：形成覆盖所述半导体组件23的封装胶层24于所述第二重新布线层22背离所述晶圆1的一面；切割所述晶圆1以得到多个封装结构。
具体的，如图14所示，所述封装胶层24的材质包括聚酰亚胺、硅胶及环氧树脂中的至少一种，也可以是其他适合的材料。
具体的，形成所述封装胶层24的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，也可以是其他合适的方法。
作为示例，所述形成覆盖所述半导体组件23的封装胶层24于所述第二重新布线层22表面的步骤之后，及所述切割所述晶圆1以得到多个芯片封装体的步骤之前，还包括以下步骤：去除所述承载基板24及所述粘附层23。
具体的，如图15所示，去除所述粘附层13以剥离所述承载基板14的方法包括激光剥离或者其他适合的方法。
具体的，如图16所示，将剥离所述承载基板14后的所述晶圆1倒置，并切割所述晶圆1以得到单个芯片封装结构。
具体的，切割所述晶圆1的方法包括激光切割、刀片切割或者其他适合的切割方法。本实施例中，采用刀片切割的方法切割所述晶圆1。
本实施例的芯片封装方法通过对封装半导体芯片的工艺步骤进行设计，直接于所述晶圆的第一表面105沿背离所述晶圆的第二表面106的方向依次形成所述第一重新布线层11及所述导电凸块12，于所述晶圆的第二表面106上形成显露所述电子元件103的所述沟槽104，再形成通过所述沟槽104与所电子元件103电连接的所述第二重新布线层22，并于所述第二重新布线层22的远离所述晶圆1的一面组装所述半导体组件23，且所述半导体组件23的电极与所述第二重新布线层22中的所述导电互连层222电连接，实现了所述晶圆1的所述第一表面105与所述第二表面106的导通，省去了制作贯穿所述晶圆1的导电通孔工艺步骤，节省了成本，且直接对所述晶圆1进行封装，提高了封装的效率。
实施例二
本实施例中提供一种封装结构，如图16所示，显示为所述封装结构的剖面结构示意图，包括：半导体层、第一重新布线层11、沟槽104、绝缘层2、通孔21、第二重新布线层22、半导体芯片组件23及封装胶层24，其中，所述半导体层包括相对设置的第一表面及第二表面，所述半导体层中设有多个电子元件103及与所述电子元件103电连接的电极101，所述电极101显露于所述半导体层的第一表面105，所述电子元件103与所述半导体层的第二表面106间隔预设距离；所述第一重新布线层11位于所述半导体层的第一表面105并与所述电极101电连接，所述第一重新布线层11至少一层介质层111及至少一层导电互连层112；所述沟槽104位于所述半导体层中，所述沟槽104从所述半导体层的第二表面106开口，并往所述半导体层的第一表面105方向延伸，所述沟槽104的底部显露所述电子元件103；所述绝缘层2位于所述半导体层背离所述第一重新布线层11的一面，所述绝缘层2还覆盖所述沟槽104的内壁；所述通孔21位于所述沟槽104的底部并贯穿所述绝缘层2以显露所述电子元件103；所述第二重新布线层22位于所述绝缘层2背离所述半导体层的一面并与所述电子元件103电连接，所述第二重新布线层22包括至少一层介质层221及至少一层导电互连层222；所述半导体组件23组装于所述第二重新布线层22背离所述半导体层的一面并与所述第二重新布线层22电连接；所述封装胶层24位于所述第二重新布线层22背离所述半导体层的一面并覆盖所述半导体组件23。
作为示例，所述半导体层包括衬底10及位于所述衬底10一表面的介电保护层102，所述电子元件103位于所述衬底10中，所述电极101位于所述介电保护层102中。其中，所述半导体层为实施例一中的晶圆切割得到。
作为示例，所述第二重新布线层22中，位于底层的导电互连层222填充进所述通孔21中以与所述电子元件103电连接。
具体的，所述第二重新布线层22底层的所述导电互连层222位于所述沟槽104的部分附着于所沟槽104内壁的所述绝缘层2的表面，也可以填充所述沟槽104。
作为示例，所述第二新布线层22顶层的所述介质层221中设有底部显露所述导电互连层222的凹槽2211。
具体的，所述半导体组件23的电极通过所述凹槽2211与所述第二重新布线层22中的所述导电互连层222电连接。
作为示例，所述封装结构还包括导电凸块12，所述导电凸块12设于所述第一重新布线层11背离所述半导体层的一面，并与所述第一重新布线层11电连接。
本实施例的一种封装结构通过于所述半导体层中设置所述沟槽104，使所述沟槽104的底部显露出所述电子元件103，设置所述第二重新布线层22与所述半导体层中的所述电子元件103电连接，以实现所述半导体层的第一表面105与所述半导体层的第二表面106的导通，无需设置导电通孔及导电柱，简化了工艺步骤，节约了成本。
综上所述，本发明的一种封装结构及其芯片封装方法通过直接于晶圆的第二表面形成底部显露出晶圆中电子元件的沟槽，利用第二重新布线层通过沟槽底部的通孔与电子元件电连接，实现了晶圆的第一表面与晶圆的第二表面的导通，省去了制作贯穿晶圆的导电通孔及导电柱的步骤，简化了封装工艺，节约了封装芯片的成本。另外，直接对来料晶圆进行封装，实现了多个晶圆同时封装，节省了封装时间，提高了封装效率。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片封装方法，其特征在于，包括以下步骤：
提供一晶圆，所述晶圆包括相对设置的第一表面及第二表面，所述晶圆中设有多个电子元件及与所述电子元件电连接的电极，所述电极显露于所述晶圆的第一表面，所述电子元件与所述晶圆的第二表面间隔预设距离；
形成与所述电极电连接的第一重新布线层于所述晶圆的第一表面，所述第一重新布线层至少一层介质层及至少一层导电互连层；
形成多个沟槽于所述晶圆中，所述沟槽从所述晶圆的第二表面开口，并往所述晶圆的第一表面方向延伸，所述沟槽的底部显露所述电子元件；
形成绝缘层于所述晶圆背离所述第一重新布线层的一面，所述绝缘层还覆盖所述沟槽的内壁；
于所述沟槽的底部形成贯穿所述绝缘层的通孔以显露所述电子元件；
形成与所述电子元件电连接的第二重新布线层于所述绝缘层背离所述晶圆的一面，所述第二重新布线层包括至少一层介质层及至少一层导电互连层；
将至少一半导体组件组装于所述第二重新布线层背离所述晶圆的一面，所述半导体组件与所述第二重新布线层电连接；
形成覆盖所述半导体组件的封装胶层于所述第二重新布线层背离所述晶圆的一面；
切割所述晶圆以得到多个封装结构。
2.根据权利要求1所述的芯片封装方法，其特征在于：所述晶圆包括衬底及位于所述衬底一表面的介电保护层，所述电子元件位于所述衬底中，所述电极位于所述介电保护层中。
3.根据权利要求1所述的芯片封装方法，其特征在于，在所述形成与所述电极电连接的第一重新布线层于所述晶圆的第一表面的步骤之后，及所述形成多个沟槽于所述晶圆中的步骤之前，还包括以下步骤：
形成与所述第一重新布线层电连接的导电凸块于所述第一重新布线层背离所述晶圆的一面；
将所述第一重新布线层设有所述导电凸块的一面通过粘附层键合于承载基板上。
4.根据权利要求1所述的芯片封装方法，其特征在于，在所述形成多个沟槽于所述晶圆中的步骤之前，还包括以下步骤：从所述晶圆的第二表面减薄所述晶圆。
5.根据权利要求1所述的芯片封装方法，其特征在于：所述晶圆包括硅衬底，形成所述沟槽的方法包括Bosch深硅刻蚀。
6.根据权利要求3所述的芯片封装方法，其特征在于，在所述形成覆盖所述半导体组件的封装胶层于所述第二重新布线层表面的步骤之后，及所述切割所述晶圆以得到多个芯片封装体的步骤之前，还包括以下步骤：去除所述承载基板及所述粘附层。
7.一种封装结构，其特征在于，包括：
半导体层，包括相对设置的第一表面及第二表面，所述半导体层中设有多个电子元件及与所述电子元件电连接的电极，所述电极显露于所述半导体层的第一表面，所述电子元件与所述半导体层的第二表面间隔预设距离；
第一重新布线层，位于所述半导体层的第一表面并与所述电极电连接，所述第一重新布线层至少一层介质层及至少一层导电互连层；
多个沟槽，位于所述半导体层中，所述沟槽从所述半导体层的第二表面开口，并往所述半导体层的第一表面方向延伸，所述沟槽的底部显露所述电子元件；
绝缘层，位于所述半导体层背离所述第一重新布线层的一面，所述绝缘层还覆盖所述沟槽的内壁；
通孔，位于所述沟槽的底部并贯穿所述绝缘层以显露所述电子元件；
第二重新布线层，位于所述绝缘层背离所述半导体层的一面并与所述电子元件电连接，所述第二重新布线层包括至少一层介质层及至少一层导电互连层；
至少一半导体组件，组装于所述第二重新布线层背离所述半导体层的一面并与所述第二重新布线层电连接；
封装胶层，位于所述第二重新布线层背离所述半导体层的一面并覆盖所述半导体组件。
8.根据权利要求7所述的封装结构，其特征在于：所述半导体层包括衬底及位于所述衬底一表面的介电保护层，所述电子元件位于所述衬底中，所述电极位于所述介电保护层中。
9.根据权利要求7所述的封装结构，其特征在于：所述第二重新布线层中，位于底层的导电互连层填充进所述通孔中以与所述电子元件电连接。
10.根据权利要求7所述的封装结构，其特征在于：所述封装结构还包括导电凸块，所述导电凸块设于所述第一重新布线层背离所述半导体层的一面，并与所述第一重新布线层电连接。
CN202111200669.1A 2021-10-12 2021-10-12 一种封装结构及其芯片封装方法 Active CN114975398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111200669.1A CN114975398B (zh) 2021-10-12 2021-10-12 一种封装结构及其芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111200669.1A CN114975398B (zh) 2021-10-12 2021-10-12 一种封装结构及其芯片封装方法

Publications (2)

Publication Number Publication Date
CN114975398A true CN114975398A (zh) 2022-08-30
CN114975398B CN114975398B (zh) 2023-08-01

Family

ID=82974489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111200669.1A Active CN114975398B (zh) 2021-10-12 2021-10-12 一种封装结构及其芯片封装方法

Country Status (1)

Country Link
CN (1) CN114975398B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535774A (en) * 1968-07-09 1970-10-27 Rca Corp Method of fabricating semiconductor devices
US20140264235A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Non-volatile memory device with tsi/tsv application
CN106098711A (zh) * 2015-04-28 2016-11-09 精材科技股份有限公司 晶片封装体及其制造方法
US20180301405A1 (en) * 2015-12-26 2018-10-18 Intel Corporation Conductive base embedded interconnect
CN109686697A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十八研究所 一种多芯片扇出型结构的封装方法及其结构
CN110797293A (zh) * 2018-08-01 2020-02-14 矽品精密工业股份有限公司 封装堆叠结构及其制法暨封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535774A (en) * 1968-07-09 1970-10-27 Rca Corp Method of fabricating semiconductor devices
US20140264235A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Non-volatile memory device with tsi/tsv application
CN106098711A (zh) * 2015-04-28 2016-11-09 精材科技股份有限公司 晶片封装体及其制造方法
US20180301405A1 (en) * 2015-12-26 2018-10-18 Intel Corporation Conductive base embedded interconnect
CN110797293A (zh) * 2018-08-01 2020-02-14 矽品精密工业股份有限公司 封装堆叠结构及其制法暨封装结构
CN109686697A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十八研究所 一种多芯片扇出型结构的封装方法及其结构

Also Published As

Publication number Publication date
CN114975398B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US10840218B2 (en) Semiconductor device and method of manufacture
US10090284B2 (en) Semiconductor device and method of manufacture
US7858441B2 (en) Semiconductor package with semiconductor core structure and method of forming same
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
US8183087B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
CN114914208A (zh) 半导体装置封装体及其制造方法
US20110209908A1 (en) Conductor package structure and method of the same
CN111883481A (zh) 3d封装件结构及其形成方法
TW202213677A (zh) 半導體裝置之製造方法
TW201234557A (en) Chip package and fabrication method thereof
CN103367245A (zh) 形成半导体器件的方法
US9711425B2 (en) Sensing module and method for forming the same
CN111883521A (zh) 多芯片3d封装结构及其制作方法
CN215069985U (zh) 三维堆叠的扇出型封装结构
US9093456B2 (en) Stack of semiconductor structures and corresponding manufacturing method
KR20040090493A (ko) 반도체 패키지 및 그 제조 방법
TW202203404A (zh) 半導體元件及製造方法
US20110031607A1 (en) Conductor package structure and method of the same
CN110137157B (zh) 半导体封装结构及其制备方法
CN110867385A (zh) 一种封装结构及其制备方法
CN110660752A (zh) 半导体装置封装体及其制造方法
CN114975398B (zh) 一种封装结构及其芯片封装方法
US20210202338A1 (en) Wafer-level sip module structure and method for preparing the same
CN209929301U (zh) 半导体封装结构
CN213546309U (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant