JP2010218658A - 抵抗変化型メモリ装置 - Google Patents
抵抗変化型メモリ装置 Download PDFInfo
- Publication number
- JP2010218658A JP2010218658A JP2009066647A JP2009066647A JP2010218658A JP 2010218658 A JP2010218658 A JP 2010218658A JP 2009066647 A JP2009066647 A JP 2009066647A JP 2009066647 A JP2009066647 A JP 2009066647A JP 2010218658 A JP2010218658 A JP 2010218658A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- axis
- bit lines
- memory
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 58
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 230000002457 bidirectional effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 22
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000005291 magnetic effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】 抵抗変化型メモリ装置は、第1ノードと接続ノードとの間に並列接続された2つのトランジスタと、一端を接続ノードと接続され且つ抵抗値が異なる少なくとも2つの状態を有する抵抗変化素子と、を各々が具備し、第1軸および第2軸からなる行列状に配置された複数のメモリセルMCと、複数のビット線BLと、を含んでいる。各メモリセルの第1ノードと、このメモリセルの抵抗変化素子の他端である第2ノードとは別々のビット線と接続される。メモリセルの1つである第1メモリセルの第1ノードと、第1メモリセルと第2軸に沿った第1方向側で隣接するメモリセルの第1ノードとは、同じビット線と接続される。第1メモリセルの第2ノードと、第1メモリセルと第2軸に沿った第2方向側で隣接するメモリセルの第2ノードとは、同じビット線と接続される。
【選択図】 図3
Description
次に、図1乃至図5を参照して、第1実施形態に係る抵抗変化型メモリ装置について説明する。
第2実施形態では、メモリセルアレイMCA内において、一定の間隔で、ビット線相互間にメモリセルが設けられない領域が設けられる。
=(ビット線容量×充放電ビット線本数×ビット線駆動電圧)÷サイクル時間
この式に上記の各値を代入して最大消費電流を見積もると、
I=(1pF×4096×1.5V)÷50ns=120mA
に達し、対策を採ることが好ましい場合がある。
第3実施形態は、第1、第2実施形態を実現するための周辺回路の制御に関する。
ここまで述べたように、第1乃至第3実施形態において、書き込みおよび読み出しの両方において、選択セルを含むブロック内の選択セルと接続されたビット線以外のビット線の電位も制御される必要がある。これは、第1乃至第3実施形態のメモリセルアレイの構造に特有の制約であり、その目的は非選択セルに望まれない書き込み電流または読み出し電流が流れるのを防ぐことである。第4実施形態は、この不要な電流が流れるのを防止する制御をより確実に行なうための制御に関する。
WD…書き込みドライバ、SA、SA1、SA2…センスアンプ回路、RE…抵抗変化素子、T1、T2…選択トランジスタ、sub…基板、SD1、SD2…ソース/ドレイン領域、G1、G2…ゲート電極、C1乃至C4…コンタクト、L1、L2…配線、So、So1、So2…電流ソース回路、Si、Si1、Si2…電流シンク回路、CG、CG1乃至CG4…カラムゲート、RT、WT…トランジスタ。
Claims (5)
- 第1ノードと接続ノードとの間に並列接続された2つのトランジスタと、一端を前記接続ノードと接続され且つ抵抗値が異なる少なくとも2つの状態を有する抵抗変化素子と、を各々が具備し、第1軸および第2軸からなる行列状に配置された複数のメモリセルと、
複数のビット線と、
を具備し、
複数の前記メモリセルの各々の前記第1ノードと、このメモリセルの前記抵抗変化素子の他端である第2ノードとは、複数の前記ビット線のうちの別々のビット線と接続され、
複数の前記メモリセルの1つである第1メモリセルの前記第1ノードと、前記第1メモリセルと前記第2軸に沿った第1方向側で隣接する前記メモリセルの前記第1ノードとは、同じビット線と接続され、
前記第1メモリセルの前記第2ノードと、前記第1メモリセルと前記第2軸に沿った第2方向側で隣接する前記メモリセルの前記第2ノードとは、同じビット線と接続される、
ことを特徴とする抵抗変化型メモリ装置。 - 前記メモリセルへの書き込みおよび前記メモリセルからの読み出しの少なくとも一方において、書き込みまたは読み出しのアクセス対象の前記メモリセルよりも前記第2軸に沿って前記第1方向側の全ての前記ビット線が第1電位とされるとともに前記アクセス対象のメモリセルよりも前記第2軸に沿って前記第2方向側の全ての前記ビット線が第2電位とされることを特徴とする請求項1に記載の抵抗変化型メモリ装置。
- 前記複数のビット線が、前記第2軸に沿った方向において隣接する前記メモリセルによって共有されるものと、前記第2軸に沿った方向において隣接する前記メモリセルによって共有されないものとを含むことを特徴とする請求項1に記載の抵抗変化型メモリ装置。
- 前記メモリセルへの書き込みおよび前記メモリセルからの読み出しの少なくとも一方において、前記第2軸に沿った方向において隣接する前記メモリセルによって共有されない前記ビット線と前記第2軸に沿った方向において隣接する前記メモリセルによって共有されない別の前記ビット線との間に位置する複数の前記ビット線のうち、書き込みまたは読み出しのアクセス対象の前記メモリセルよりも前記第2軸に沿って前記第1方向側の全ての前記ビット線が第1電位とされるとともに前記アクセス対象のメモリセルよりも前記第2軸に沿った第2方向側の全ての前記ビット線が第2電位とされることを特徴とする請求項3に記載の抵抗変化型メモリ装置。
- 前記メモリセルへの書き込みおよび前記メモリセルからの読み出しにおいて、前記アクセス対象のメモリセルの前記トランジスタをオンさせる前に複数の前記ビット線を所定の電位に設定した後に、前記アクセス対象のメモリセルの前記トランジスタをオンさせることを特徴とする、請求項2または4に記載の抵抗変化型メモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066647A JP4940260B2 (ja) | 2009-03-18 | 2009-03-18 | 抵抗変化型メモリ装置 |
US12/715,231 US8228710B2 (en) | 2009-03-18 | 2010-03-01 | Resistance change memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066647A JP4940260B2 (ja) | 2009-03-18 | 2009-03-18 | 抵抗変化型メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218658A true JP2010218658A (ja) | 2010-09-30 |
JP4940260B2 JP4940260B2 (ja) | 2012-05-30 |
Family
ID=42737457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009066647A Expired - Fee Related JP4940260B2 (ja) | 2009-03-18 | 2009-03-18 | 抵抗変化型メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8228710B2 (ja) |
JP (1) | JP4940260B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017208151A (ja) * | 2016-05-17 | 2017-11-24 | 日本放送協会 | 不揮発性メモリおよびその駆動方法、ならびに記憶装置 |
US9990975B2 (en) | 2015-03-10 | 2018-06-05 | Toshiba Memory Corporation | Nonvolatile semiconductor memory |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
US8860223B1 (en) * | 2010-07-15 | 2014-10-14 | Micron Technology, Inc. | Resistive random access memory |
JP2012059326A (ja) * | 2010-09-10 | 2012-03-22 | Toshiba Corp | 半導体記憶装置 |
US8933491B2 (en) | 2011-03-29 | 2015-01-13 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells |
JP2012234884A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2012256690A (ja) * | 2011-06-08 | 2012-12-27 | Toshiba Corp | 半導体記憶装置 |
KR20130104527A (ko) | 2012-03-14 | 2013-09-25 | 에스케이하이닉스 주식회사 | 고집적 반도체 메모리 장치 및 그 제조방법 |
KR20140008865A (ko) * | 2012-07-12 | 2014-01-22 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 |
US8677306B1 (en) * | 2012-10-11 | 2014-03-18 | Easic Corporation | Microcontroller controlled or direct mode controlled network-fabric on a structured ASIC |
JP2015079869A (ja) | 2013-10-17 | 2015-04-23 | ソニー株式会社 | メモリ装置、アクセス方法 |
JP6271655B1 (ja) * | 2016-08-05 | 2018-01-31 | 株式会社東芝 | 不揮発性メモリ |
US20220358981A1 (en) * | 2020-06-19 | 2022-11-10 | Changxin Memory Technologies Inc. | Storage cell and data read/write method and storage array thereof |
US11723218B2 (en) * | 2020-06-29 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method for forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005071500A (ja) * | 2003-08-26 | 2005-03-17 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007213639A (ja) * | 2006-02-07 | 2007-08-23 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007317795A (ja) * | 2006-05-24 | 2007-12-06 | Toshiba Corp | 半導体メモリ |
JP2008123641A (ja) * | 2006-11-15 | 2008-05-29 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5695864A (en) * | 1995-09-28 | 1997-12-09 | International Business Machines Corporation | Electronic device using magnetic components |
JP3888463B2 (ja) | 2002-11-27 | 2007-03-07 | 日本電気株式会社 | メモリセル及び磁気ランダムアクセスメモリ |
US6917993B2 (en) * | 2003-05-23 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Modular storage library with automatic configuration |
JP4799218B2 (ja) * | 2006-03-03 | 2011-10-26 | 株式会社東芝 | スピン注入書き込み型磁気記憶装置 |
JP5113845B2 (ja) * | 2007-08-10 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4846817B2 (ja) * | 2009-03-23 | 2011-12-28 | 株式会社東芝 | 抵抗変化型メモリ |
JP4796640B2 (ja) * | 2009-05-19 | 2011-10-19 | シャープ株式会社 | 半導体記憶装置、及び、電子機器 |
-
2009
- 2009-03-18 JP JP2009066647A patent/JP4940260B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-01 US US12/715,231 patent/US8228710B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005071500A (ja) * | 2003-08-26 | 2005-03-17 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007213639A (ja) * | 2006-02-07 | 2007-08-23 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007317795A (ja) * | 2006-05-24 | 2007-12-06 | Toshiba Corp | 半導体メモリ |
JP2008123641A (ja) * | 2006-11-15 | 2008-05-29 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9990975B2 (en) | 2015-03-10 | 2018-06-05 | Toshiba Memory Corporation | Nonvolatile semiconductor memory |
JP2017208151A (ja) * | 2016-05-17 | 2017-11-24 | 日本放送協会 | 不揮発性メモリおよびその駆動方法、ならびに記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100238707A1 (en) | 2010-09-23 |
US8228710B2 (en) | 2012-07-24 |
JP4940260B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940260B2 (ja) | 抵抗変化型メモリ装置 | |
JP5025702B2 (ja) | 半導体記憶装置 | |
JP5100514B2 (ja) | 半導体メモリ | |
JP5846124B2 (ja) | 半導体記憶装置 | |
JP4987386B2 (ja) | 抵抗変化素子を有する半導体メモリ | |
JP5161981B2 (ja) | 半導体装置 | |
JP3913258B2 (ja) | 半導体記憶装置 | |
US8233310B2 (en) | Resistance-change memory | |
JP5091969B2 (ja) | 半導体記憶装置 | |
JP5518777B2 (ja) | 半導体記憶装置 | |
JP2016167332A (ja) | 記憶装置 | |
JP2013004143A (ja) | 不揮発性半導体記憶装置 | |
US8947920B2 (en) | Memory device | |
US9627053B2 (en) | Memory device and access method | |
JP2013200929A (ja) | 半導体記憶装置 | |
JP2012256690A (ja) | 半導体記憶装置 | |
JP2013089662A (ja) | 半導体装置 | |
JP2009176383A (ja) | 磁気型不揮発性半導体記憶装置 | |
JP7291410B2 (ja) | 磁気メモリ装置 | |
US10056128B2 (en) | Semiconductor storage device | |
JP5091450B2 (ja) | 磁気ランダムアクセスメモリ | |
JP7420786B2 (ja) | 半導体回路および電子機器 | |
JP2012195038A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |